TW201707144A - 一種感測晶片封裝體及其製造方法 - Google Patents

一種感測晶片封裝體及其製造方法 Download PDF

Info

Publication number
TW201707144A
TW201707144A TW105120424A TW105120424A TW201707144A TW 201707144 A TW201707144 A TW 201707144A TW 105120424 A TW105120424 A TW 105120424A TW 105120424 A TW105120424 A TW 105120424A TW 201707144 A TW201707144 A TW 201707144A
Authority
TW
Taiwan
Prior art keywords
hole
layer
substrate
conductive pad
insulating layer
Prior art date
Application number
TW105120424A
Other languages
English (en)
Other versions
TWI604565B (zh
Inventor
何彥仕
劉凔宇
林佳昇
鄭家明
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201707144A publication Critical patent/TW201707144A/zh
Application granted granted Critical
Publication of TWI604565B publication Critical patent/TWI604565B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種感測晶片封裝體，包括：一第一基板，具有一第一上表面與一第一下表面，該第一上表面上形成有一第一中間介電層(ILD)，且該第一中間介電層內包括一第一導電墊及一第二導電墊；一第二基板，具有一第二上表面與一第二下表面，該第二下表面形成有一第二中間介電層(ILD)，且該第二中間介電層內包括一第三導電墊，其中該第二基板藉由該第二中間介電層與該第一基板的該第一中間介電層接合；一第一貫通孔，貫穿該第二基板、該第二中間介電層及部分該第一中間介電層，並裸露出該第一導電墊的上表面；一第二貫通孔，貫穿該第二基板及部分該第二中間介電層，並裸露出該第三導電墊的上表面；一第一絕緣層，形成於該第二基板的該第二上表面及該第一貫通孔和該第二貫通孔的側壁，且位在該第一貫通孔與該第二貫通孔底部的該第一絕緣層分別具有一第一、第二孔洞，分別裸露出該第一、第三導電墊的上表面；一第一重佈線層，形成於該第一絕緣層上，並溝填於該第一貫通孔和該第二貫通孔內，且經由該第一、第二孔洞分別與該第一導電墊和該第三導電墊電性連接；以及一第一鈍化保護層，形成於該第二基板的該第二上表面，並覆蓋該第一重佈線層和該第一絕緣層。

Description

一種感測晶片封裝體及其製造方法
本發明是關於一種感測晶片封裝體，且特別是有關於一種背照式影像感測晶片封裝體及其製造方法。
隨著消費市場對於電子產品外觀輕薄短小的要求愈來愈高，使得各項電子元件例如CMOS影像感測器(Image Sensor，CIS)等在其封裝結構的研發亦朝向此方向演進。其中，特別是背照式(Backside Illumination，BSI)與矽穿孔(through-silicon via，TSV)等技術逐漸在市場上嶄露頭角，並成為業界的技術重點。傳統上CIS是由前端感光之前照式(FSI)技術，此技術之光電二極體屬於製程中的前端，因此光電二極體元件會位於晶圓的下層，後端則是製作金屬導線製作的部分。由於元件上層會有好幾層的金屬繞線。因此，光線會由晶圓的上方穿過金屬狹縫和金屬層間的介電層到達感光二極體，光電二極體再根據不同的光強度，產生不同的電荷訊號，當光線穿過金屬狹縫到達光電二極體時，因為光線的繞射造成干涉的關係，此時的光線並不是乾淨的訊號，從而限制了前照式技術的影像解析度。對此，背照式技術係以翻面封裝的概念，使光電二極體元件翻至上層而直接接收光線，再由翻至下層的金屬導線傳遞電荷訊號，從而避免了光線的繞射等問題。不單只是CIS元件封裝，翻面封裝亦可應用於各類用途的電子元件封裝上。據此，一種更可靠、更適於量產的電子元件封裝及其製造方法，是當今電子業界重要的研發方向之一。
有鑒於此，本發明係提供一種感測晶片封裝體及其製造方法，使封裝體內的導電路徑能夠更確實、成功率更高地被製作出來，同時具有更高的可靠度以及更大的製程容許度(process window)，更能降低電子元件封裝體的製造成本。同時尚可針對不同電子元件設計需求，對應不同的線路布局，使線路布局設計更具彈性。
本發明之一目的是提供一種感測晶片封裝體， 包括：一第一基板，具有一第一上表面與一第一下表面，該第一上表面上形成有一第一中間介電層(ILD)，且該第一中間介電層內包括一第一導電墊及一第二導電墊；一第二基板，具有一第二上表面與一第二下表面，該第二下表面形成有一第二中間介電層(ILD)，且該第二中間介電層內包括一第三導電墊，其中該第二基板藉由該第二中間介電層與該第一基板的該第一中間介電層接合；一第一貫通孔，貫穿該第二基板、該第二中間介電層及部分該第一中間介電層，並裸露出該第一導電墊的上表面；一第二貫通孔，貫穿該第二基板及部分該第二中間介電層，並裸露出該第三導電墊的上表面；一第一絕緣層，形成於該第二基板的該第二上表面及該第一貫通孔和該第二貫通孔的側壁，且位在該第一貫通孔與該第二貫通孔底部的該第一絕緣層分別具有一第一、第二孔洞，分別裸露出該第一、第三導電墊的上表面；一第一重佈線層，形成於該第一絕緣層上，並溝填於該第一貫通孔和該第二貫通孔內，且經由該第一、第二孔洞分別與該第一導電墊和該第三導電墊電性連接；以及一第一鈍化保護層，形成於該第二基板的該第二上表面，並覆蓋該第一重佈線層和該第一絕緣層。
本發明之另一目的是提供一種如上所述的感測晶片封裝體，該第一導電墊與該第三導電墊彼此不互相重疊。
本發明之另一目的是提供一種如上所述的感測晶片封裝體，該第一絕緣層之材料包括氧化矽。
本發明之另一目的是提供一種如上所述的感測晶片封裝體，該第一重佈線層之材料包括鋁。
本發明之另一目的是提供一種如上所述的感測晶片封裝體，該第一重佈線層之材料更包括一黏著層，且該黏著層之材料包括鉻、鈦或鈦鎢。
本發明之另一目的是提供一種如上所述的感測晶片封裝體，且更包括：一第三貫通孔，貫穿該第一基板及部分該第一中間介電層，並裸露出該第二導電墊的下表面；一第二絕緣層，形成於該第一基板的該第一下表面及該第三貫通孔的內壁，且位在該第三貫通孔底部的該絕緣層具有一裸露出該第二導電墊下表面的第三孔洞；一第二重佈線層，形成於該第二絕緣層上，並經由該第三孔洞與該第一導電墊和該第二導電墊電性連接；一第二鈍化保護層，形成於該第二重佈線層上，且該第二鈍化保護層上具有一分別裸露出該第二重佈線層第四、第五孔洞；以及一第一、第二導電結構，分別形成於該第四、第五孔洞內，並分別與該第二重佈線層電性連接。
本發明之另一目的是提供一種如上所述的感測晶片封裝體，該第二絕緣層之材料包括氧化矽。
本發明之另一目的是提供一種如上所述的感測晶片封裝體，該第一、第二導電結構包括焊球、焊接凸塊或導電柱。
本發明之另一目的是提供另一種感測晶片封裝體，包括：一第一基板，具有一第一上表面與一第一下表面，該第一上表面上形成有一第一中間介電層(ILD)，且該第一中間介電層內包括一第一導電墊及一第二導電墊；一第二基板，具有一第二上表面與一第二下表面，該第二下表面形成有一第二中間介電層(ILD)，且該第二中間介電層內包括一第三導電墊，其中該第二基板藉由該第二中間介電層與該第一基板的該第一中間介電層接合；一第一絕緣層，形成於該第二基板的該第二上表面；一第四貫通孔，貫穿該第一絕緣層、該第二基板及部分該第二中間介電層，該第四貫通孔包括一對應於該第一導電墊的第一區域和一對應於該第二導電墊的第二區域；一第二絕緣層，形成於該第一絕緣層上以及該第四貫通孔的內壁和底部；一第五貫通孔，貫穿位在該第四貫通孔的該第一區域下的該第二中間介電層和部分該第一中間介電層，並裸露出該第一導電墊，且該第五貫通孔與該第四貫通孔相通； 一第六貫通孔，貫穿位在該第四貫通孔的該第二區域下的部分該第二中間介電層，並裸露出該第三導電墊，且該第六貫通孔與該第與貫通孔相通；一第一重佈線層，形成於該第二絕緣上，溝填於該第四、第五、第六貫通孔內，且分別與該第一導電墊和該第三導電墊電性連接；以及一第一鈍化保護層，形成於該第二基板的該第二上表面，並覆蓋該第二絕緣層和該第一重佈線層。
本發明之另一目的是提供一種如上所述的感測晶片封裝體，該第一導電墊與該第二導電墊彼此互相重疊。
本發明之另一目的是提供一種如上所述的感測晶片封裝體，該第一絕緣層之材料包括氧化矽。
本發明之另一目的是提供一種如上所述的感測晶片封裝體，該第二絕緣層之材料包括氧化矽。
本發明之另一目的是提供一種如上所述的感測晶片封裝體，該第一重佈線層之材料包括鋁。
本發明之另一目的是提供一種如上所述的感測晶片封裝體，該第一重佈線層之材料更包括一黏著層，且該黏著層之材料包括鉻、鈦或鈦鎢。
本發明之另一目的是提供一種如上所述的感測晶片封裝體，且更包括：一第七貫通孔，貫穿該第一基板及部分該第一中間介電層，並裸露出該第二導電墊的下表面；一第三絕緣層，形成於該第一基板的該第一下表面及該第七貫通孔的內壁，且位在該第七貫通孔底部的該絕緣層具有一裸露出該第二導電墊的第七孔洞；一第二重佈線層，形成於該絕緣層上，並經由該第七孔洞與該第二導電墊電性連接；一第二鈍化保護層，形成於該第二重佈線層上，且該第二鈍化保護層上具有一第八、第九孔洞，分別裸露出該第二重佈線層；以及一第三、第四導電部，分別形成於該第八、第九孔洞內，並分別與該第二重佈線層電性連接。
本發明之另一目的是提供一種如上所述的感測晶片封裝體，該第三絕緣層之材料包括氧化矽。
本發明之另一目的是提供一種如上所述的感測晶片封裝體，該第三、第四導電結構包括焊球、焊接凸塊或導電柱。
本發明之另一目的是提供一種感測晶片封裝體的製造方法，其步驟包括：提供一第一基板，該第一基板具有一第一上表面與一第一下表面，且該第一上表面上形成有一第一中間介電層(ILD)，且該第一中間介電層內包括一第一導電墊及一第二導電墊；提供一第二基板，該第二基板具有一第二上表面與一第二下表面，該第二下表面形成有一第二中間介電層(ILD)，且該第二中間介電層內包括一第三導電墊；加壓使該第二基板藉由該第二中間介電層與該第一基板的該第一中間介電層接合；形成一第一貫通孔和一第二貫通孔，其中該第一貫通孔貫穿該第二基板、該第二中間介電層及部分該第一中間介電層，並裸露出該第一導電墊的上表面，而該第二貫通孔則貫穿該第二基板及部分該第二中間介電層，並裸露出該第三導電墊的上表面；形成一第一絕緣層於該第二基板的該第二上表面及該第一貫通孔和該第二貫通孔的側壁和底部；去除位在該第一貫通孔和該第二貫通孔底部的部分或全部該第一絕緣層，並分別在該第一貫通孔和該第二貫通孔底部形成一裸露出該第一導電墊上表面的第一孔洞和一裸露出該第三導電墊上表面的第二孔洞；形成一第一重佈線層於該第一絕緣層上，並溝填於該第一貫通孔和該第二貫通孔內，且經由該第一、第二孔洞分別與該第一導電墊和該第三導電墊電性連接；以及形成一第一鈍化保護層於該第二基板的該第二上表面，並覆蓋該第一重佈線層和該第一絕緣層。
本發明之另一目的是提供一種如上所述的感測晶片封裝體的製造方法，該第一導電墊與該第三導電墊彼此不互相重疊。
本發明之另一目的是提供一種如上所述的感測晶片封裝體的製造方法，該第一絕緣層之材料包括氧化矽。
本發明之另一目的是提供一種如上所述的感測晶片封裝體的製造方法，該第一重佈線層之材料包括鋁。
本發明之另一目的是提供一種如上所述的感測晶片封裝體的製造方法，該第一重佈線層之材料更包括一黏著層，且該黏著層之材料包括鉻、鈦或鈦鎢。
本發明之另一目的是提供一種如上所述的感測晶片封裝體的製造方法，更包括下列步驟：薄化該第一基板的該第一下表面形成一第三貫通孔，貫穿該第一基板及部分該第一中間介電層，並裸露出該第二導電墊的下表面；形成一第二絕緣層於該第一基板的該第一下表面及該第三貫通孔的內壁和底部；去除全部或部分位在該第三貫通孔底部的該第二絕緣層，形成一裸露出該第二導電墊下表面的第三孔洞；形成一第二重佈線層於該第二絕緣層上，並經由該第三孔洞與該第二導電墊電性連接；形成一第二鈍化保護層於該第二重佈線層上，且該第二鈍化保護層上具有一裸露出該第二重佈線層的第五孔洞和第六孔洞；以及分別形成一第一、第二導電結構於該第五、第六孔洞內，並分別與該第二重佈線層電性連接。
本發明之另一目的是提供一種如上所述的感測晶片封裝體的製造方法，該第二絕緣層之材料包括氧化矽。
本發明之另一目的是提供一種如上所述的感測晶片封裝體的製造方法，該第一、第二導電結構包括焊球、焊接凸塊或導電柱。
本發明之另一目的是提供另一種感測晶片封裝體的製造方法，其步驟包括：提供一第一基板，該第一基板具有一第一上表面與一第一下表面，且該第一上表面上形成有一第一中間介電層(ILD)，且該第一中間介電層內包括一第一導電墊及一第二導電墊；提供一第二基板，該第二基板具有一第二上表面與一第二下表面，該第二下表面形成有一第二中間介電層(ILD)，且該第二中間介電層內包括一第三導電墊；加壓使該第二基板藉由該第二中間介電層與該第一基板的該第一中間介電層接合；形成一第一絕緣層於該第二基板的該第二上表面；形成一貫穿該第一絕緣層、該第二基板及部分該第二中間介電層的開口；形成一第二絕緣層於該第一絕緣層上及該開口的側壁和底部；去除位在該開口底部的該第二絕緣層，形成一第四貫通孔，該第四貫通孔包括一對應於該第一導電墊的第一區域和一對應於該第二導電墊的第二區域；去除對應於該第四貫通孔的該第一區域下的該第二中間介電層和部分該第一中間介電層，形成一裸露出該第一導電墊上表面的第五貫通孔，並且去除對應於該第四貫通的該第二區域下的部分該第二中間介電層，形成一裸露出該第三導電墊上表面的第六貫通孔，且該第四貫通孔與該第五、第六貫通孔相通；形成一第一重佈線層於該第二絕緣層上，並溝填於該第四、第五、第六貫通孔內，且分別與該第一導電墊和該第三導電墊電性連接；以及形成一第一鈍化保護層於該第二基板的該第二上表面，並覆蓋該第一重佈線層和該第二絕緣層。
本發明之另一目的是提供一種如上所述的感測晶片封裝體的製造方法，該第一導電與該第三導電墊彼此互相重疊。
本發明之另一目的是提供一種如上所述的感測晶片封裝體的製造方法，該第一絕緣層之材料包括氧化矽。
本發明之另一目的是提供一種如上所述的感測晶片封裝體的製造方法，該第二絕緣層之材料包括氧化矽。
本發明之另一目的是提供一種如上所述的感測晶片封裝體的製造方法，該第一重佈線層之材料包括鋁。
本發明之另一目的是提供一種如上所述的感測晶片封裝體的製造方法，該第一重佈線層之材料更包括一黏著層，且該黏著層之材料包括鉻、鈦或鈦鎢。
本發明之另一目的是提供一種如上所述的感測晶片封裝體的製造方法，更包括下列步驟：薄化該第一基板的該第一下表面；形成一第七貫通孔，貫穿該第一基板及部分該第一中間介電層，並裸露出該第二導電墊的下表面；形成一第三絕緣層於該第一基板的該第一下表面及該第七貫通孔的內壁和底部；去除全部或部分位在該第七貫通孔底部的該第三絕緣層，形成一裸露出該第二導電墊下表面的第七孔洞；形成一第二重佈線層於該第三絕緣層上，並經由該第三孔洞與該第二導電墊電性連接；形成一第二鈍化保護層於該第二重佈線層上，且該第二鈍化保護層上具有一裸露出該第二重佈線層的第八孔洞和第九孔洞；以及分別形成一第一、第二導電結構於該第九、第十孔洞內，並分別與該第二重佈線層電性連接。
本發明之另一目的是提供一種如上所述的感測晶片封裝體的製造方法，該第三絕緣層之材料包括氧化矽。
本發明之另一目的是提供一種如上所述的感測晶片封裝體的製造方法，該第一、第二導電結構包括焊球、焊接凸塊或導電柱。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定形式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。 實施例 一
以下將配合第1A~1I圖，說明根據本發明的實施例一的感測晶片封裝體及其製造方法。
請先參照第1A圖，提供一第一基板100，該第一基板100具有一第一上表100a面與一第一下表面100b，且該第一上表面100a上形成有一第一中間介電層(ILD)110，且該第一中間介電層內110包括一第一導電墊115及一第二導電墊118。其次，提供一第二基板130，該第二基板130具有一第二上表面130a與一第二下表面130b，該第二下表面130b形成有一第二中間介電層(ILD)120，且該第二中間介電層120內包括一第三導電墊125。然後，加壓使該第二基板藉由該第二中間介電層與該第一基板的該第一中間介電層接合。然後，利用微影技術在第二基板130的第二上表面130a上形成一具有開口134的光阻圖案133。在本實施例子中，第一基板100及第二基板130為含有影像感測元件的矽晶圓。此外，第一導電墊115與第三導電墊125彼此不互相重疊。
接著，請參照第1B圖，蝕刻去除位在開口134內裸露的第二基板130，並分別在第二基板130形成分別對應於第一導電墊115及第二導電墊125的開口135A和135B。
接著，請參照第1C圖，先蝕刻去除開口135A和開口135B下的第二中間介電層120及第一中間介電層110，形成一第一貫通孔140A和一第二貫通孔140B。其中，第一貫通孔140A貫穿該第二基板130、第二中間介電層120及部分第一中間介電層110。然後，再沉積形成一第一絕緣層150於第二基板130的第二上表面130a及第一貫通孔140A和第二貫通孔140B的側壁和底部。
接著，請參照第1D圖，蝕刻去除位在第一貫通孔140A和第二貫通孔140B底部的部分或全部第一絕緣層150，並分別在第一貫通孔140A和第二貫通孔140B底部形成一裸露出第一導電墊115上表面的第一孔洞155A和一裸露出第三導電墊上表面的第二孔洞155B。
接著，請參照第1E圖，先濺鍍形成一第一重佈線層160於該第一絕緣層150上，並溝填於第一貫通孔140A和第二貫通孔140B內，且經由第一、第二孔洞140A、140B分別與第一導電墊115和第三導電墊125電性連接。在本實施例中，第一重佈線層160之材料包括鋁，且更可在第一絕緣層150與第一重佈線層間160先形成一可增加鋁與第一導電墊115和第三導電墊125之間附著力的黏著材料，例如鉻、鈦或鈦鎢等。
接著，請參照第1F圖，形成一第一鈍化保護層170於第二基板130的第二上表面130a上，並覆蓋第一重佈線層160和第一絕緣層150。接著，先薄化第一基板100的第一下表面100b，然後再利用鑽孔、蝕刻或刻痕(notch)等技術，形成一第三貫通孔180，貫穿第一基板100及部分第一中間介電層110，並裸露出第二導電墊118的下表面。
然後，請參照第1G圖，形成一第二絕緣層185於第一基板100的第一下表面100b及第三貫通孔180的內壁和底部。
接著，請參照第1H圖，先去除全部或部分位在第三貫通孔180底部的第二絕緣層185，形成一裸露出第二導電墊118下表面的第三孔洞(未標示)，然後形成一第二重佈線層190於第二絕緣層185上，並經由第三孔洞(未標示)與第二導電墊118電性連接。
最後，請參照第1I圖，先形成一第二鈍化保護層195於第二重佈線層190上，且第二鈍化保護層195上具有一裸露出第二重佈線層185的第五孔洞(未標示)和第六孔洞(未標示)，然後，利用電鍍等技術，分別形成一第一導電結構199A、第二導電結構199B於該第五(未標示)、第六孔洞(未標示)內，並分別與該第二重佈線層電性連接，完成根據本發明實施例一所述的感側晶片封裝體1000。 實施例 二
以下將配合圖式第2A~2I圖，說明根據本發明的實施例二的感測晶片封裝體及其製造方法。
請先參照第2A圖，提供一第一基板200，該第一基板200具有一第一上表面200a面與一第一下表面200b，且該第一上表面200a上形成有一第一中間介電層(ILD)210，且該第一中間介電層內210包括一第一導電墊215及一第二導電墊218。其次，提供一第二基板230，該第二基板230具有一第二上表面230a與一第二下表面230b，該第二下表面230b形成有一第二中間介電層(ILD)220，且該第二中間介電層220內包括一第三導電墊225。然後，加壓使該第二基板藉由該第二中間介電層與該第一基板的該第一中間介電層接合。然後，先沉積一第一氧化層232於第二基板230的第二上表面230b上，然後在第一氧化層232上形成一具有開口234的光阻圖案233。在本實施例中，第一基板200及第二基板230為含有影像感測元件的矽晶圓，而第一絕緣層232為氧化物，例如氧化矽。此外，第一導電墊215與第三導電墊225彼此不互相重疊。
接著，請參照第2B圖，蝕刻去除位在開口234內裸露的第一氧化層232、第二基板230及部分第二中間介電層225，形成一同時對應於第一導電墊215和第二導電墊225的開口235。
接著，請參照第2C圖，沉積形成一第二絕緣層250於第二基板230的第二上表面230a及開口235的側壁和底部。其中，第二絕緣層250為氧化物，例如氧化矽。
接著，請參照第2D圖，蝕刻去除開口235底部的第二絕緣層250、第二中間介電層220及第一中間介電層210，形成一貫穿第二絕緣層250、第二基板230及部分第二中間介電層220的第四貫通孔240，且第四貫通孔240包括一對應於第一導電墊215的第一區域(未標示)和一對應於第二導電墊225的第二區域(未標示)。然後，去除對應於該第四貫通孔240的第一區域下的第二中間介電層225和部分該第一中間介電層210，形成一裸露出該第一導電墊215上表面的第五貫通孔240A，並且去除對應於該第四貫通孔240的第二區域下的部分第二中間介電層220，形成一裸露出該第三導電墊225上表面的第六貫通孔240B，且該第四貫通孔240與該第五、第六貫通孔240A、240B相通
接著，請參照第2E圖，先濺鍍形成一第一重佈線層260於該第一絕緣層250上，並溝填於第四貫通孔240內，且經由第六、第七孔洞240A、240B分別與第一導電墊215和第三導電墊225電性連接。在本實施例中，第一重佈線層260之材料包括鋁，且更可在第一絕緣層250與第一重佈線層間260先形成一可增加鋁與第一導電墊215和第三導電墊225之間附著力的黏著材料，例如鉻、鈦或鈦鎢等。
接著，請參照第2F圖，形成一第一鈍化保護層270於第二基板230的第二上表面230a上，並覆蓋第一重佈線層260和第一絕緣層250。然後，先薄化第一基板200的第一下表面200b，然後再利用鑽孔、蝕刻或刻痕(notch)等技術，形成一第三貫通孔280，貫穿第一基板200及部分第一中間介電層210，並裸露出第二導電墊218的下表面。
接著，請參照第2G圖，形成一第二絕緣層285於第一基板200的第一下表面200b及第五貫通孔280的內壁和底部。
接著，請參照第2H圖，先去除全部或部分位在第五貫通孔280底部的第二絕緣層285，形成一裸露出第二導電墊218下表面的第八孔洞(未標示)，然後形成一第二重佈線層290於第二絕緣層285上，並經由第八孔洞(未標示)與第二導電墊218電性連接。
最後，請參照第2I圖，先形成一第二鈍化保護層295於第二重佈線層290上，且第二鈍化保護層295上具有一裸露出第二重佈線層285的第九孔洞(未標示)和第十孔洞(未標示)，然後，利用電鍍等技術，分別形成一第一導電結構299A、第二導電結構299B於該第九(未標示)、第十孔洞(未標示)內，並分別與該第二重佈線層電性連接，完成根據本發明實施例二所述的感側晶片封裝體2000。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可更動與組合上述各種實施例。
100、200．．．第一基板
100a、200a．．．第一上表面
100b、200b．．．第一下表面
110、210．．．第一中間介電層
115、215．．．第一導電墊
118、218．．．第二導電墊
120、220．．．第二中間介電層
125、225．．．第三導電墊
130、230．．．第二基板
130a、230a．．．第二上表面
130b、230b．．．第二下表面
135A、135B、235．．．開口
140A．．．第一貫通孔
140B．．．第二貫通孔
150、232．．．第一絕緣層
155A．．．第一孔洞
155B．．．第二孔洞
160、260．．．第一重佈線層
170、270．．．第一鈍化保護層
180．．．第三貫通孔
185、250．．．第二絕緣層
190、290．．．第二重佈線層
195、295．．．第二鈍化保護層
199A、199B．．．第一、第二導電結構
240．．．第四貫通孔
240A．．．第五貫通孔
240B．．．第六貫通孔
250．．．第三絕緣層
280．．．第七貫通孔
299A、299B．．．第三、第四導電結構
1000、2000．．．感測晶片封裝體
第1A~1I圖顯示根據本發明實施例一的感測晶片封裝體的剖面製程。 第2A~2I圖顯示根據本發明實施例二的感測晶片封裝體的剖面製程。
100‧‧‧第一基板
110‧‧‧第一中間介電層
115‧‧‧第一導電墊
118‧‧‧第二導電墊
120‧‧‧第二中間介電層
125‧‧‧第三導電墊
130‧‧‧第二基板
150‧‧‧第一絕緣層
160‧‧‧第一重佈線層
170‧‧‧第一鈍化保護層
185‧‧‧第二絕緣層
190‧‧‧第二重佈線層
195‧‧‧第二鈍化保護層
199A、199B‧‧‧第一、第二導電結構
1000‧‧‧感測晶片封裝體

Claims (34)

  1. 一種感測晶片封裝體，包括： 一第一基板，具有一第一上表面與一第一下表面，該第一上表面上形成有一第一中間介電層(ILD)，且該第一中間介電層內包括一第一導電墊及一第二導電墊； 一第二基板，具有一第二上表面與一第二下表面，該第二下表面形成有一第二中間介電層(ILD)，且該第二中間介電層內包括一第三導電墊，其中該第二基板藉由該第二中間介電層與該第一基板的該第一中間介電層接合； 一第一貫通孔，貫穿該第二基板、該第二中間介電層及部分該第一中間介電層，並裸露出該第一導電墊的上表面； 一第二貫通孔，貫穿該第二基板及部分該第二中間介電層，並裸露出該第三導電墊的上表面； 一第一絕緣層，形成於該第二基板的該第二上表面及該第一貫通孔和該第二貫通孔的側壁，且位在該第一貫通孔與該第二貫通孔底部的該第一絕緣層分別具有一第一、第二孔洞，分別裸露出該第一、第三導電墊的上表面； 一第一重佈線層，形成於該第一絕緣層上，並溝填於該第一貫通孔和該第二貫通孔內，且經由該第一、第二孔洞分別與該第一導電墊和該第三導電墊電性連接；以及 一第一鈍化保護層，形成於該第二基板的該第二上表面，並覆蓋該第一重佈線層和該第一絕緣層。
  2. 如申請專利範圍第1項所述的感測晶片封裝體，該第一導電墊與該第三導電墊彼此不互相重疊。
  3. 如申請專利範圍第1項所述的感測晶片封裝體，該第一絕緣層之材料包括氧化矽。
  4. 如申請專利範圍第1項所述的感測晶片封裝體，該第一重佈線層之材料包括鋁。
  5. 如申請專利範圍第4項所述的感測晶片封裝體，該第一重佈線層之材料更包括一黏著層，且該黏著層之材料包括鉻、鈦或鈦鎢。
  6. 如申請專利範圍第1項至第5項其中之一項所述的感測晶片封裝體，更包括： 一第三貫通孔，貫穿該第一基板及部分該第一中間介電層，並裸露出該第二導電墊的下表面； 一第二絕緣層，形成於該第一基板的該第一下表面及該第三貫通孔的內壁，且位在該第三貫通孔底部的該絕緣層具有一裸露出該第二導電墊下表面的第三孔洞； 一第二重佈線層，形成於該第二絕緣層上，並經由該第三孔洞與該第一導電墊和該第二導電墊電性連接； 一第二鈍化保護層，形成於該第二重佈線層上，且該第二鈍化保護層上具有一分別裸露出該第二重佈線層第四、第五孔洞；以及 一第一、第二導電結構，分別形成於該第四、第五孔洞內，並分別與該第二重佈線層電性連接。
  7. 如申請專利範圍第6項所述的感測晶片封裝體，該第二絕緣層之材料包括氧化矽。
  8. 如申請專利範圍第6項所述的感測晶片封裝體，該第一、第二導電結構包括焊球、焊接凸塊或導電柱。
  9. 一種感測晶片封裝體，包括： 一第一基板，具有一第一上表面與一第一下表面，該第一上表面上形成有一第一中間介電層(ILD)，且該第一中間介電層內包括一第一導電墊及一第二導電墊； 一第二基板，具有一第二上表面與一第二下表面，該第二下表面形成有一第二中間介電層(ILD)，且該第二中間介電層內包括一第三導電墊，其中該第二基板藉由該第二中間介電層與該第一基板的該第一中間介電層接合； 一第一絕緣層，形成於該第二基板的該第二上表面； 一第四貫通孔，貫穿該第一絕緣層、該第二基板及部分該第二中間介電層，該第四貫通孔包括一對應於該第一導電墊的第一區域和一對應於該第二導電墊的第二區域； 一第二絕緣層，形成於該第一絕緣層上以及該第四貫通孔的內壁和底部； 一第五貫通孔，貫穿位在該第四貫通孔的該第一區域下的該第二中間介電層和部分該第一中間介電層，並裸露出該第一導電墊，且該第五貫通孔與該第四貫通孔相通； 一第六貫通孔，貫穿位在該第四貫通孔的該第二區域下的部分該第二中間介電層並裸露出該第三導電墊，且該第六貫通孔與該第與貫通孔相通； 一第一重佈線層，形成於該第二絕緣上，溝填於該第四、第五、第六貫通孔內，且分別與該第一導電墊和該第三導電墊電性連接；以及 一第一鈍化保護層，形成於該第二基板的該第二上表面，並覆蓋該第二絕緣層和該第一重佈線層。
  10. 如申請專利範圍第9項所述的感測晶片封裝體，該第一導電墊與該第二導電墊彼此互相重疊。
  11. 如申請專利範圍第9項所述的感測晶片封裝體，該第一絕緣層之材料包括氧化矽。
  12. 如申請專利範圍第9項所述的感測晶片封裝體，該第二絕緣層之材料包括氧化矽。
  13. 如申請專利範圍第9項所述的感測晶片封裝體，該第一重佈線層之材料包括鋁。
  14. 如申請專利範圍第13項所述的感測晶片封裝體，該第一重佈線層之材料更包括一黏著層，且該黏著層之材料包括鉻、鈦或鈦鎢。
  15. 如申請專利範圍第9項至第14項其中之一項所述的感測晶片封裝體，更包括： 一第七貫通孔，貫穿該第一基板及部分該第一中間介電層，並裸露出該第二導電墊的下表面； 一第三絕緣層，形成於該第一基板的該第一下表面及該第七貫通孔的內壁，且位在該第七貫通孔底部的該絕緣層具有一裸露出該第二導電墊的第七孔洞； 一第二重佈線層，形成於該絕緣層上，並經由該第七孔洞與該第二導電墊電性連接； 一第二鈍化保護層，形成於該第二重佈線層上，且該第二鈍化保護層上具有一第八、第九孔洞，分別裸露出該第二重佈線層；以及 一第三、第四導電部，分別形成於該第八、第九孔洞內，並分別與該第二重佈線層電性連接。
  16. 如申請專利範圍第15項所述的感測晶片封裝體，該第三絕緣層之材料包括氧化矽。
  17. 如申請專利範圍第15項所述的感測晶片封裝體，該第三、第四導電結構包括焊球、焊接凸塊或導電柱。
  18. 一種感測晶片封裝體的製造方法，其步驟包括： 提供一第一基板，該第一基板具有一第一上表面與一第一下表面，且該第一上表面上形成有一第一中間介電層(ILD)，且該第一中間介電層內包括一第一導電墊及一第二導電墊； 提供一第二基板，該第二基板具有一第二上表面與一第二下表面，該第二下表面形成有一第二中間介電層(ILD)，且該第二中間介電層內包括一第三導電墊； 加壓使該第二基板藉由該第二中間介電層與該第一基板的該第一中間介電層接合； 形成一第一貫通孔和一第二貫通孔，其中該第一貫通孔貫穿該第二基板、該第二中間介電層及部分該第一中間介電層，並裸露出該第一導電墊的上表面，而該第二貫通孔則貫穿該第二基板及部分該第二中間介電層，並裸露出該第三導電墊的上表面； 形成一第一絕緣層於該第二基板的該第二上表面及該第一貫通孔和該第二貫通孔的側壁和底部； 去除位在該第一貫通孔和該第二貫通孔底部的部分或全部該第一絕緣層，並分別在該第一貫通孔和該第二貫通孔底部形成一裸露出該第一導電墊上表面的第一孔洞和一裸露出該第三導電墊上表面的第二孔洞； 形成一第一重佈線層於該第一絕緣層上，並溝填於該第一貫通孔和該第二貫通孔內，且經由該第一、第二孔洞分別與該第一導電墊和該第三導電墊電性連接；以及 形成一第一鈍化保護層於該第二基板的該第二上表面，並覆蓋該第一重佈線層和該第一絕緣層。
  19. 如申請專利範圍第18項所述的感測晶片封裝體的製造方法，該第一導電墊與該第三導電墊彼此不互相重疊。
  20. 如申請專利範圍第18項所述的感測晶片封裝體的製造方法，該第一絕緣層之材料包括氧化矽。
  21. 如申請專利範圍第18項所述的感測晶片封裝體的製造方法，該第一重佈線層之材料包括鋁。
  22. 如申請專利範圍第21項所述的感測晶片封裝體的製造方法，該第一重佈線層之材料更包括一黏著層，且該黏著層之材料包括鉻、鈦或鈦鎢。
  23. 如申請專利範圍第18項至第22項其中之一項所述的感測晶片封裝體的製造方法，更包括下列步驟： 薄化該第一基板的該第一下表面 形成一第三貫通孔，貫穿該第一基板及部分該第一中間介電層，並裸露出該第二導電墊的下表面； 形成一第二絕緣層於該第一基板的該第一下表面及該第三貫通孔的內壁和底部； 去除全部或部分位在該第三貫通孔底部的該第二絕緣層，形成一裸露出該第二導電墊下表面的第三孔洞； 形成一第二重佈線層於該第二絕緣層上，並經由該第三孔洞與該第二導電墊電性連接； 形成一第二鈍化保護層於該第二重佈線層上，且該第二鈍化保護層上具有一裸露出該第二重佈線層的第五孔洞和第六孔洞；以及 分別形成一第一、第二導電結構於該第五、第六孔洞內，並分別與該第二重佈線層電性連接。
  24. 如申請專利範圍第23項所述的感測晶片封裝體的製造方法，該第二絕緣層之材料包括氧化矽。
  25. 如申請專利範圍第23項所述的感測晶片封裝體的製造方法，該第一、第二導電結構包括焊球、焊接凸塊或導電柱。
  26. 一種感測晶片封裝體的製造方法，其步驟包括： 提供一第一基板，該第一基板具有一第一上表面與一第一下表面，且該第一上表面上形成有一第一中間介電層(ILD)，且該第一中間介電層內包括一第一導電墊及一第二導電墊； 提供一第二基板，該第二基板具有一第二上表面與一第二下表面，該第二下表面形成有一第二中間介電層(ILD)，且該第二中間介電層內包括一第三導電墊； 加壓使該第二基板藉由該第二中間介電層與該第一基板的該第一中間介電層接合； 形成一第一絕緣層於該第二基板的該第二上表面； 形成一貫穿該第一絕緣層、該第二基板及部分該第二中間介電層的開口； 形成一第二絕緣層於該第一絕緣層上及該開口的側壁和底部； 去除位在該開口底部的該第二絕緣層，形成一第四貫通孔，該第四貫通孔包括一對應於該第一導電墊的第一區域和一對應於該第二導電墊的第二區域； 去除對應於該第四貫通孔的該第一區域下的該第二中間介電層和部分該第一中間介電層，形成一裸露出該第一導電墊上表面的第五貫通孔，並且去除對應於該第四貫通的該第二區域下的部分該第二中間介電層，形成一裸露出該第三導電墊上表面的第六貫通孔，且該第四貫通孔與該第五、第六貫通孔相通； 形成一第一重佈線層於該第二絕緣層上，並溝填於該第四、第五、第六貫通孔內，且分別與該第一導電墊和該第三導電墊電性連接；以及 形成一第一鈍化保護層於該第二基板的該第二上表面，並覆蓋該第一重佈線層和該第二絕緣層。
  27. 如申請專利範圍第26項所述的感測晶片封裝體的製造方法，該第一導電與該第三導電墊彼此互相重疊。
  28. 如申請專利範圍第26項所述的感測晶片封裝體的製造方法，該第一絕緣層之材料包括氧化矽。
  29. 如申請專利範圍第26項所述的感測晶片封裝體的製造方法，該第二絕緣層之材料包括氧化矽。
  30. 如申請專利範圍第26項所述的感測晶片封裝體的製造方法，該第一重佈線層之材料包括鋁。
  31. 如申請專利範圍第26項所述的感測晶片封裝體的製造方法，該第一重佈線層之材料更包括一黏著層，且該黏著層之材料包括鉻、鈦或鈦鎢。
  32. 如申請專利範圍第26項所述的感測晶片封裝體的製造方法，更包括下列步驟： 薄化該第一基板的該第一下表面； 形成一第七貫通孔，貫穿該第一基板及部分該第一中間介電層，並裸露出該第二導電墊的下表面； 形成一第三絕緣層於該第一基板的該第一下表面及該第七貫通孔的內壁和底部； 去除全部或部分位在該第七貫通孔底部的該第三絕緣層，形成一裸露出該第二導電墊下表面的第七孔洞； 形成一第二重佈線層於該第三絕緣層上，並經由該第三孔洞與該第二導電墊電性連接； 形成一第二鈍化保護層於該第二重佈線層上，且該第二鈍化保護層上具有一裸露出該第二重佈線層的第八孔洞和第九孔洞；以及 分別形成一第一、第二導電結構於該第九、第十孔洞內，並分別與該第二重佈線層電性連接。
  33. 如申請專利範圍第32項所述的感測晶片封裝體的製造方法，該第三絕緣層之材料包括氧化矽。
  34. 如申請專利範圍第32項所述的感測晶片封裝體的製造方法，該第一、第二導電結構包括焊球、焊接凸塊或導電柱。
TW105120424A 2015-08-04 2016-06-29 一種感測晶片封裝體及其製造方法 TWI604565B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201562200876P 2015-08-04 2015-08-04

Publications (2)

Publication Number Publication Date
TW201707144A true TW201707144A (zh) 2017-02-16
TWI604565B TWI604565B (zh) 2017-11-01

Family

ID=58053050

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105120424A TWI604565B (zh) 2015-08-04 2016-06-29 一種感測晶片封裝體及其製造方法

Country Status (3)

Country Link
US (1) US9887229B2 (zh)
CN (1) CN106449672A (zh)
TW (1) TWI604565B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI682514B (zh) * 2017-02-20 2020-01-11 美商格羅方德半導體公司 用於超（跳）貫孔整合之金屬互連及其製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9805972B1 (en) * 2017-02-20 2017-10-31 Globalfoundries Inc. Skip via structures
CN108346588B (zh) * 2017-09-30 2020-12-04 中芯集成电路（宁波）有限公司 一种晶圆级系统封装方法以及封装结构
US11424205B2 (en) * 2018-06-29 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnect structure and method
US11043469B1 (en) * 2020-02-19 2021-06-22 Nanya Technology Corporation Method of forming three dimensional semiconductor structure
JP2021158320A (ja) * 2020-03-30 2021-10-07 キヤノン株式会社 半導体装置及びその製造方法、機器
TWI769022B (zh) * 2021-07-22 2022-06-21 國立陽明交通大學 接合元件及其製備方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100079246A (ko) * 2008-12-31 2010-07-08 주식회사 동부하이텍 후면수광 이미지센서 및 그 제조방법
US8415238B2 (en) * 2010-01-14 2013-04-09 International Business Machines Corporation Three dimensional integration and methods of through silicon via creation
CN103022062B (zh) * 2011-07-19 2016-12-21 索尼公司 固体摄像器件及其制造方法和电子设备
US8748232B2 (en) * 2012-01-03 2014-06-10 Maxim Integrated Products, Inc. Semiconductor device having a through-substrate via
US20130264688A1 (en) * 2012-04-06 2013-10-10 Omnivision Technologies, Inc. Method and apparatus providing integrated circuit system with interconnected stacked device wafers
RU2014148174A (ru) * 2012-04-30 2016-06-20 Конинклейке Филипс Н.В. Детектор формирования изображения с фильтром защиты от наложения спектров в электронике считывания изображения и/или фотодатчике
US8766387B2 (en) * 2012-05-18 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Vertically integrated image sensor chips and methods for forming the same
US9142581B2 (en) * 2012-11-05 2015-09-22 Omnivision Technologies, Inc. Die seal ring for integrated circuit system with stacked device wafers
CN104051414B (zh) * 2013-03-12 2018-03-23 台湾积体电路制造股份有限公司 互连结构和方法
US9076715B2 (en) * 2013-03-12 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for connecting dies and methods of forming the same
CN104051423B (zh) * 2013-03-13 2018-02-16 台湾积体电路制造股份有限公司 互连装置和方法
US9764153B2 (en) * 2013-03-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming same
US9142488B2 (en) * 2013-05-30 2015-09-22 International Business Machines Corporation Manganese oxide hard mask for etching dielectric materials
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI682514B (zh) * 2017-02-20 2020-01-11 美商格羅方德半導體公司 用於超（跳）貫孔整合之金屬互連及其製造方法
US10573593B2 (en) 2017-02-20 2020-02-25 Globalfoundries Inc. Metal interconnects for super (skip) via integration

Also Published As

Publication number Publication date
TWI604565B (zh) 2017-11-01
US9887229B2 (en) 2018-02-06
CN106449672A (zh) 2017-02-22
US20170040372A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
TWI604565B (zh) 一種感測晶片封裝體及其製造方法
US10937667B2 (en) Semiconductor device and method for manufacturing the same
US10535696B2 (en) Pad structure exposed in an opening through multiple dielectric layers in BSI image sensor chips
TWI597813B (zh) 晶片封裝體及其製造方法
US9425150B2 (en) Multi-via interconnect structure and method of manufacture
CN109300837B (zh) 薄型3d扇出封装结构及晶圆级封装方法
US10157875B2 (en) Chip package and method for forming the same
US11837595B2 (en) Semiconductor device structure and method for manufacturing the same
US9634053B2 (en) Image sensor chip sidewall interconnection
US11107848B2 (en) Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation
US10153237B2 (en) Chip package and method for forming the same
TWI732269B (zh) 用於改善接合性的墊結構及其形成方法
TW201508882A (zh) 電子元件封裝體及其製造方法
TW201712846A (zh) 積體電路、正照式感測器、背照式感測器、與三維積體電路
TWI642149B (zh) 晶片封裝體及其製造方法
TWI743404B (zh) 用於積體電路封裝的外露式可焊接散熱器
JP5751131B2 (ja) 半導体装置及びその製造方法