CN105047605A - 半导体封装结构及其制作方法 - Google Patents

半导体封装结构及其制作方法 Download PDF

Info

Publication number
CN105047605A
CN105047605A CN201510556815.2A CN201510556815A CN105047605A CN 105047605 A CN105047605 A CN 105047605A CN 201510556815 A CN201510556815 A CN 201510556815A CN 105047605 A CN105047605 A CN 105047605A
Authority
CN
China
Prior art keywords
layer
metal layer
reroutes
copper
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510556815.2A
Other languages
English (en)
Inventor
于大全
钱静娴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN201510556815.2A priority Critical patent/CN105047605A/zh
Publication of CN105047605A publication Critical patent/CN105047605A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体封装结构及其制作方法。该半导体封装结构包括：基底，基底的功能面为第一表面，与其相对的另一面为第二表面；第一表面上设置有绝缘层、元件区及元件区周围的若干导电焊垫；第二表面上设有重布线层，重布线层包括铜金属层，铜金属层与导电焊垫电连接；重布线层上设有电连接铜金属层的铜芯焊料球。本发明能够省去在铜金属层上制作镍/金层，使用铜芯焊料球与铜金属层直接，达到增加铜芯焊料球与铜金属层之间的结合力，缩短布线距离以增强信号传输能力，降低生产成本的目的。该制作方法制程简单，且成本较低。

Description

半导体封装结构及其制作方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种半导体封装结构及其制作方法。
背景技术
在实现3D或2.5D集成的技术中，硅通孔(TSV)技术扮演着极其重要的关键角色。TSV是一种芯片互连技术，它可以实现芯片和芯片之间、晶圆和晶圆之间或者晶圆和芯片之间的垂直线路互连。当保持封装面积不变时，TSV技术能够使芯片体积在三维方向得到延伸，结构密度最大化，外形尺寸最小化。即TSV技术可以使封装产品具有更高的结构密度，因此可实现更多的功能，拥有更好的性能，成本也能更低。TSV技术的发展非常迅速，基于TSV技术的3DIC技术更是为众多设计公司、半导体制造商、封测代工厂等所重视。利用TSV互连实现三维集成的关键工艺包括TSV工艺(刻蚀和填充)、晶圆减薄和背面工艺(WaferThinningandBacksideProcessing)技术、芯片/晶圆键合堆叠(Chip/WaferBonding)技术等。ITRS将TSV的技术路线分为先做孔(ViaFirst)，中间做孔(ViaMiddle)和后做孔(ViaLast)，目前公认ViaMiddle和ViaLast是较为现实的技术路线。
ViaLast主要应用于图像传感器在内的传感器封装技术领域，其特点是在减薄后，进行TSV制作，通过TSV(硅通孔内的金属布线)把芯片正面的导电焊盘的电性引导到芯片背面，再制作BGA焊球。此技术TSV的深宽比较小(1:1～3:1)，孔径较大，通常不要求导电材料完全填满通孔。
但是，在制作BGA焊球时，通常需要在金属铜线路(金属布线为金属铜线路)上制作多层金属层，例如镍/金层。主要原因是铜金属层厚度电镀后在几微米量级，如果直接与焊球连接，回流过程中铜会很快溶解扩散进入液态焊料中，铜消耗完之后，就会造成断路等可靠性问题。镍与焊料的扩散反应远小于铜与焊料的扩散速度，因而金属镍作为液态焊料的扩散阻挡层。金主要是用于增加抗氧化性和增加与焊料之间的润湿性。但是，化学镀镍/金工艺，必然会带来成本增加的问题，且存在工艺环境不友好的问题。
发明内容
为了解决上述技术问题，本发明提出一种半导体封装结构及其制作方法，能够省去在铜金属层上制作镍/金层，使用铜芯焊料球与铜金属层直接，达到增加铜芯焊料球与铜金属层之间的结合力，缩短布线距离以增强信号传输能力，降低生产成本的目的。
本发明的技术方案是这样实现的：
一种半导体封装结构，包括：基底，所述基底的功能面为第一表面，与其相对的另一面为第二表面；所述第一表面上设置有绝缘层、元件区及元件区周围的若干导电焊垫；所述第二表面上设有重布线层，所述重布线层包括铜金属层，所述铜金属层与所述导电焊垫电连接；所述重布线层上设有电连接所述铜金属层的铜芯焊料球。
作为本发明的进一步改进，所述第二表面上与所述导电焊垫相对的位置形成第一开口，所述第一开口暴露所述导电焊垫；所述重布线层穿过所述第一开口电连接所述导电焊垫；所述重布线层与所述基底之间设有钝化层；所述重布线层上设有保护层，所述保护层上预留有植所述铜芯焊料球的第二开口。
作为本发明的进一步改进，所述第一开口为贯通所述第一表面和所述第二表面的直通孔。
作为本发明的进一步改进，所述重布线层为两层金属，第一层为钽金属层或钛金属层，第二层为铜金属层。
作为本发明的进一步改进，所述重布线层为三层金属，第一层为钛金属层或钽金属层，第二层为铜金属层，第三层为铜金属层。
作为本发明的进一步改进，所述铜芯焊料球包括位于中心处的铜芯和包覆在所述铜芯外的锡壳或锡银合金壳，且所述铜芯的径向尺寸大于所述锡壳或锡银合金壳的径向尺寸。
一种半导体封装结构的制作方法，包括：
步骤1.提供一基底，所述基底的功能面为第一表面，与其相对的另一面为第二表面；所述第一表面上设置有绝缘层、一元件区及元件区周围的若干导电焊垫；
步骤2.在所述第二表面上与所述导电焊垫相对的位置形成自所述第二表面向所述第一表面延伸的第一开口，所述第一开口暴露所述导电焊垫；
步骤3.在所述第二表面及所述第一开口内铺设一层钝化层；
步骤4.去除所述第一开口底部的钝化层，再次暴露所述导电焊垫；
步骤5.在所述基底的第二表面、第一开口的侧壁及底部内形成重布线层，所述重布线层包括铜金属层，所述铜金属层与所述导电焊垫电连接；
步骤6.在所述重布线层上覆盖一层保护层，所述保护层上预留有植球的第二开口，该第二开口暴露所述重布线层的铜金属层；
步骤7.在保护层上预留的开口内植电连接所述铜金属层的铜芯焊料球。
作为本发明的进一步改进，所述重布线层的形成方式为：先通过直接物理气相沉积钛金属层或钽金属层后，再沉积铜金属层，或者先通过物理气相沉积钛金属层或钽金属层、再沉积铜金属层，再电镀铜。
作为本发明的进一步改进，所述钝化层的材质为高分子材料时，其铺设方法为旋涂或喷涂方式；所述钝化层的材质为无机材料时，其铺设方法为PECVD或热氧化方法。
作为本发明的进一步改进，在步骤4中，再次暴露导电焊垫的方法为干法蚀刻或激光烧蚀。
本发明的有益效果是：本发明提供一种半导体封装结构及其制作方法，利用铜芯焊料球直接连接重布线层的金属铜线路，省去了重布线层的镍/金层，金属铜线路通过TSV侧壁连接到芯片功能面的导电焊盘，这样，便缩短了布线距离，可增强信号传输能力。同时，由于铜芯焊料球中心大部分是铜，外壳焊料体积较低，可以大幅度降低铜的溶解量，焊料球与重布线层的结合力会更好，还降低了成本。
附图说明
图1为本发明步骤1中提供的基底结构示意图；
图2为本发明步骤2后的半导体封装结构示意图；
图3为本发明步骤3后的半导体封装结构示意图；
图4为本发明步骤4后的半导体封装结构示意图；
图5为本发明步骤5后的半导体封装结构示意图；
图6为本发明步骤6后的半导体封装结构示意图；
图7为本发明步骤7后形成的半导体封装结构示意图。
结合附图，作以下说明：
100-基底101-焊垫
102-绝缘层103-元件区
110-第一开口120-钝化层
130-重布线层140-保护层
150-铜芯焊料球
具体实施方式
为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明，其目的仅在于更好理解本发明的内容而非限制本发明的保护范围。本发明实施例的半导体封装结构可以用于硅通孔(TSV)技术中。但其应用并不限于此，例如可以用于CIS(CMOSImageSensor)结构的影像传感器类芯片封装、微机电系统、发光二极管、陀螺仪、加速度计等方面。此外，本发明中所述的一层材料设置于另一种材料之上时，并非只指直接接触这一种情况，还可能两者之间有其他材料存在。
如图7所示，一种半导体封装结构，包括：基底100，所述基底的功能面为第一表面，与其相对的另一面为第二表面；所述第一表面上设置有绝缘层102、元件区103及元件区周围的若干导电焊垫101；所述第二表面上设有重布线层130，所述重布线层包括铜金属层，所述铜金属层与所述导电焊垫电连接；所述重布线层上设有电连接所述铜金属层的铜芯焊料球150。
优选的，所述第二表面上与所述导电焊垫相对的位置形成第一开口110，所述第一开口暴露所述导电焊垫；所述重布线层穿过所述第一开口电连接所述导电焊垫；所述重布线层与所述基底之间设有钝化层120；所述重布线层上设有保护层140，所述保护层上预留有植所述铜芯焊料球的第二开口。其中，所述钝化层的材料可为有机高分子材料，比如环氧树脂、聚酰亚胺树脂、聚丙烯酸酯、酚醛树脂等其他绝缘材料，也可以为无机材料，如氧化硅、氮化硅、氮氧化硅等其他合适的材料。
优选的，所述第一开口为贯通所述第一表面和所述第二表面的直通孔。
优选的，所述重布线层为两层金属，第一层为钽金属层或钛金属层，第二层为铜金属层。
优选的，所述重布线层为三层金属，第一层为钛金属层，第二层为铜金属层，第三层为铜金属层。即重布线层为自下向上依次为钛金属层、铜金属层、铜金属层的三层金属层。
优选的，所述铜芯焊料球包括位于中心处的铜芯和包在所述铜芯外锡壳或锡银合金壳，且所述铜芯的径向尺寸大于所述锡壳或锡银合金壳的径向尺寸。即铜芯焊料球包括中心大部分的铜芯和外围小部分的锡或者锡银合金。
以下结合图1到图7说明本发明实施例半导体封装结构的制作方法。
步骤1.参见图1，提供一基底100，所述基底的功能面为第一表面，与其相对的另一面为第二表面；所述第一表面上设置有绝缘层102、一元件区103及元件区周围的若干导电焊垫101；
步骤2.参见图2，在所述第二表面上与所述导电焊垫相对的位置形成自所述第二表面向所述第一表面延伸的第一开口，所述第一开口暴露所述导电焊垫；具体形成方法可以为：首先在基底的第二表面上涂覆一层光阻层，通过曝光、显影等工艺形成所需的图形，再利用干法蚀刻或者湿法蚀刻形成第一开口并暴露导电焊垫。
步骤3.参见图3，在所述第二表面及所述第一开口内铺设一层钝化层；当钝化层材质为高分子材料时，铺设方法可以为旋涂或喷涂方式；当钝化层材质为无机材料时，铺设方法可以为PECVD或热氧化方法或其他合适的方法。
步骤4.参见图4，去除所述第一开口底部的钝化层，再次暴露所述导电焊垫；具体实施方式可以为：自导电焊垫上方向下延伸形成第二开口，将导电焊垫的上方或侧壁暴露。若暴露导电焊垫上方，则需要用干法蚀刻方法将导电焊垫上方的钝化层去掉；若暴露导电焊垫的侧壁，可以用激光烧蚀方法形成。
步骤5.参见图5，在所述基底的第二表面、第一开口的侧壁及底部内形成重布线层，所述重布线层包括铜金属层，所述铜金属层与所述导电焊垫电连接；具体形成方式可以为：通过直接物理气相沉积Ti、Ta/Cu(先通过直接物理气相沉积钛金属层或钽金属层后，再沉积铜金属层)，或者通过物理气相沉积Ti、Ta/Cu后，再电镀铜(先通过物理气相沉积钛金属层或钽金属层、再沉积铜金属层，再电镀铜)。即铜金属层可以通过直接物理气象沉积Ti、Ta/Cu，也可以通过物理气象沉积Ti、Ta/Cu后，再电镀铜。Ti或Ta是粘附层金属，要求连续，在孔底部要有10纳米以上。对于铜厚度要求是：底部Cu层厚度大于一定值(比如30纳米)能够满足电连接需要和可靠性要求，表面铜层厚度大于一定值(比如2微米)，能够满足回流和可靠性要求。
步骤6.参见图6，在所述重布线层上覆盖一层保护层，所述保护层上预留有植球的第二开口，该第二开口暴露所述重布线层的铜金属层；
步骤7.参见图7，在保护层上预留的开口内植电连接所述铜金属层的铜芯焊料球。
根据本发明上述实施例，用多种材料组合的焊料球代替现有技术的单一焊球，可将制程中的防腐层(通常为镍层)及金层省去，能够节约成本。而且此封装结构通过TSV侧壁连接到芯片背部，实现铜芯焊料球与铜金属层直接互连，这样便缩短了布线距离，增强了信号传输能力。同时，由于铜芯焊料球中心大部分是铜，焊料体积较低，可以大幅度降低铜的溶解量，焊料球与重布线层的结合力会更好。
以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。

Claims (10)

1.一种半导体封装结构，其特征在于，包括：基底(100)，所述基底的功能面为第一表面，与其相对的另一面为第二表面；所述第一表面上设置有绝缘层(102)、元件区(103)及元件区周围的若干导电焊垫(101)；所述第二表面上设有重布线层(130)，所述重布线层包括铜金属层，所述铜金属层与所述导电焊垫电连接；所述重布线层上设有电连接所述铜金属层的铜芯焊料球(150)。
2.根据权利要求1所述的半导体封装结构，其特征在于：所述第二表面上与所述导电焊垫相对的位置形成第一开口(110)，所述第一开口暴露所述导电焊垫；所述重布线层穿过所述第一开口电连接所述导电焊垫；所述重布线层与所述基底之间设有钝化层(120)；所述重布线层上设有保护层(140)，所述保护层上预留有植所述铜芯焊料球的第二开口。
3.根据权利要求2所述的半导体封装结构，其特征在于：所述第一开口为贯通所述第一表面和所述第二表面的直通孔。
4.根据权利要求1所述的半导体封装结构，其特征在于：所述重布线层为两层金属，第一层为钽金属层或钛金属层，第二层为铜金属层。
5.根据权利要求1所述的半导体封装结构，其特征在于：所述重布线层为三层金属，第一层为钛金属层或钽金属层，第二层为铜金属层，第三层为铜金属层。
6.根据权利要求1所述的半导体封装结构，其特征在于：所述铜芯焊料球包括位于中心处的铜芯和包覆在所述铜芯外的锡壳或锡银合金壳，且所述铜芯的径向尺寸大于所述锡壳或锡银合金壳的径向尺寸。
7.一种半导体封装结构的制作方法，其特征在于，包括：
步骤1.提供一基底，所述基底的功能面为第一表面，与其相对的另一面为第二表面；所述第一表面上设置有绝缘层、一元件区及元件区周围的若干导电焊垫；
步骤2.在所述第二表面上与所述导电焊垫相对的位置形成自所述第二表面向所述第一表面延伸的第一开口，所述第一开口暴露所述导电焊垫；
步骤3.在所述第二表面及所述第一开口内铺设一层钝化层；
步骤4.去除所述第一开口底部的钝化层，再次暴露所述导电焊垫；
步骤5.在所述基底的第二表面、第一开口的侧壁及底部内形成重布线层，所述重布线层包括铜金属层，所述铜金属层与所述导电焊垫电连接；
步骤6.在所述重布线层上覆盖一层保护层，所述保护层上预留有植球的第二开口，该第二开口暴露所述重布线层的铜金属层；
步骤7.在保护层上预留的开口内植电连接所述铜金属层的铜芯焊料球。
8.根据权利要求7所述的半导体封装结构的制作方法，其特征在于，所述重布线层的形成方式为：先通过直接物理气相沉积钛金属层或钽金属层后，再沉积铜金属层，或者先通过物理气相沉积钛金属层或钽金属层、再沉积铜金属层，再电镀铜。
9.根据权利要求7所述的半导体封装结构的制作方法，其特征在于，所述钝化层的材质为高分子材料时，其铺设方法为旋涂或喷涂方式；所述钝化层的材质为无机材料时，其铺设方法为PECVD或热氧化方法。
10.根据权利要求7所述的半导体封装结构的制作方法，其特征在于，在步骤4中，再次暴露导电焊垫的方法为干法蚀刻或激光烧蚀。
CN201510556815.2A 2015-09-02 2015-09-02 半导体封装结构及其制作方法 Pending CN105047605A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510556815.2A CN105047605A (zh) 2015-09-02 2015-09-02 半导体封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510556815.2A CN105047605A (zh) 2015-09-02 2015-09-02 半导体封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN105047605A true CN105047605A (zh) 2015-11-11

Family

ID=54454037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510556815.2A Pending CN105047605A (zh) 2015-09-02 2015-09-02 半导体封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN105047605A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312394A (zh) * 2022-09-29 2022-11-08 江苏长晶科技股份有限公司 一种金属封装方法及结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187324A (zh) * 2011-12-28 2013-07-03 中国科学院上海微系统与信息技术研究所 一种焊点制备方法及其结构
US20150061102A1 (en) * 2013-08-30 2015-03-05 Xintec Inc. Electronic device package and fabrication method thereof
CN104412380A (zh) * 2012-05-25 2015-03-11 Lg伊诺特有限公司 半导体封装衬底、使用半导体封装衬底的封装系统及制造封装系统的方法
CN104617036A (zh) * 2015-01-14 2015-05-13 华天科技（昆山）电子有限公司 晶圆级芯片尺寸封装中通孔互连的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187324A (zh) * 2011-12-28 2013-07-03 中国科学院上海微系统与信息技术研究所 一种焊点制备方法及其结构
CN104412380A (zh) * 2012-05-25 2015-03-11 Lg伊诺特有限公司 半导体封装衬底、使用半导体封装衬底的封装系统及制造封装系统的方法
US20150061102A1 (en) * 2013-08-30 2015-03-05 Xintec Inc. Electronic device package and fabrication method thereof
CN104617036A (zh) * 2015-01-14 2015-05-13 华天科技（昆山）电子有限公司 晶圆级芯片尺寸封装中通孔互连的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115312394A (zh) * 2022-09-29 2022-11-08 江苏长晶科技股份有限公司 一种金属封装方法及结构
CN115312394B (zh) * 2022-09-29 2023-08-29 江苏长晶科技股份有限公司 一种金属封装方法及结构

Similar Documents

Publication Publication Date Title
US11978712B2 (en) Method of forming semiconductor package transmission lines with micro-bump lines
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
TWI556400B (zh) 堆疊式扇出半導體晶片
CN101719484B (zh) 具有再分布线的tsv的背连接
KR101931115B1 (ko) 반도체 장치 및 그 제조 방법
CN106158824B (zh) 集成电路封装件及其形成方法
CN109300837B (zh) 薄型3d扇出封装结构及晶圆级封装方法
CN109841603A (zh) 封装结构及其制造方法
US20110291267A1 (en) Semiconductor wafer structure and multi-chip stack structure
US20100123241A1 (en) Semiconductor chip with through-silicon-via and sidewall pad
TW201836099A (zh) 半導體裝置及其製造方法
WO2019042120A1 (zh) 一种芯片封装结构及其制作方法、电子设备
KR102033789B1 (ko) 적층형 패키지 및 그 제조방법
US10217710B2 (en) Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same
US20170025393A1 (en) Thermally enhanced face-to-face semiconductor assembly with heat spreader and method of making the same
KR20210053233A (ko) 반도체 패키지 및 제조 방법
US9548283B2 (en) Package redistribution layer structure and method of forming same
TWI753623B (zh) 半導體封裝件及製造方法
CN106206476A (zh) 电子封装件及其制法
US7498199B2 (en) Method for fabricating semiconductor package
KR20140065282A (ko) Ｔｓｖ를 포함한 반도체 소자, 및 그 반도체 소자를 포함한 반도체 패키지
US20230133322A1 (en) Semiconductor package and method of manufacturing the same
TWI806816B (zh) 半導體裝置和其製造之方法
CN105047605A (zh) 半导体封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151111