CN115312394B - 一种金属封装方法及结构 - Google Patents
一种金属封装方法及结构 Download PDFInfo
- Publication number
- CN115312394B CN115312394B CN202211194642.0A CN202211194642A CN115312394B CN 115312394 B CN115312394 B CN 115312394B CN 202211194642 A CN202211194642 A CN 202211194642A CN 115312394 B CN115312394 B CN 115312394B
- Authority
- CN
- China
- Prior art keywords
- chip
- metal layer
- layer
- metal
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 183
- 239000002184 metal Substances 0.000 title claims abstract description 183
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 33
- 229910000679 solder Inorganic materials 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 8
- 230000002093 peripheral effect Effects 0.000 claims abstract description 7
- 238000005538 encapsulation Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 217
- 238000002161 passivation Methods 0.000 claims description 74
- 239000011241 protective layer Substances 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 16
- 230000005855 radiation Effects 0.000 abstract description 4
- 239000010949 copper Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 239000004033 plastic Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910007637 SnAg Inorganic materials 0.000 description 2
- 229910007116 SnPb Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种金属封装方法及结构，所述方法包括：提供一芯片，在所述芯片中，设置多个接合垫；在所述芯片外围制备金属层，所述金属层覆盖所述芯片的四周表面，用于封装所述芯片；刻蚀所述金属层，形成金属层开口，以暴露出所述芯片中的每一所述接合垫；在至少一个所述接合垫上形成焊球。本发明通过芯片表层金属全封装，增强芯片的抗辐射能力。
Description
技术领域
本发明涉及半导体封装领域，尤其涉及一种金属封装方法及结构。
背景技术
金属封装是比较常见的技术，其主要目的为：区别于普通芯片，并利用封装的金属部分所具备的屏蔽作用来增强芯片的抗辐射能力。相关技术中采用金属封装来增加屏蔽功能时，主要是通过增加金属管帽来实现的，这样会增加封装尺寸，同时由于内部芯片在底部，与金属管帽没有任何直接的热传导，使得金属封装的散热性差。
发明内容
有鉴于此，本发明提供了一种金属封装方法及结构，以解决相关技术中金属封装尺寸大和散热性差的问题。
为实现上述目的，本发明主要采用以下技术方案：
本申请实施例提供一种金属封装方法，所述方法包括：提供一芯片，在所述芯片中，设置多个接合垫；在所述芯片外围制备金属层，所述金属层覆盖所述芯片的四周表面，用于封装所述芯片；刻蚀所述金属层，形成金属层开口，以暴露出所述芯片中的每一所述接合垫；在至少一个所述接合垫上形成焊球。
在一些实施例中，所述在所述芯片外围制备金属层之前，所述方法还包括：于所述芯片的上表面之上形成钝化层，且在所述钝化层中与每一所述接合垫对应的区域开设钝化层开口；在所述钝化层上沉积形成二次钝化层，并在所述芯片两端的侧面上沉积形成侧面钝化层。
在一些实施例中，所述在所述芯片的外围制备金属层，包括：在所述二次钝化层之上制备表面金属层，在所述芯片的下表面之上制备背部金属层，在所述侧面钝化层上制备侧面金属层，其中，所述表面金属层、所述背部金属层和所述侧面金属层之间相互联通，用于封装所述芯片。
在一些实施例中，所述在至少一个所述接合垫上形成焊球之前，所述方法还包括：在所述表面金属层之上及所述金属层开口两侧沉积形成保护层。
在一些实施例中，所述方法还包括：在所述金属封装结构外围沉积形成绝缘层。
在一些实施例中，所述在至少一个所述接合垫上形成焊球之前，所述方法还包括：在所述上表面进行再布线，形成再布线层。
在一些实施例中，所述焊球的底部尺寸大于所述金属层开口尺寸。
本申请实施例提供一种金属封装结构，所述金属封装结构包括：芯片，在所述芯片中，设有多个接合垫；金属层，设置于所述芯片外围，用于封装所述芯片；金属层开口，设置于所述金属层中，用于暴露出每一所述接合垫；多个焊球，所述焊球通过焊接金属与每一所述接合垫连接。
在一些实施例中，所述金属封装结构还包括：保护层，设置于所述金属层之上及所述金属层开口两侧；钝化层，设置于所述芯片的上表面，其中，所述钝化层中与所述接合垫对应的位置开设有钝化层开口；二次钝化层，设置于所述钝化层之上；侧面钝化层，设置于所述芯片两端的侧面上；绝缘层，设置于所述金属封装结构外围；再布线层，设置于所述芯片的上表面之上。
与现有技术相比，本发明的有益效果是：通过芯片四周的全金属封装，不仅增强芯片的抗辐射能力，还解决了相关技术中金属封装尺寸过大的问题，同时可以有效地加快芯片的散热。此外，还可以通过塑封体保护局部或整个封装结构，这也能减少后续水汽等对封装结构的影响以及提高了封装强度。
附图说明
图1为本申请实施例一提供的一种金属封装方法的流程示意图。
图2-图8为本申请实施例二提供的一种金属封装方法中部分步骤所得到的结构示意图。
图9为本申请实施例二提供的一种金属封装结构的结构示意图。
图10-图17为本申请实施例三提供的一种金属封装方法中部分步骤所得到的结构示意图。
图18为图本申请实施例三提供的一种金属封装结构的结构示意图。
附图标记说明：
100-金属封装结构，101-芯片，102-接合垫，103-钝化层，104钝化层开口，105-二次钝化层，115-侧面钝化层，106-表面金属层，116-侧面金属层，126-背部金属层，107-金属层开口，108-保护层，109-保护层开口，111-焊接金属，112-焊球。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一：
本申请实施例一提供一种金属封装方法，图1为本申请实施例一提供的一种金属封装方法的流程示意图，如图1所示，所述方法包括：
步骤S101：提供一芯片，在所述芯片中，设置多个接合垫。
在本申请实施例中，芯片101的材料为硅基（SiO，SiN，SiC等）、碳基、GaN、GaAs、GaO等。接合垫102的材料为Al、Cu等金属，或Al/Cu，Al/Si/Cu组合。
步骤S102：在所述芯片外围制备金属层，所述金属层覆盖所述芯片的四周表面，用于封装所述芯片。
这里，金属层的成分为Al、Ti、W、Cu、Ni、V、Ag、Au、Pt、Pd，或者它们中任两种以上的组合。
步骤S103：刻蚀所述金属层，形成金属层开口，以暴露出所述芯片中的每一所述接合垫。
步骤S104：在至少一个所述接合垫上形成焊球。这里，焊球的数量可以大于接合垫数量，也可以与接合垫数量相等，还可以是小于接合垫数量，焊球的材料为Cu，或Cu/Sn、Cu/SnPb、Cu/SnAg、Cu/SnAgCu、Ni/Pd/Au等的组合，用于将芯片与外部线路相连。
本发明通过在芯片的四周表面上制备金属层来封装所述芯片，不仅可以减小金属封装的尺寸，还可以增加芯片的散热性能。
实施例二：
本申请实施例二提供一种金属封装方法，所述方法包括：
步骤S201：提供一芯片，在所述芯片中，设置多个接合垫。
通过以下步骤完成步骤S201：
步骤S2011：于所述芯片的上表面之上形成钝化层，且在所述钝化层中与每一所述接合垫对应的区域开设钝化层开口。
参见图2，芯片101中设置有多个接合垫102，在本申请实施例中，在芯片101的上表面之上钝化层103，在钝化层103中与每一接合垫102对应的区域开设多个钝化层开口104，以暴露出接合垫102。钝化层103的材料为SiO/SiN，起绝缘作用。
步骤S2012：在所述钝化层上沉积形成二次钝化层，并在所述芯片两端的侧面上沉积形成侧面钝化层。
参见图3，在钝化层103之上沉积形成二次钝化层105，在芯片101两端的侧面形成侧面钝化层115，并刻蚀二次钝化层105，在钝化层开口104对应的位置形成开口，以暴露出接合垫102。图4为图3的俯视图，参见图4，在本申请实施例中，芯片101中设置的一组接合垫102的数量为6个，且钝化层开口104为圆形。
步骤S202：在所述芯片外围制备金属层，所述金属层覆盖所述芯片的四周表面，用于封装所述芯片。
在本申请实施例中，所述金属层包括：表面金属层、侧面金属层和背部金属层，步骤S202通过以下方式完成：
在所述二次钝化层之上制备表面金属层，在所述芯片的下表面之上制备背部金属层，在所述侧面钝化层上制备侧面金属层，其中，所述表面金属层、所述背部金属层和所述侧面金属层之间相互联通，用于封装所述芯片。
参见图5，在二次钝化层105之上制备表面金属层106，在侧面钝化层115之上制备侧面金属层116，在芯片101的下表面制备背部金属层126，且表面金属层106、侧面金属层116和背部金属层126之间相互联通，用于封装芯片101。这里，金属层的成分为Al、Ti、W、Cu、Ni、V、Ag、Au、Pt、Pd，或者它们中任两种以上的组合。
步骤S203：刻蚀所述金属层，形成金属层开口，以暴露出所述芯片中的每一所述接合垫。图6为图5的俯视图，参见图6，刻蚀金属层中的表面金属层106，形成金属层开口107，以暴露出接合垫102，且金属层开口107的直径大于钝化层开口104的直径。
在本申请实施例中，步骤S203之后，所述方法还包括：
步骤S2031：在所述表面金属层之上及所述金属层开口两侧沉积形成保护层。参见图7，在表面金属层106之上及金属层开口两侧沉积形成保护层108。图8为图7的俯视图。
在一些实施例中，步骤S203之后，所述方法还包括：
步骤S2032：在所述第一表面进行再布线，形成再布线层。再布线层设置于所述芯片的上表面之上并连接所述芯片，用于实现所述芯片与外部的连接。这里，再布线层具有一层或者多层，再布线层的材质可以为铜、铝、金、钼、钯、银、镍等金属材料。
步骤S204：在至少一个所述接合垫上形成焊球。
参见图9，在每一接合垫102上形成焊球112，焊球112通过底部的焊接金属111与接合垫102连接。在本申请实施例中，焊球112底部的焊接金属111的直径大于所述金属层开口107。
在本申请实施例中，焊球数量等于接合垫数量，也就是说，芯片101中的一组接合垫数量为6个，对应形成一组焊球数量也为6个。这里，焊球112的材料为Cu，或Cu/Sn、Cu/SnPb，Cu/SnAg、Cu/SnAgCu、Ni/Pd/Au等的组合，用于将芯片与外部线路相连。
在一些实施例中，在步骤S204之后，所述方法还包括：
步骤S205：在所述金属封装结构外围沉积形成绝缘层，用于保护所述金属封装结构。
在一些实施例中，芯片的侧面部分，基于不同的切割与工艺条件，呈现直线、条纹、台阶、斜角等不同的轮廓。
实施例三：
本申请实施例三提供一种金属封装方法，所述方法包括：步骤S301：提供一芯片，在所述芯片中，设置多个接合垫。
通过以下步骤完成步骤S301：
步骤S3011：于所述芯片的上表面之上形成钝化层，且在所述钝化层中与每一所述接合垫对应的区域开设钝化层开口。
参见图10，在本申请实施例中，在芯片101的上表面之上形成钝化层103，且在与每一接合垫102对应的区域开设有钝化层开口104，以暴露出接合垫102。图11为图10的俯视图，图10为图11沿A-A’处的截面图，参见图11，芯片101中的一组接合垫102的数量为5个，钝化层开口104为5个，且5个接合垫102为不对称设置。
步骤S3012：在所述钝化层上沉积形成二次钝化层，并在所述芯片两端的侧面上沉积形成侧面钝化层。
参见图12，在钝化层103上沉积形成二次钝化层105，并在芯片101两端的侧面沉积形成侧面钝化层115，刻蚀二次钝化层在钝化层开口104对应位置形成开口，以暴露出接合垫102。这里，二次钝化层105的材料为聚酰亚胺类、环氧树脂类，塑封料类，其作用是保护钝化层105，防止钝化层105受力开裂。
步骤S302：在所述芯片外围制备金属层，所述金属层覆盖所述芯片的四周表面，用于封装所述芯片。
金属层的材质不局限于Al，TiCu，TiNiVAg，TiNiAg，TiNiAgNi等单一金属或多层金属或多层合金或相关的组合。
在本申请实施例中，所述金属层包括：表面金属层、侧面金属层和背部金属层，步骤S302通过以下方式完成：
参见图13，在所述二次钝化层105之上制备表面金属层106，在所述芯片的下表面之上制备背部金属层126，在所述侧面钝化层115上制备侧面金属层116，其中，所述表面金属层106、所述背部金属层126和所述侧面金属层116之间相互联通，用于封装所述芯片。
步骤S303：刻蚀所述金属层，形成金属层开口，以暴露出所述芯片中的每一所述接合垫。
图14为图13 的俯视图，参见图14，刻蚀金属层，形成金属层开口107，这里，金属层开口107的直径大于钝化层开口104的直径，以防止金属相连，发生短路或漏电等失效，且金属层开口107的数量也为5个。
在本申请实施例中，步骤S303之后，所述方法还包括：
步骤S3031：在所述表面金属层之上及所述金属层开口两侧沉积形成保护层。
参见图15，在表面金属层106之上及金属层开口107两侧形成保护层108，在本申请实施例中，步骤S105还包括：刻蚀保护层108形成至少一个保护层开口109，以暴露出表面金属层106。
图16为图15的俯视图，参见图16，在保护层108中刻蚀处保护层开口109，这里，保护层开口109位于未设置接合垫102的区域中，也就是说，在每一接合垫102的正上方位置处不能设置保护层开口109。在本申请实施例中，芯片101中一组接合垫的数量为5个，保护层开口109为1个，且1个保护层开口109与5个接合垫为对称布置。
在一些实施例中，步骤S203之后，所述方法还包括：
步骤S3032：在所述第一表面进行再布线，形成再布线层。
再布线层设置于所述芯片的上表面之上并连接所述芯片，用于实现所述芯片与外部的连接。这里，再布线层具有一层或者多层，再布线层的材质可以为铜、铝、金、钼、钯、银、镍等金属材料。
步骤S304：在至少一个所述接合垫上形成焊球。
参见图17，在每一接合垫102上形成焊球112，焊球112通过底部焊接金属111与每一接合垫102连接。且在保护层开口109处形成焊球112。
在本申请实施例中，焊球数量大于接合垫数量，也就是说，在5个接合垫对应的位置形成5个焊球之后，额外在保护层开口处形成1个焊球，这里，与实施例二不同的是，在保护层开口处额外形成的焊球112通过底部焊接金属111与表面金属层106连接，从而与金属层连接，实现把芯片下表面的连线引到上表面。
在本申请实施例中，焊球底部的焊接金属的尺寸大于金属层开口尺寸，且焊球底部的焊接金属的尺寸大于保护层开口尺寸，如此，通过金属的交叠，有效隔绝信号的干扰。图18为图17的俯视图，参见图18，在本申请实施例中，在5个接合垫及一个保护层开口处，共形成6个焊球112，且6个焊球对称分布。
在本申请实施例中，在步骤S304之后，所述方法还包括：
步骤S305：在所述金属封装结构外围沉积形成绝缘层，用于保护所述金属封装结构。
在一些实施例中，芯片的侧面部分，基于不同的切割与工艺条件，呈现直线、条纹、台阶、斜角等不同的轮廓。
图9为本申请实施例一提供的一种金属封装结构的结构示意图，如图9所示，所述金属封装结构100中包括：
芯片101，在所述芯片101中，设有多个接合垫102；金属层，设置于所述芯片外围，用于封装所述芯片；金属层开口，设置于所述金属层中，用于暴露出每一所述接合垫；多个焊球112，所述焊球112通过焊接金属111与至少一个所述接合垫102连接。
图17为本申请实施例二提供的一种金属封装结构的结构示意图，如图17所示，金属封装结构100中包括：芯片101，在芯片101中，设有多个接合垫102，这里，芯片101上表面上沉积有钝化层103，钝化层103之上设有二次钝化层105，芯片101的两端侧面上设有侧面钝化层115；金属层，设置于芯片101外围，用于封装所述芯片，这里，金属层包括表面金属层106、侧面金属层116和背部金属层126；金属层开口107，设置于所述金属层中，用于暴露出每一所述接合垫102；保护层108，设置于表面金属层106之上，保护层108中有保护层开口109，用于暴露出表面金属层106；多个焊球112，其中，焊球112通过焊接金属111与至少一个接合垫102及保护层开口109连接，用于将金属封装结构中的背部连线引到正面。
在一些实施例中，金属封装结构中还包括：绝缘层，设置于所述金属封装结构外围；再布线层，设置于所述芯片的上表面之上。
综上所述，本发明通过芯片四周的全金属封装，不仅增强芯片的抗辐射能力，还解决了相关技术中金属封装尺寸过大的问题，同时可以有效地加快芯片的散热。此外，还可以通过塑封体保护局部或整个封装结构，这也能减少后续水汽等对封装结构的影响以及提高了封装强度。
以上所述仅是本发明的优选实施例而已，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (5)
1.一种金属封装方法，其特征在于，所述方法包括：
提供一芯片，在所述芯片中，设置多个接合垫；
于所述芯片的上表面之上形成钝化层，且在所述钝化层中与每一所述接合垫对应的区域开设钝化层开口；
在所述芯片两端的侧面上沉积形成侧面钝化层；
在所述芯片外围制备金属层，所述金属层覆盖所述芯片的四周表面，用于封装所述芯片，所述金属层包括表面金属层、背部金属层和侧面金属层；
刻蚀所述金属层，形成金属层开口，以暴露出所述芯片中的每一所述接合垫；
在所述表面金属层之上及所述金属层开口两侧沉积形成保护层，刻蚀所述保护层形成至少一个保护层开口，以暴露出表面金属层；
分别在至少一个所述接合垫上，以及至少一个所述保护层开口处形成焊球，其中，所述焊球的底部尺寸大于所述金属层开口尺寸。
2.根据权利要求1所述的方法，其特征在于，所述在所述芯片外围制备金属层之前，所述方法还包括：
在所述钝化层上沉积形成二次钝化层。
3.根据权利要求2所述的方法，其特征在于，所述在所述芯片的外围制备金属层，包括：在所述二次钝化层之上制备表面金属层，在所述芯片的下表面之上制备背部金属层，在所述侧面钝化层上制备侧面金属层，其中，所述表面金属层、所述背部金属层和所述侧面金属层之间相互联通，用于封装所述芯片。
4.根据权利要求3所述的方法，其特征在于，所述方法还包括：在所述金属封装结构外围沉积形成绝缘层。
5.根据权利要求4所述的方法，其特征在于，所述在每一所述接合垫上形成焊球之前，所述方法还包括：在所述上表面进行再布线，形成再布线层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211194642.0A CN115312394B (zh) | 2022-09-29 | 2022-09-29 | 一种金属封装方法及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211194642.0A CN115312394B (zh) | 2022-09-29 | 2022-09-29 | 一种金属封装方法及结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115312394A CN115312394A (zh) | 2022-11-08 |
| CN115312394B true CN115312394B (zh) | 2023-08-29 |
Family
ID=83866915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211194642.0A Active CN115312394B (zh) | 2022-09-29 | 2022-09-29 | 一种金属封装方法及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115312394B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115632046B (zh) * | 2022-12-07 | 2023-03-10 | 江苏长晶浦联功率半导体有限公司 | 一种芯片封装结构及其制作方法 |
| CN116884862B (zh) * | 2023-09-07 | 2023-11-24 | 江苏长晶科技股份有限公司 | 一种基于3d打印的凸点制作方法及芯片封装结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105047605A (zh) * | 2015-09-02 | 2015-11-11 | 华天科技（昆山）电子有限公司 | 半导体封装结构及其制作方法 |
| CN110718473A (zh) * | 2019-07-26 | 2020-01-21 | 南通通富微电子有限公司 | 封装结构的形成方法 |
-
2022
- 2022-09-29 CN CN202211194642.0A patent/CN115312394B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105047605A (zh) * | 2015-09-02 | 2015-11-11 | 华天科技（昆山）电子有限公司 | 半导体封装结构及其制作方法 |
| CN110718473A (zh) * | 2019-07-26 | 2020-01-21 | 南通通富微电子有限公司 | 封装结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115312394A (zh) | 2022-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115312394B (zh) | 一种金属封装方法及结构 | |
| US10483222B1 (en) | Semiconductor device and manufacturing method thereof | |
| US8742580B2 (en) | Method of wire bonding over active area of a semiconductor circuit | |
| CN103151333B (zh) | 后钝化互连结构 | |
| US6841872B1 (en) | Semiconductor package and fabrication method thereof | |
| US8299632B2 (en) | Routing layer for mitigating stress in a semiconductor die | |
| CN103050461B (zh) | 钝化后互连结构 | |
| US7944048B2 (en) | Chip scale package for power devices and method for making the same | |
| US9385076B2 (en) | Semiconductor device with bump structure on an interconncet structure | |
| US11114369B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20110095415A1 (en) | Routing layer for mitigating stress in a semiconductor die | |
| US20090130840A1 (en) | Protected Solder Ball Joints in Wafer Level Chip-Scale Packaging | |
| US20110254161A1 (en) | Integrated Circuit Package Having Under-Bump Metallization | |
| US10128176B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH11354563A (ja) | 半導体配線の構造 | |
| CN102496603A (zh) | 一种芯片级封装结构 | |
| CN213660399U (zh) | 一种具有多层金属连线的半导体器件 | |
| CN115360166B (zh) | 一种芯片封装结构及芯片封装方法 | |
| KR100979852B1 (ko) | 반도체 장치 | |
| KR101313690B1 (ko) | 반도체 소자의 본딩 구조물 형성 방법 | |
| KR20090116352A (ko) | 반도체 패키지 | |
| JP7414563B2 (ja) | 半導体装置 | |
| WO2024007356A1 (zh) | 一种半导体结构、封装器件及半导体结构的制造方法 | |
| KR20090005873A (ko) | 반도체 패키지 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |