CN102176418A - 扇出系统级封装方法 - Google Patents

扇出系统级封装方法 Download PDF

Info

Publication number
CN102176418A
CN102176418A CN 201110069815 CN201110069815A CN102176418A CN 102176418 A CN102176418 A CN 102176418A CN 201110069815 CN201110069815 CN 201110069815 CN 201110069815 A CN201110069815 A CN 201110069815A CN 102176418 A CN102176418 A CN 102176418A
Authority
CN
China
Prior art keywords
layer
wiring
metal
envelope bed
system level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201110069815
Other languages
English (en)
Other versions
CN102176418B (zh
Inventor
陶玉娟
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN 201110069815 priority Critical patent/CN102176418B/zh
Publication of CN102176418A publication Critical patent/CN102176418A/zh
Priority to US13/984,889 priority patent/US9040347B2/en
Priority to PCT/CN2012/072766 priority patent/WO2012126375A1/en
Application granted granted Critical
Publication of CN102176418B publication Critical patent/CN102176418B/zh
Priority to US14/693,995 priority patent/US9287205B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及扇出系统级封装方法，包括步骤：提供载板，在载板上形成剥离膜，在剥离膜上形成保护层，在保护层中形成再布线金属层，在保护层上形成与再布线金属层导通的布线封装层，在布线封装层上形成引线键合封装层，各组封装层之间相互电连接，去除载板及剥离膜，裸露出第一保护层中的再布线金属，在裸露的再布线金属上形成金属焊球。与现有技术相比，本发明请求保护的扇出系统级封装方法，可以形成包含整体系统功能而非单一的芯片功能的最终封装产品，降低了系统内电阻、电感以及芯片间的干扰因素。此外，可以形成更为复杂的多层互联结构，实现集成度更高的圆片系统级封装。

Description

扇出系统级封装方法
技术领域
本发明涉及半导体技术，尤其涉及一种扇出系统级封装方法。
背景技术
晶圆级封装(Wafer Level Packaging，WLP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)以及有机无引线芯片载具(Organic Leadless Chip Carrier)等模式，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化，芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、基板制造整合为一体的技术，是当前封装领域的热点和未来发展的趋势。
扇出晶圆封装是晶圆级封装的一种。例如，中国发明专利申请第200910031885.0号公开一种晶圆级扇出芯片封装方法，包括以下工艺步骤：在载体圆片表面依次覆盖剥离膜和薄膜介质层I，在薄膜介质层I上形成光刻图形开口I；在图形开口I及其表面实现与基板端连接之金属电极和再布线金属走线；在与基板端连接之金属电极表面、再布线金属走线表面以及薄膜介质层I的表面覆盖薄膜介质层II，并在薄膜介质层II上形成光刻图形开口II；在光刻图形开口II实现与芯片端连接之金属电极；将芯片倒装至与芯片端连接之金属电极后进行注塑封料层并固化，形成带有塑封料层的封装体；将载体圆片和剥离膜与带有塑封料层的封装体分离，形成塑封圆片；植球回流，形成焊球凸点；单片切割，形成最终的扇出芯片结构。
按照上述方法所封装制造的最终产品仅具有单一的芯片功能。如需实现完整的系统功能，需要在最终产品之外加上包含有各种电容、电感或电阻等的外围电路。此外，上述方法也不适用于具有复杂线路连接的多层封装结构的制造。
发明内容
本发明解决的技术问题是：如何实现具有多层结构的扇出系统级封装。
为解决上述技术问题，本发明提供扇出系统级封装方法，包括步骤：提供载板；在载板上形成剥离膜；在剥离膜上形成第一保护层，并在第一保护层上形成设计的光刻图形开口；在第一保护层的表面及其光刻图形开口中形成再布线金属层；在第一保护层上形成带有部分暴露再布线金属层开口的第二保护层；在第二保护层上形成至少一组布线封装层，形成所述布线封装层的步骤包括依次形成贴装层、封料层和布线层，布线封装层透过布线层与再布线金属层导通；在布线封装层上形成至少一组引线键合封装层，形成引线键合封装层的步骤包括依次形成贴装层、引线键合和封料层；其中各组封装层之间相互电连接；去除载板及剥离膜，裸露出第一保护层中的再布线金属；在裸露的再布线金属上形成金属焊球。
可选地，在第二保护层上形成二组布线封装层的具体步骤包括：将包括芯片和无源器件的第一贴装层的功能面的相对一面贴于第二保护层上；将第二保护层上贴有第一贴装层的一面形成第一封料层，使第一贴装层中芯片和无源器件的功能焊盘裸露；在第一封料层中形成第一微通孔，并将第一微通孔金属化填充形成与再布线金属层导通的第一纵向金属布线；在第一封料层上形成与第一纵向金属布线连接的第一横向金属布线，第一纵向金属布线与第一横向金属布线构成第一布线层；在第一封料层上堆叠第二贴装层；在第一封料层上形成覆盖第二贴装层的第二封料层，并暴露第二贴装层中芯片和无源器件的焊盘；在第二封料层中形成第二微通孔并将第二微通孔金属化填充形成与第一布线层连接的第二纵向金属布线；在第二封料层上形成与第二纵向金属布线连接的第二横向金属布线，第二纵向金属布线与第二横向金属布线构成第二布线层。
可选地，在第二布线封装层上形成一组引线键合封装层的具体步骤包括：在第二封料层上贴装第三贴装层；将第三贴装层中芯片的焊盘与第二布线层用金属引线实现电互联；在第二封料层上形成覆盖第三贴装层的第三封料层，使第三贴装层及金属引线被第三封料层的塑封料包覆密封。
可选地，所述横向金属布线将其所在封料层中芯片和/或无源器件导通互联。
可选地，各组封装层之间透过封料层中的布线层和金属引线来实现相邻贴装层或间隔贴装层间的电互联。
可选地，所述载板为硅晶圆或玻璃载板。
可选地，所述剥离膜为UV胶。
可选地，形成剥离膜的方法为旋涂或印刷。
可选地，形成所述保护层的材料为聚酰亚胺或苯并环丁烯。
可选地，形成再布线金属层的方法为电镀、化镀或溅射。
可选地，所述贴装层中包括芯片或包括芯片和无源器件。
可选地：所述无源器件包括电容、电阻或电感中的一种或多种。
可选地，封料层的材料为环氧树脂。
可选地，封料层通过印刷、压缩或转注的方法而形成。
与现有技术相比，本发明请求保护的扇出系统级封装方法，将芯片和无源器件进行整合后再一并封装，可以形成包含整体系统功能而非单一的芯片功能的最终封装产品，相比现有的系统级封装，高集成度的圆片级系统封装更是降低了系统内电阻、电感以及芯片间的干扰因素，也更能顺应半导体封装轻薄短小的趋势要求。
此外，本发明请求保护的扇出系统级封装方法可以形成由多层芯片组所组成的立体封装结构，各层之间的布线层通过形成在各封料层上的微通孔连接，并可以与引线互联组合起来灵活使用。因此可以制造比现有技术中更为复杂的多层互联结构，实现集成度更高的圆片系统级封装。
附图说明
图1和图2为本发明一个实施例中扇出系统级封装方法流程图；
图3至图13为图1和图2所示流程中封装结构示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。
下面结合附图对本发明的具体实施方式做详细的说明。
如图1和图2所示，在本发明的一个实施例中，提供扇出系统级封装方法，包括步骤：
S101，提供载板；
S102，在载板上形成剥离膜；
S103，在剥离膜上形成第一保护层，并在第一保护层上形成设计的光刻图形开口；
S104，在第一保护层的表面及其光刻图形开口中形成再布线金属层；
S105，在第一保护层上形成带有部分暴露再布线金属层开口的第二保护层；
S106，将芯片和无源器件的功能面的相对面贴于第二保护层上，形成第一贴装层；
S107，将第二保护层上贴有第一贴装层的一面形成第一封料层，使第一贴装层中芯片和无源器件的功能焊盘裸露；
S108，在第一封料层中形成第一微通孔，并将第一微通孔金属化填充，在第一封料层中形成第一纵向金属布线；
S109，在第一封料层上形成与第一纵向金属布线连接的第一横向金属布线；
S110，在第一封料层上堆叠第二贴装层；
S111，在第一封料层上形成覆盖第二贴装层的第二封料层，并暴露第二贴装层中芯片和无源器件的焊盘；
S112，在第二封料层中形成第二微通孔并将第二微通孔金属化填充，在第二封料层中形成与第一布线层连接的第二纵向金属布线；
S113，在第二封料层上形成与第二纵向金属布线连接的第二横向金属布线；
S114，在第二封料层上贴装第三贴装层；
S115，将第三贴装层中芯片的焊盘与第二布线层用金属引线实现电互联；
S116，在第二封料层上形成覆盖第三贴装层的第三封料层，使第三贴装层及金属引线被第三封料层的塑封料包覆密封；
S117，去除载板及剥离膜，使第一保护层的光刻图形开口中的再布线金属裸露，所述裸露的金属即为电性输出端子；
S118，在裸露的电性输出端子上形成金属焊球。
在本实施例中，首先执行步骤S101，提供载板101。在本实施例中，载板101可以是硅质晶圆或玻璃材质，易剥离、抗腐蚀能力强，可以进行重复利用。
再执行步骤S102，在载板101上形成剥离膜102，形成如图3所示的结构。在这一步骤中，载板101是用来承载后续第一贴装层106的基础，当然也是承载后续各层封装结构的基础。在载板101上形成的剥离膜102是用于将第一贴装层106固定在载板101上。
在本发明的一个优选的实施例中，剥离膜102采用UV胶。UV胶在未经过紫外线照射时粘性很高，为上述各步骤的顺利实施打好基础；而经过紫外光照射后材料内的交联化学键被打断导致粘性大幅下降或消失，方便后续将载板101剥离。
在本发明的具体实施方式中，在载板101上形成剥离膜102的方法可以是通过旋涂或印刷等方法将剥离膜102涂覆在载板101上。这样的方法在半导体制造领域中已为本领域技术人员所熟知，在此不再赘述。
然后执行步骤S103，在剥离膜102上形成第一保护层103，并在第一保护层103上形成设计的光刻图形开口，形成如图4所示的结构。
接着执行步骤S104，即在第一保护层103的表面及其光刻图形的开口中形成再布线金属层104。在这一步骤中，第一保护层103的光刻图形开口中的再布线金属即为后续去除载板101和剥离膜102后裸露的电性输出端子，第一保护层103表面的再布线金属用以连接电性输出端子和后续的上层布线。
在本发明的具体实施方式中，实现再布线金属层104的方式可以例如是电镀、化镀或溅射等方式，这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
然后执行步骤S105，在第一保护层103上形成带有部分暴露再布线金属层104开口的第二保护层105，形成如图5所示的结构。
形成第一保护层103和第二保护层105的材料可以是聚酰亚胺或苯并环丁烯等；形成开口的方法为半导体制造领域中已为本技术领域人员所熟知的光刻显影方法，在此不再赘述。
接着执行步骤S106，将第一贴装层106中的芯片和无源器件的功能面的相对一面贴于第二保护层105上，形成如图6所示的结构，第一贴装层106中芯片和无源器件的贴装位置是依据设计的整体布线方案进行设定。
在本发明的具体实施方式中，第一贴装层106的功能面，是指第一贴装层106的中的芯片的焊盘和无源器件的焊盘所在表面。
在本发明的一个优选的实施例中，贴合于第二保护层105之上的第一贴装层106及后续提及的贴装层都可以包含一个或多个相同或不同芯片，还可以包括一个或多个相同或不同的无源器件。这些芯片和无源器件各自成为一个系统级封装产品的一部分，各自完成实现系统级功能中的一个或多个单独的功能。
在本发明的一个优选的实施例中，第一贴装层106中的芯片与无源器件的组合是根据系统功能来设计的。因此，在一个或一组芯片的周围，可能有相同或不同的另外的一个或一组芯片，或者相同或不同的电容、电阻或电感等无源器件；类似的，在一个无源器件的周围，可能有相同或不同的其他的无源器件，或者一个或多个相同或不同芯片。
然后执行步骤S107，将第二保护层105上贴有第一贴装层106的一面形成第一封料层107，使第一贴装层106的芯片的焊盘和无源器件的焊盘裸露，即形成如图7所示的结构。在后续工艺过程中，第一封料层105既可保护第一贴装层106，又可作为后续工艺的承载体。
在本发明的一个实施例中，形成第一封料层107的材料是环氧树脂。这种材料的密封性能好，塑型容易，是形成第一封料层107的较佳材料。形成第一封料层107的方法可以例如是印刷、压缩或转注的方法。这些方法的具体步骤已为本领域技术人员所熟知，在此不再赘述。
再执行步骤S108至步骤S109，包括：在第一封料层107上形成第一微通孔，第一微通孔是形成层间布线互联的通道，与第二保护层105中暴露的开口相通，将第一微通孔金属化填充，使第一封料层107中形成第一纵向金属布线，该第一纵向金属布线与第二保护层105中的再布线金属层104导通互联；在第一封料层107上形成第一横向金属布线，该第一横向金属布线在第一封料层107上形成第一贴装层106中芯片间或芯片与无源器件间的导通，具体地，所述第一横向金属布线与芯片和无源器件的焊盘表面相连，最后形成如图8所示的结构。第一横向金属布线与第一纵向金属布线连接成第一布线层108，第一布线层108成为再布线金属层104和后续上层布线的导通。
然后执行步骤S110，在第一封料层107上堆叠第二贴装层109。这里所说的堆叠，是指将第二贴装层109置于第一封料层107上的预定位置处。
再执行步骤S111，在第一封料层107上形成覆盖第二贴装层109的第二封料层110，并暴露第二贴装层109中芯片和无源器件的焊盘。形成第二封料层110的材料可以与形成第一封料层107的材料相同，即采用环氧树脂来形成第二封料层110。
然后执行步骤S112，在第二封料层110上形成第二微通孔并将其金属化填充。第二微通孔穿透第二封料层110。和第一微通孔相似，第二微通孔也是形成层间布线互联的通道。再在第二封料层110中形成与第一横向金属布线相通的第二纵向金属布线，该第二纵向金属布线与第一封料层107的第一布线层108导通互联。
再执行步骤S113，在第二封料层110上形成与第二纵向金属布线连接的第二横向金属布线层，该第二横向金属布线在第二封料层110上形成第二贴装层109中芯片间或芯片与无源器件间的导通，具体地，所述第二横向金属布线与芯片和无源器件的焊盘表面相连，即形成如图9所示的结构。第二横向金属布线与第二纵向金属布线连接成第二布线层111，第二布线层111成为第一布线层108和后续上层布线的导通，也即形成了第二贴装层109与第一贴装层106间的系统互联。
接着再执行步骤S114至步骤S115，在第二封料层110上堆叠第三贴装层112；将第三贴装层112中芯片的焊盘与第二布线层111用金属引线113实现电互联，形成如图10所示的结构。至此，也即形成了第三贴装层112与第二贴装层109、第一贴装层106间的系统互联。
然后执行步骤S116，在第二封料层110上形成覆盖第三贴装层112的第三封料层114，使第三贴装层112及金属引线113被第三封料层114的塑封料包覆密封，形成如图11所示的结构。形成第三封料层114的材料可以与形成第一封料层107和第二封料层110的材料相同，即采用环氧树脂来形成第三封料层114。
再执行步骤S117，去除载板101及剥离膜102，使第一保护层103的光刻图形开口中的再布线金属裸露，形成如图12所示的结构，所述裸露的金属即为电性输出端子。
接着再执行步骤S118，在裸露的电性输出端子上形成金属焊球115，此步骤的具体方法已为本技术领域人员所熟知，在此不再赘述。
需要说明的是，可根据设计需要重复步骤S103和步骤S104以实现多层再布线金属；上述扇出封装方法中，仅以三层贴装层为例，但是本发明不限制与此，还可以是二层贴装层、四层贴装层或五层贴装层等，且可根据设计需要透过封料层中的布线层和金属引线来实现相邻贴装层或间隔贴装层间的互联；另外，在上述具体实施方式中，第一贴装层中包括芯片和无源器件，但是本发明并不限于此，第一贴装层中也可以仅有芯片，在后续的各层贴装层中都可以根据设计需要选择芯片或芯片和无源器件的组合，本领域技术人员可以根据上述实施例进行相应地变形、修改和替换。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.扇出系统级封装方法，其特征在于，包括步骤：
提供载板；在载板上形成剥离膜；
在剥离膜上形成第一保护层，并在第一保护层上形成设计的光刻图形开口；在第一保护层的表面及其光刻图形开口中形成再布线金属层；在第一保护层上形成带有部分暴露再布线金属层开口的第二保护层；
在第二保护层上形成至少一组布线封装层，形成所述布线封装层的步骤包括依次形成贴装层、封料层和布线层，布线封装层透过布线层与再布线金属层导通；在布线封装层上形成至少一组引线键合封装层，形成引线键合封装层的步骤包括依次形成贴装层、引线键合和封料层；其中各组封装层之间相互电连接；
去除载板及剥离膜，裸露出第一保护层中的再布线金属；在裸露的再布线金属上形成金属焊球。
2.如权利要求1所述的扇出系统级封装方法，其特征在于，在第二保护层上形成二组布线封装层的具体步骤包括：
将包括芯片和无源器件的第一贴装层的功能面的相对一面贴于第二保护层上；将第二保护层上贴有第一贴装层的一面形成第一封料层，使第一贴装层中芯片和无源器件的功能焊盘裸露；在第一封料层中形成第一微通孔，并将第一微通孔金属化填充形成与再布线金属层导通的第一纵向金属布线；在第一封料层上形成与第一纵向金属布线连接的第一横向金属布线，第一纵向金属布线与第一横向金属布线构成第一布线层；
在第一封料层上堆叠第二贴装层；在第一封料层上形成覆盖第二贴装层的第二封料层，并暴露第二贴装层中芯片和无源器件的焊盘；在第二封料层中形成第二微通孔并将第二微通孔金属化填充形成与第一布线层连接的第二纵向金属布线；在第二封料层上形成与第二纵向金属布线连接的第二横向金属布线，第二纵向金属布线与第二横向金属布线构成第二布线层。
3.如权利要求2所述的扇出系统级封装方法，其特征在于，在第二布线封装层上形成一组引线键合封装层的具体步骤包括：
在第二封料层上贴装第三贴装层；将第三贴装层中芯片的焊盘与第二布线层用金属引线实现电互联；在第二封料层上形成覆盖第三贴装层的第三封料层，使第三贴装层及金属引线被第三封料层的塑封料包覆密封。
4.如权利要求2所述的扇出系统级封装方法，其特征在于：所述横向金属布线将其所在封料层中芯片和/或无源器件导通互联。
5.如权利要求1～3任意一权利要求所述的扇出系统级封装方法，其特征在于：各组封装层之间透过封料层中的布线层和金属引线来实现相邻贴装层或间隔贴装层间的电互联。
6.如权利要求1所述的扇出系统级封装方法，其特征在于：所述载板为硅晶圆或玻璃载板。
7.如权利要求1所述的扇出系统级封装方法，其特征在于：所述剥离膜为UV胶。
8.如权利要求1所述的扇出系统级封装方法，其特征在于：形成剥离膜的方法为旋涂或印刷。
9.如权利要求1所述的扇出系统级封装方法，其特征在于：形成所述保护层的材料为聚酰亚胺或苯并环丁烯。
10.如权利要求1所述的扇出系统级封装方法，其特征在于：形成再布线金属层的方法为电镀、化镀或溅射。
11.如权利要求1～3任意一权利要求所述的扇出系统级封装方法，其特征在于：所述贴装层中包括芯片或包括芯片和无源器件。
12.如权利要求11任意一权利要求所述的扇出系统级封装方法，其特征在于：所述贴装层中还包括电容、电阻或电感中的一种或多种。
13.如权利要求1～3任意一权利要求所述的扇出系统级封装方法，其特征在于：封料层的材料为环氧树脂。
14.如权利要求13所述的扇出系统级封装方法，其特征在于：封料层通过印刷、压缩或转注的方法而形成。
CN 201110069815 2011-03-22 2011-03-22 扇出系统级封装方法 Active CN102176418B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN 201110069815 CN102176418B (zh) 2011-03-22 2011-03-22 扇出系统级封装方法
US13/984,889 US9040347B2 (en) 2011-03-22 2012-03-22 Fan-out high-density packaging methods and structures
PCT/CN2012/072766 WO2012126375A1 (en) 2011-03-22 2012-03-22 Fan-out high-density packaging methods and structures
US14/693,995 US9287205B2 (en) 2011-03-22 2015-04-23 Fan-out high-density packaging methods and structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110069815 CN102176418B (zh) 2011-03-22 2011-03-22 扇出系统级封装方法

Publications (2)

Publication Number Publication Date
CN102176418A true CN102176418A (zh) 2011-09-07
CN102176418B CN102176418B (zh) 2013-02-20

Family

ID=44519569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110069815 Active CN102176418B (zh) 2011-03-22 2011-03-22 扇出系统级封装方法

Country Status (1)

Country Link
CN (1) CN102176418B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012126375A1 (en) * 2011-03-22 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. Fan-out high-density packaging methods and structures
CN103390612A (zh) * 2012-05-11 2013-11-13 富士通半导体股份有限公司 半导体器件、半导体器件模块以及半导体器件的制造方法
CN104009014A (zh) * 2014-04-26 2014-08-27 华进半导体封装先导技术研发中心有限公司 集成无源器件晶圆级封装三维堆叠结构及制作方法
CN104112733A (zh) * 2013-04-19 2014-10-22 英飞凌科技股份有限公司 用于封装半导体芯片的模制材料和方法
CN104733413A (zh) * 2015-03-27 2015-06-24 江阴长电先进封装有限公司 一种mosfet封装结构
CN106847710A (zh) * 2017-03-03 2017-06-13 中芯长电半导体（江阴）有限公司 集成有供电传输系统的封装件的封装方法
CN106887393A (zh) * 2017-03-22 2017-06-23 中芯长电半导体（江阴）有限公司 集成有功率传输芯片的封装结构的封装方法
CN109345963A (zh) * 2018-10-12 2019-02-15 芯光科技新加坡有限公司 一种显示装置及其封装方法
CN111362227A (zh) * 2018-12-25 2020-07-03 无锡华润矽科微电子有限公司 Mems传感器封装结构
CN114488613A (zh) * 2020-10-26 2022-05-13 乐金显示有限公司 印刷电路、背光单元和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2664198Y (zh) * 2003-08-18 2004-12-15 威盛电子股份有限公司 多芯片封装结构
US20070262436A1 (en) * 2006-05-12 2007-11-15 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
CN101604638A (zh) * 2009-06-26 2009-12-16 江阴长电先进封装有限公司 圆片级扇出芯片封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2664198Y (zh) * 2003-08-18 2004-12-15 威盛电子股份有限公司 多芯片封装结构
US20070262436A1 (en) * 2006-05-12 2007-11-15 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
CN101604638A (zh) * 2009-06-26 2009-12-16 江阴长电先进封装有限公司 圆片级扇出芯片封装方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012126375A1 (en) * 2011-03-22 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. Fan-out high-density packaging methods and structures
CN103390612A (zh) * 2012-05-11 2013-11-13 富士通半导体股份有限公司 半导体器件、半导体器件模块以及半导体器件的制造方法
CN104112733A (zh) * 2013-04-19 2014-10-22 英飞凌科技股份有限公司 用于封装半导体芯片的模制材料和方法
CN104112733B (zh) * 2013-04-19 2017-07-04 英飞凌科技股份有限公司 用于封装半导体芯片的模制材料和方法
CN104009014A (zh) * 2014-04-26 2014-08-27 华进半导体封装先导技术研发中心有限公司 集成无源器件晶圆级封装三维堆叠结构及制作方法
CN104733413A (zh) * 2015-03-27 2015-06-24 江阴长电先进封装有限公司 一种mosfet封装结构
WO2018157546A1 (zh) * 2017-03-03 2018-09-07 中芯长电半导体（江阴）有限公司 集成有供电传输系统的封装件的封装方法
CN106847710A (zh) * 2017-03-03 2017-06-13 中芯长电半导体（江阴）有限公司 集成有供电传输系统的封装件的封装方法
CN106887393A (zh) * 2017-03-22 2017-06-23 中芯长电半导体（江阴）有限公司 集成有功率传输芯片的封装结构的封装方法
WO2018171100A1 (zh) * 2017-03-22 2018-09-27 中芯长电半导体（江阴）有限公司 集成有功率传输芯片的封装结构的封装方法
CN106887393B (zh) * 2017-03-22 2018-10-19 中芯长电半导体（江阴）有限公司 集成有功率传输芯片的封装结构的封装方法
CN109345963A (zh) * 2018-10-12 2019-02-15 芯光科技新加坡有限公司 一种显示装置及其封装方法
CN111362227A (zh) * 2018-12-25 2020-07-03 无锡华润矽科微电子有限公司 Mems传感器封装结构
CN114488613A (zh) * 2020-10-26 2022-05-13 乐金显示有限公司 印刷电路、背光单元和显示装置
CN114488613B (zh) * 2020-10-26 2024-01-26 乐金显示有限公司 印刷电路、背光单元和显示装置

Also Published As

Publication number Publication date
CN102176418B (zh) 2013-02-20

Similar Documents

Publication Publication Date Title
CN102176418B (zh) 扇出系统级封装方法
CN102157393B (zh) 扇出高密度封装方法
CN104253058B (zh) 在扇出型wlcsp上堆叠半导体小片的方法及半导体装置
CN103943553B (zh) 半导体器件和形成具有垂直互连单元的低轮廓扇出式封装的方法
CN103681613B (zh) 具有离散块的半导体器件
US20180242455A1 (en) 3-d stacking of active devices over passive devices
CN102157400B (zh) 高集成度晶圆扇出封装方法
CN103715166B (zh) 用于部件封装件的装置和方法
CN102163603B (zh) 系统级扇出晶圆封装结构
CN102169879B (zh) 高集成度晶圆扇出封装结构
CN103579204A (zh) 包括电容器的封装结构及其形成方法
CN107851615A (zh) 独立3d堆叠
CN107408547A (zh) 扇出型系统级封装件及其形成方法
CN103681561A (zh) 层叠封装结构中的无源器件及其形成方法
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN103779235A (zh) 扇出晶圆级封装结构
CN103383923A (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装(ewlb)
CN102157456B (zh) 三维系统级封装方法
CN105140213A (zh) 一种芯片封装结构及封装方法
CN110085557A (zh) 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法
US9099448B2 (en) Three-dimensional system-level packaging methods and structures
TW200805620A (en) Method of packaging a plurality of integrated circuit devices and semiconductor package so formed
CN102157501B (zh) 三维系统级封装结构
CN107425031B (zh) 背照式cmos传感器的封装结构及封装方法
CN116936377A (zh) 一种板级扇出封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong