CN116936377A - 一种板级扇出封装方法 - Google Patents

一种板级扇出封装方法 Download PDF

Info

Publication number
CN116936377A
CN116936377A CN202310937650.8A CN202310937650A CN116936377A CN 116936377 A CN116936377 A CN 116936377A CN 202310937650 A CN202310937650 A CN 202310937650A CN 116936377 A CN116936377 A CN 116936377A
Authority
CN
China
Prior art keywords
chip
layer
board
metal
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310937650.8A
Other languages
English (en)
Inventor
王姣
马书英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Pangu Semiconductor Technology Co ltd
Original Assignee
Huatian Technology Jiangsu Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Jiangsu Co ltd filed Critical Huatian Technology Jiangsu Co ltd
Priority to CN202310937650.8A priority Critical patent/CN116936377A/zh
Publication of CN116936377A publication Critical patent/CN116936377A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种板级扇出封装方法，包括以下步骤：S1：在载板上制备临时键合层；S2：将芯片、无源器件排列贴附到临时键合层上；S3：采用压膜的方式将芯片及无源器件用膜材包覆，并露出芯片正面的焊盘；S4：拆解键合层，去掉载板和临时键合层；S5：在芯片的正面制作金属重布线层和钝化层，并在金属重布线层上制作信号导出结构；同时在芯片的背面制作散热结构；S6：切割形成单颗芯片。本发明不受限于基板的加工周期、设计难度，可以缩短整个封装加工周期，从而降低封装成本，提高生产效率；在芯片正面加工重布线时同时在背面制作散热结构，双面同时加工既可避免常见的单面加工时易出现的翘曲问题，又解决了芯片的散热问题，可提升芯片的性能。

Description

一种板级扇出封装方法
技术领域：
本发明属于功率放大器芯片的封装技术领域，特别涉及一种板级扇出封装方法。
背景技术：
功率放大器产品(PA)通常包含芯片、无源器件(包含电容、电感、电阻等器件)，芯片一般采用两种方式固定到基板上形成电气连接，一种是用贴片胶(DAF)将芯片固定到基板上，然后通过打线(wire bonding)的方式与基板形成电性互连，另一种是将芯片倒装(FC)焊接到基板上，上述两种方式也可以混合使用形成纵向堆叠结构。无源器件类器件通过表面贴装的方式焊接到基板上。基板由多层金属和介电材料复合形成重布线层，按需完成无源器件和芯片pad的电性互连和I/O排列。根据产品需求，基板的下表面可以制作球栅阵列(BGA)或金属焊盘，用于整个PA模块与PCB板的连接。然而，上述两种芯片固定的方法均存在基板的设计难度大、加工周期长、生产成本偏高、产品在制作过程中容易发生翘曲、散热性能不佳等不足。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容：
本发明的目的在于提供一种板级扇出封装方法，从而克服上述现有技术中的缺陷。
为了实现上述目的，本发明提供了一种板级扇出封装方法，包括以下步骤：
S1：在载板上制备临时键合层；
S2：将芯片、无源器件排列贴附到临时键合层上；
S3：采用压膜的方式将芯片及无源器件用膜材包覆，并露出芯片正面的焊盘；
S4：拆解键合层，去掉载板和临时键合层；
S5：在芯片的正面制作金属重布线层和钝化层，同时在芯片的背面制作散热结构；
S6：在金属重布线层上制作信号导出结构；
S7：切割形成单颗芯片。
进一步的，作为优选，所述S2贴附时芯片正面朝上或者朝下。
进一步的，作为优选，所述芯片正面朝上时芯片和无源器件的厚度一致。
进一步的，作为优选，所述S1中载板采用玻璃载板或者不锈钢载板。
进一步的，作为优选，所述S4拆解键合层时采用光解离或者热解离的方式。
进一步的，作为优选，所述S5中金属重布线层采用Cu、Al、Ni、Au、Pt或Sn材料。
进一步的，作为优选，所述S5散热结构采用金属散热块，金属散热块上设有若干散热沟槽。
进一步的，作为优选，所述功率放大器包括如下结构：
芯片；
无源器件；
包覆膜材，所述包覆膜材将芯片和无源器件进行包覆；
金属重布线层，所述金属重布线层通过钝化层间隔堆叠于芯片的正面，与芯片及无源器件导通；
信号导出结构，布置于金属重布线层上；
金属散热块，布置于芯片的背面。
进一步的，作为优选，所述金属散热块上设有若干散热沟槽。
与现有技术相比，本发明的一个方面具有如下有益效果：
(1)本发明不受限于基板的加工周期、设计难度，可以缩短整个封装加工周期，从而降低封装成本，提高生产效率；
(2)在芯片正面加工重布线时同时在背面制作散热结构，双面同时加工既可避免常见的单面加工时易出现的翘曲问题，又解决了芯片的散热问题，可提升芯片的性能。
附图说明：
图1为本发明中实施例1、实施例2在载板上制备临时键合层的示意图；
图2为本发明中实施例1将功率放大器芯片和无源器件贴附到载板上的示意图；
图3为本发明中实施例1对功率放大器芯片和无源器件进行包覆的示意图；
图4为本发明中实施例1解键合去除载板的示意图；
图5为本发明中实施例1制作金属重布线层和散热结构的示意图；
图6为本发明中实施例1制作散热沟槽的示意图；
图7为本发明中实施例1切割成单个芯片的示意图；
图8为本发明中实施例2将功率放大器芯片和无源器件贴附到载板上的示意图；
图9为本发明中实施例2对功率放大器芯片和无源器件进行塑封的示意图；
图10为本发明中实施例2解键合去除载板的示意图；
图11为本发明中实施例2制作金属重布线层和散热结构的示意图；
图12为本发明中实施例2制作散热沟槽的示意图；
图13为本发明中实施例2切割成单个芯片的示意图；
附图标记：100-载板、110-临时键合层、2-功率放大器芯片、3-无源器件、4-膜材/塑封料、5-金属重布线层、6-钝化层、7-金属植球、8-金属散热块、81-散热沟槽。
具体实施方式：
下面对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
实施例1：
一种板级扇出封装方法，包括以下步骤：
S1：如图1所示，在载板100上制备临时键合层110；
S2：如图2所示，将功率放大器芯片2经研磨切割到厚度和无源器件3(包含电容、电感、电阻等器件)一致，功率放大器芯片2的材质一般采用SiC、GaAs；再将功率放大器芯片2和无源器件3并排正面朝上贴附到带有临时键合层110的载板100上，临时键合采用材料光解离型的或者热解离型的，若采用光解离型的临时键合材料，则载板采用玻璃，若采用热解离型的临时键合材料，则载板采用不锈钢承载板；
S3：如图3所示，通过压膜的方式将功率放大器芯片2和无源器件3的四周和表面用膜材4包覆；膜材4可选用光刻型膜材，也可以采用非光刻型膜材，若采用光刻型膜材则通过曝光显影的方式将芯片表面pad上的胶膜打开，使得芯片pad金属层暴露，若采用非光刻型膜材则通过激光钻孔的方式将芯片表面pad上的胶膜打开，使得芯片pad金属层暴露；
S4：如图4所示，拆解键合层110，去掉载板100和临时键合层110；
S5：如图5所示，采用RDL重布线的方式在功率放大器芯片2的正面制作金属重布线层5，金属重布线层5通过钝化层6间隔堆叠，在金属重布线层5上制作金属植球7，通过金属重布线层5将芯片pad上的信号引出到金属植球7上；同时在功率放大器芯片2的背面制作金属散热块8，金属散热块8通过钝化层6包围；
S6：如图6所示，在金属散热块8上制作散热沟槽81；
S7：如图7所示，切割形成单颗芯片。
实施例2：
一种板级扇出封装方法，包括以下步骤：
S1：如图1所示，在载板100上制备临时键合层110；
S2：如图8所示，将功率放大器芯片2和无源器件3(包含电容、电感、电阻等器件)并排正面朝下贴附到带有临时键合层110的载板100上，临时键合采用材料光解离型的或者热解离型的，若采用光解离型的临时键合材料，则载板采用玻璃，若采用热解离型的临时键合材料，则载板采用不锈钢承载板；
S3：如图9所示，采用塑封料4对功率放大器芯片2和无源器件3进行封装，并通过开槽的方式使得芯片背面露出；
S4：如图10所示，拆解键合层110，去掉载板100和临时键合层110；
S5：如图11所示，采用RDL重布线的方式在功率放大器芯片2的正面制作金属重布线层5，金属重布线层5通过钝化层6间隔堆叠，在金属重布线层5上制作金属植球7，通过金属重布线层5将芯片pad上的信号引出到金属植球7上；同时在功率放大器芯片2的背面的凹槽处制作金属散热块8，金属散热块8通过钝化层6包围；
S6：如图12所示，在金属散热块8上制作散热沟槽81；
S7：如图13所示，切割形成单颗芯片。
本发明不受限于基板的加工周期、设计难度，可以缩短整个封装加工周期，从而降低封装成本，提高生产效率；在芯片正面加工重布线时同时在背面制作散热结构，双面同时加工既可避免常见的单面加工时易出现的翘曲问题，又解决了芯片的散热问题，可提升芯片的性能。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (9)

1.一种板级扇出封装方法，其特征在于，包括以下步骤：
S1：在载板上制备临时键合层；
S2：将芯片、无源器件排列贴附到临时键合层上；
S3：采用压膜的方式将芯片及无源器件用膜材包覆，并露出芯片正面的焊盘；
S4：拆解键合层，去掉载板和临时键合层；
S5：在芯片的正面制作金属重布线层和钝化层，并在金属重布线层上制作信号导出结构；同时在芯片的背面制作散热结构；
S6：切割形成单颗芯片。
2.根据权利要求1所述的一种板级扇出封装方法，其特征在于，所述S2贴附时芯片正面朝上或者朝下。
3.根据权利要求2所述的一种板级扇出封装方法，其特征在于，所述芯片正面朝上时芯片和无源器件的厚度一致。
4.根据权利要求1所述的一种板级扇出封装方法，其特征在于，所述S1中载板采用玻璃载板或者不锈钢载板。
5.根据权利要求1所述的一种板级扇出封装方法，其特征在于，所述S4拆解键合层时采用光解离或者热解离的方式。
6.根据权利要求1所述的一种板级扇出封装方法，其特征在于，所述S5中金属重布线层采用Cu、Al、Ni、Au、Pt或Sn材料。
7.根据权利要求1所述的一种板级扇出封装方法，其特征在于，所述S5散热结构采用金属散热块，金属散热块上设有若干散热沟槽。
8.根据权利要求1所述的一种板级扇出封装方法，其特征在于，所述功率放大器包括如下结构：
芯片；
无源器件；
包覆膜材，所述包覆膜材将芯片和无源器件进行包覆；
金属重布线层，所述金属重布线层通过钝化层间隔堆叠于芯片的正面，与芯片及无源器件导通；
信号导出结构，布置于金属重布线层上；
金属散热块，布置于芯片的背面。
9.根据权利要求8所述的一种板级扇出封装方法，其特征在于，所述金属散热块上设有若干散热沟槽。
CN202310937650.8A 2023-07-28 2023-07-28 一种板级扇出封装方法 Pending CN116936377A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310937650.8A CN116936377A (zh) 2023-07-28 2023-07-28 一种板级扇出封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310937650.8A CN116936377A (zh) 2023-07-28 2023-07-28 一种板级扇出封装方法

Publications (1)

Publication Number Publication Date
CN116936377A true CN116936377A (zh) 2023-10-24

Family

ID=88375259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310937650.8A Pending CN116936377A (zh) 2023-07-28 2023-07-28 一种板级扇出封装方法

Country Status (1)

Country Link
CN (1) CN116936377A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117334639A (zh) * 2023-12-01 2024-01-02 长电集成电路(绍兴)有限公司 芯片封装结构及芯片封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117334639A (zh) * 2023-12-01 2024-01-02 长电集成电路(绍兴)有限公司 芯片封装结构及芯片封装方法

Similar Documents

Publication Publication Date Title
US10115715B2 (en) Methods of making semiconductor device packages and related semiconductor device packages
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
TWI541918B (zh) 積體電路封裝之組裝方法及其封裝
CN104253058B (zh) 在扇出型wlcsp上堆叠半导体小片的方法及半导体装置
CN105140213B (zh) 一种芯片封装结构及封装方法
TW202034491A (zh) 晶片封裝方法及晶片結構
US20140091471A1 (en) Apparatus and Method for a Component Package
TWI822369B (zh) 製造堆疊封裝式半導體封裝的方法
CN102176418B (zh) 扇出系统级封装方法
EP1743369A2 (en) Micropede stacked die component assembly
CN105070671A (zh) 一种芯片封装方法
CN105185717A (zh) 晶圆级芯片封装方法
US20100148340A1 (en) Semiconductor device and method of manufacturing the same
CN116936377A (zh) 一种板级扇出封装方法
CN107622957A (zh) 双面SiP的三维封装结构的制造方法
US11670600B2 (en) Panel level metal wall grids array for integrated circuit packaging
US7416919B2 (en) Method for wafer level stack die placement
CN105161465A (zh) 晶圆级芯片封装方法
CN104008982B (zh) 芯片封装工艺及芯片封装
CN113161335B (zh) 心率模组封装结构及其制备方法、以及可穿戴电子设备
CN116936528A (zh) 一种板级扇出封装结构及方法
CN221282116U (zh) 封装件
US11824001B2 (en) Integrated circuit package structure and integrated circuit package unit
CN210722993U (zh) 芯片的三维封装结构
WO2013086754A1 (zh) 一种通用封装基板、封装结构和封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20240423

Address after: No. 111-46 Baihe Road, Industrial Park, Qiaolin Street, Pukou District, Nanjing City, Jiangsu Province, 210000

Applicant after: Jiangsu Pangu Semiconductor Technology Co.,Ltd.

Country or region after: China

Address before: No. 9-190, Buyue Road, Pukou Economic Development Zone, Pukou District, Nanjing City, Jiangsu Province, 215300

Applicant before: Huatian Technology (Jiangsu) Co.,Ltd.

Country or region before: China