JP2022552771A - 接合壁ファンアウトデバイスの３次元パッケージング構造及び方法 - Google Patents

接合壁ファンアウトデバイスの３次元パッケージング構造及び方法 Download PDF

Info

Publication number
JP2022552771A
JP2022552771A JP2022506371A JP2022506371A JP2022552771A JP 2022552771 A JP2022552771 A JP 2022552771A JP 2022506371 A JP2022506371 A JP 2022506371A JP 2022506371 A JP2022506371 A JP 2022506371A JP 2022552771 A JP2022552771 A JP 2022552771A
Authority
JP
Japan
Prior art keywords
fan
wall
opening
pad
cover plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022506371A
Other languages
English (en)
Inventor
于大全
Original Assignee
厦門雲天半導体科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 厦門雲天半導体科技有限公司 filed Critical 厦門雲天半導体科技有限公司
Publication of JP2022552771A publication Critical patent/JP2022552771A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • Micromachines (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

接合壁ファンアウトデバイス（１０）の３次元パッケージング構造及び方法は、デバイス（１０）の第１の面が、機能領域（１２）及びいくつかのパッド（１１）を有し、デバイス（１０）の第１の面以外が封止材料（２０）を有している。デバイス（１０）の第１の面には、壁構造（３０）が作製されて封止材料（２０）の第１の面まで延在している。当該壁構造（３０）は、少なくとも１つのパッド（１１）を部分的に覆うとともに、パッド（１１）部分に第１開口（３１）が設けられている。また、壁構造（３０）に接着されて、デバイス（１０）の機能領域（１２）に空洞（１３）構造を形成するカバープレート（４０）が設けられている。カバープレート（４０）は、第１開口（３１）と連通する少なくとも１つの第２開口（４１）を有している。カバープレート（４０）の表面には、第１開口（３１）、第２開口（４１）を通じてパッド（１１）に電気的に接続される金属接続構造が設置されている。これにより、構造全体の信頼性の向上、リスクの低下、コスト低減が可能となる。【選択図】図１

Description

本発明は、半導体パッケージングの分野に関し、特に、接合壁ファンアウトデバイスの３次元パッケージング構造及び方法に関する。
多くのＭＥＭＳ（例えば、加速度計、ＲＦスイッチ、ジャイロスコープ）や、様々なセンサ（例えば、濾波器、ＣＭＯＳイメージセンサ）には、デバイスを保護するための保護空洞を形成して、真空又は気密動作環境をデバイスに提供する必要がある。技術の進歩に伴って、チップサイズは小型化が進んでいるが、例えばＳＡＷフィルタやＣＭＯＳイメージセンサといった多くのデバイスでは、密封壁をデバイス領域以外の位置に設置するしかない。しかし、コスト低減のために、壁形成に用いられる面積は縮小傾向にあり、壁の幅は狭くなる一方である。壁とカバープレートとの接合面積の減少は、接合界面の接合力低下をもたらし、デバイスの信頼性に極めて大きな影響を及ぼす。そのため、低コストで信頼性の高い新たな解決策を模索する必要がある。
ファンアウトパッケージング技術は、現在主流の先進的パッケージング技術である。チップ集積度の更なる向上及びＩ／Ｏ数の更なる増加に伴って、従来のウエハレベルチップスケールパッケージ（ＷＬＣＳＰ）では製品要求を満たすことが難しくなっており、ＷＬＣＳＰにおけるＩ／Ｏ数の過多とチップ面積の過小という矛盾を解決する必要が生じている。インフィニオン社は、２００４年にウエハレベルファンアウトｅＷＬＢ（Ｅｍｂｅｄｄｅｄ Ｗａｆｅｒ Ｌｅｖｅｌ ＢＧＡ）技術（特許文献１）を提案している。当該技術の主な特徴は、成形コンパウンドとチップ表面を利用してチップの周囲に新たなファンアウト平面を形成し、金属配線をチップからファンアウト表面に引き出す点にある。ファンアウトパッケージング技術では、原則的にチップサイズの制限を受けることがなく、Ｉ／Ｏ数及びはんだボールピッチについてもチップサイズに制限されることがない。また、基板を使用しないためパッケージの厚みが低下し、優れたコスト及び電気的優位性を有している。しかし、従来技術のファンアウトパッケージング技術では、ファンアウト部分が平面構造となっており、多くが電気回路のレイアウトに用いられている。また、技術も複雑である。
ＦＯＷＬＰは、プロセス技術の漸次成熟に伴って、コストが低下し続けている。且つ、チップ技術の持続的な向上もあいまって、ＦＯＷＬＰは爆発的な成長が見込まれている。また、従来のＡＰプロセッサにおけるＰｏＰパッケージの厚みを縮小し、電気性能を向上させるために、ＦＯＷＬＰ技術をベースとして、成形コンパウンド上に貫通孔を作製して連通させる３次元ＦＯＷＬＰ積層技術が更に開発されている。代表的なものとしては、ＴＳＭＣ社が研究開発したＩｎＦＯ技術があり、Ａｐｐｌｅ Ａ１０、Ａ１１、Ａ１２プロセッサにパッケージングサービスを提供している。これにより、業界全体に３次元ＦＯＷＬＰ積層技術の研究開発熱が到来している。
米国特許第６７２７５７６号明細書
本発明の主たる目的は、従来技術における上記の欠点を解消するために、信頼性を向上させ、リスク及びコストを低減させた接合壁ファンアウトデバイスの３次元パッケージング構造及び方法を提供することである。
本発明は、以下の技術方案を採用する。
接合壁ファンアウトデバイスの３次元パッケージング構造は、デバイスの第１の面が、機能領域及びいくつかのパッドを有しており、一体成型された封止材料で前記デバイスの第１の面以外が覆われている。また、デバイスの第１の面に水平に接続される封止材料の第１の面にファンアウト面が形成されている。
前記デバイスの第１の面には、壁構造が作製されてファンアウト面まで延在している。当該壁構造は、少なくとも１つのパッドを部分的に覆うとともに、パッド部分に第１開口が設けられている。
壁構造に接着されて、デバイスの機能領域に空洞構造を形成するカバープレートが設けられている。カバープレートは、第１開口と連通する少なくとも１つの第２開口を有する。
前記カバープレートの表面には、第１開口、第２開口を通じてパッドに電気的に接続される金属接続構造が設置されている。
好ましくは、前記カバープレートは、ポリマーフィルム、ガラス、シリコン又はセラミックスである。
好ましくは、前記壁構造の材料は、ポリマー、ガラス、セラミックス又は絶縁体である。
好ましくは、前記壁構造の材料はフォトレジスト又はドライフィルムであり、材料をレジスト塗布又はフィルム圧着によってデバイスの第１の面及びファンアウト面に配置し、フォトリソグラフィにより露光、現像することで壁を形成する。
好ましくは、前記デバイスの材質は、ニオブ酸リチウム、タンタル酸リチウム、ガラス又はシリコンである。
好ましくは、前記封止材料は、ポリマー、プラスチック封止材料、エポキシ樹脂又はガラスペーストである。
好ましくは、前記金属接続構造は、導電回路、パッシベーション層及び信号ポートを含む。当該導電回路とカバープレートは絶縁されている。当該導電回路は、カバープレートの表面に配設されるとともに、第２開口、第１開口まで延伸してパッドに電気的に接続される。当該パッシベーション層は、導電回路及びカバープレートの露出表面を覆うとともに、第３開口が設けられている。信号ポートは、第３開口に位置して導電回路に電気的に接続される。
好ましくは、前記信号ポートは、ＢＧＡはんだボール、ニッケル－パラジウム－金、ニッケル－金、又はチタン－銅パッドである。
好ましくは、前記デバイスは、第１の面にいくつかのパッドを有するフィルタチップである。前記壁構造はフレーム構造であり、内部が然るべく延伸して各パッドを覆うとともに、各パッド部分に第１開口が設けられている。
本発明は、接合壁ファンアウトデバイスの３次元パッケージング方法を提供する。当該方法は、以下を含む。
１）デバイスウエハをダイシングする。
２）ピックアップ及び載置によって、デバイスを仮基板に載置する。
３）デバイスを封止して、前記デバイスの第１の面に水平に接続される封止材料の第１の面にファンアウト面を形成する。
４）封止したデバイスを基板から分離して、封止材料を有する再構成ウエハ又は方形ウエハを取得する。
５）デバイスの第１の面の辺縁及びファンアウト面に壁構造を作製し、少なくとも１つのパッドを覆うまで部分的に延伸させるとともに、当該パッド部分を開口する。
６）壁構造の表面にカバープレートを付加することで、機能領域に空洞を形成するとともに、パッド部分を開口する。
７）金属接続構造を作製してパッドに電気的に接続する。
好ましくは、ステップ３）では、プラスチック封止、フィルム圧着又は接着剤塗布により封止する。
好ましくは、ステップ５）において、前記壁構造の材料としてフォトレジスト又はドライフィルムを選択し、材料をレジスト塗布又はフィルム圧着によってデバイスの第１の面及びファンアウト面に配置し、フォトリソグラフィにより露光、現像することで壁を形成する。
好ましくは、前記壁は、フォトリソグラフィ時に、チップの一部のパッド面積を覆って開口を保持しておく。そして、カバープレートの接合後に、フォトリソグラフィ又はレーザ光で開口することで、パッド位置に対応するカバープレートを開孔する。その後、ＰＶＤ、電気めっきによってバンプ又はリード線を作製し、パッドを導線によりカバープレートの表面に引き出す。
本発明についての上記の記載から明らかなように、従来技術と比較して、本発明は以下の有益な効果を有する。
１．本発明では、封止材料を用いてデバイスの第１の面以外を封止することでファンアウト面を形成する。そして、デバイス及び封止材料のファンアウト面に壁構造を設置してカバープレートを支持するとともに、大きな空洞を形成する。ファンアウト面積を利用して壁構造を作製することで、壁構造を広げるための十分な位置が備わる。これにより、構造全体の信頼性の向上、リスクの低下、コスト低減がなされる。
２．本発明の構造及び方法は、再構成ウエハによって属性の脆弱性をなくしているため、製品の製造プロセスにおける歩留まりの向上に有利であり、加工しやすく、破損リスクが低下する。
３．本発明の構造及び方法によれば、デバイスの面積が増大し、デバイスが存在しない領域の面積は減少するため、同様の原材料であっても、デバイス数が増加し、コストが低減する。
４．本発明の構造及び方法では、ウエハレベルチップスケールパッケージを採用可能であり、大規模・大量生産に適しているとともに、生産コストが低減する。また、デバイス性能の同一性が確保される。
図１は、本発明の構造図である。 図２は、デバイスウエハの構造図である。 図３は、ダイシングの概略図である。 図４は、図３の平面図である。 図５は、チップを仮基板に載置する場合の概略図である。 図６は、封止の概略図である。 図７は、図６の平面図である。 図８は、接合を外した場合の概略図である。 図９は、壁構造の作製を示す概略図である。 図１０は、図９の平面図である。 図１１は、カバープレートの作製を示す概略図である。 図１２は、装置の導電回路の概略図である。 図１３は、図１１の平面図である。 図１４は、本発明の構造図（ダイシング前）である。
以下に、具体的実施形態によって、本発明につき更に記載する。
実施例において、接合壁ファンアウトデバイスの３次元パッケージング構造は、図１～１４を参照して、デバイス１０、封止材料２０、壁構造３０、カバープレート４０及び金属接続構造等を含む。当該デバイス１０の第１の面には、パッド１１及び機能領域１２が設けられている。当該機能領域１２にはＩＤＴが設けられている。当該パッド１１は、アルミパッド、アルミニウム－ニッケル－金パッド、アルミニウム－ニッケル－パラジウム－金パッド等とすることができる。本実施例におけるデバイスのチップタイプは、ＳＡＷフィルタ、ＢＡＷフィルタ、又はその他の類似機能のフィルタデバイスとする。また、デバイス１０は、ニオブ酸リチウム、タンタル酸リチウム、ガラス、シリコン等のウエハ材料をダイシングしたデバイス１０である。
前記封止材料２０は、デバイス１０の第１の面以外を封止する。図１を参照して、封止材料２０は、デバイス１０の４つの側辺と１つの底辺を封止する。デバイスの上辺は第１の面となり、封止されない。これにより、デバイス１０の第１の面に水平に接続される封止材料２０の第１の面にファンアウト面２１が形成される。当該封止材料２０は、プラスチック封止、フィルム圧着又は接着剤塗布により実現可能であり、封止の厚みは必要に応じて設定すればよい。封止材料２０は、ポリマー、プラスチック封止材料、エポキシ樹脂又はガラスペースト等とすることができる。
前記壁構造３０は、デバイス１０の第１の面の辺縁と、封止材料２０のファンアウト面２１に設置される。当該封止材料２０のファンアウト面２１とデバイス１０の第１の面は同一平面上に位置している。つまり、壁構造３０は、デバイス１０と封止材料２０のファンアウト面２１との境界面を覆う。壁構造３０は、封止材料２０のファンアウト面２１を完全に覆ってもよいし、部分的に覆ってもよい。
壁構造３０は、更に、部分的に延伸してパッド１１を少なくとも覆うとともに、当該パッド１１部分に第１開口３１が設けられている。当該第１開口３１はパッド１１の上面に位置している。当該第１開口３１の面積は、パッド１１の面積よりもやや小さい。壁構造３０に覆われるパッドの数は、１つ、２つ、３つ、ひいては全てのパッドとしてもよく、ここでは限定しない。壁構造３０は、ポリマー、ガラス、セラミックス又は絶縁体等とすることができる。
カバープレート４０は、壁構造３０の表面を覆うことで機能領域１２に空洞１３を形成するとともに、パッド１１部分に第２開口４１が設けられている。当該空洞１３の高さは壁構造３０の厚みによって決定される。当該第２開口４１と第１開口３１は連通している。また、第２開口４１の面積は、第１開口３１の面積よりもやや大きいか等しければよく、好ましくは大きい。当該カバープレート４０は、ポリマーフィルム、ガラス、シリコン又はセラミックス等の材料とすることができる。
実施例において、金属接続構造は、導電回路５０、パッシベーション層６０及び信号ポート７０等を含み、カバープレート４０の表面に配設されて、第２開口４１、第１開口３１まで延伸し、パッド１１に電気的に接続される。前記導電回路５０とカバープレート４０は絶縁されている。導電回路５０は、カバープレート４０の表面に配設されるとともに、第２開口４１、第１開口３１まで延伸してパッド１１に電気的に接続される。当該導電回路５０には金属材料を採用する。前記パッシベーション層６０は、導電回路５０及びカバープレート４０の露出表面を覆うとともに、外部接続領域に第３開口６１が設けられている。信号ポート７０は、第３開口６１に位置して導電回路５０に電気的に接続される。
当該パッシベーション層６０は、導電回路５０を保護するために用いられ、ポリマー材料を使用可能である。これにより、製品の絶縁性能が向上するとともに、導電回路５０に対し酸化防止作用が奏される。また、前記信号ポート７０は、ＢＧＡはんだボール、ニッケル－パラジウム－金、ニッケル－金、又はチタン－銅パッドである。本発明の金属接続＋－構造の実現方式はこれに限らず、その他の一般的な金属外部接続構造を用いて実現してもよい。
前記デバイス１０は、第１の面にいくつかのパッド１１を有するフィルタチップとすることができる。前記壁構造３０はフレーム構造であり、内部が然るべく延伸して各パッドを覆うとともに、各パッド部分に第１開口３１が設けられている。
接合壁ファンアウトデバイスの３次元パッケージング方法は、図２～１４を参照して、上記の接合壁ファンアウトデバイスの３次元パッケージング構造を製造するために用いられる。当該方法は、以下のステップを含む。
１）図２を参照して、フィルタデバイスのウエハを選択し、デバイスウエハをダイシングして単一のデバイス１０を取得する。当該デバイスウエハは、ニオブ酸リチウム又は炭酸リチウム等のウエハである。ダイシング後の構造図については、図３、図４を参照する。
２）図５を参照して、アライメントマークを使用し、ピックアップ及び載置により、デバイス１０を仮基板８０上に載置する。
３）図６を参照して、プラスチック封止、フィルム圧着又は接着剤塗布により、デバイス１０の第１の面以外を封止することで、デバイス１０の第１の面に水平に接続される封止材料２０の第１の面にファンアウト面２１を形成する。封止材料は、ポリマー、プラスチック封止材料、エポキシ樹脂又はガラスペースト等とする。
４）図７、図８を参照して、封止したデバイスを仮基板８０から分離する。即ち、仮基板８０を除去することで、封止材料２０を有する再構成ウエハ又は方形ウエハを取得する。
５）図９、図１０を参照して、デバイス１０の第１の面の辺縁及び封止材料２０のファンアウト面２１に壁構造３０を作製し、少なくとも１つのパッド１１を覆うまで部分的に延伸させるとともに、当該パッド１１部分に第１開口３１を開設する。当該壁構造３０は、ポリマー、ガラス、セラミックス又は絶縁体とすることができる。
６）壁構造３０の表面をカバープレート４０で覆うことで、デバイス１０の機能領域１２に空洞１３を形成するとともに、パッド１１部分に第２開口４１を開設する。図１１、図１３を参照して、当該カバープレート４０は、ドライフィルム、ガラス、シリコン又はセラミックス等の材料とすることができ、フォトリソグラフィ又はレーザ光により開孔可能である。
７）金属接続構造を作製し、パッド１１に電気的に接続する。具体的には、図１２を参照して、まず、カバープレート４０の表面に導電回路５０を作製し、第２開口４１及び第１開口３１まで延伸させてパッド１１に電気的に接続する。次に、パッシベーション層６０を作製して、導電回路５０及びカバープレート４０の露出表面を覆うとともに、外部接続領域にフォトリソグラフィを実施して第３開口６１を開設する。また、外部接続領域の第３開口６１部分に信号ポート７０を作製して、導電回路５０に電気的に接続する。当該信号ポート７０は、ＢＧＡはんだボール、ニッケル－パラジウム－金、ニッケル－金、又はチタン－銅パッド等の一般的な信号ポートとすることができる。
８）図１４を参照して、再構成ウエハ又は方形ウエハをダイシングすることで、最終的なパッケージ体を取得する。
本発明の実施例では、壁構造の材料としてフォトレジスト又はドライフィルムを選択可能である。材料をレジスト塗布又はフィルム圧着によってデバイスの第１の面及びファンアウト面に配置し、フォトリソグラフィにより露光、現像することで壁を形成する。そして、材料自体（粘着機能を有する場合）を利用するか、表面に接着剤を塗布して、ガラス、シリコン、ドライフィルム等の材料を接合する。
チップ面積の縮小は発展の趨勢となっており、チップの製造コストを低減すべく、デバイス以外のチップの表面積が大変小さく圧縮されている。これに伴い、空洞構造を作製する接合壁は薄くなり、カバープレートとの接合面が減少することで、接合力が低下してデバイスの信頼性に影響を及ぼしている。パッケージングの標準外形寸法を満たすために、本発明では、密閉空洞を有するウエハレベルチップスケールパッケージにおけるチップの小型化に伴う信頼性の難題を、接合壁のファンアウトによって解決することを提案する。金属配線の電気信号をファンアウトする標準的なファンアウトパッケージングとは異なり、本発明では、予めデバイスをダイシングしてからほかの材料に埋め込み、ファンアウト面積を利用して壁構造を作製する。これにより、壁構造を広げるための十分な位置が備わるため、大きな空洞、高い信頼性、コスト低減が実現される。
上記は本発明の具体的実施形態にすぎず、本発明の設計思想はこれに限らない。本思想を利用して本発明につき実施される実質的でない変更は、いずれも本発明の保護の範囲を侵害する行為に属する。
本発明では、封止材料を用いてデバイスの第１の面以外を封止することでファンアウト面を形成する。そして、デバイス及び封止材料のファンアウト面に壁構造を設置してカバープレートを支持するとともに、大きな空洞を形成する。ファンアウト面積を利用して壁構造を作製することで、壁構造を広げるための十分な位置が備わる。これにより、構造全体の信頼性の向上、リスクの低下、コスト低減がなされるため、良好な産業上の利用可能性を有する。
１０ デバイス
１１ パッド
１２ 機能領域
１３ 空洞
２０ 封止材料
３０ 壁構造
３１ 第１開口
４０ カバープレート
４１ 第２開口
５０ 導電回路
６０ パッシベーション層
６１ 第３開口
７０ 信号ポート
８０ 仮基板

Claims (13)

  1. 接合壁ファンアウトデバイスの３次元パッケージング構造であって、
    デバイスの第１の面は、機能領域及びいくつかのパッドを有し、一体成型された封止材料で前記デバイスの第１の面以外が覆われており、デバイスの第１の面に水平に接続される封止材料の第１の面にファンアウト面が形成されており、
    前記デバイスの第１の面には、壁構造が作製されてファンアウト面まで延在しており、前記壁構造は、少なくとも１つのパッドを部分的に覆うとともに、前記パッド部分に第１開口が設けられており、
    前記壁構造に接着されて、前記デバイスの機能領域に空洞構造を形成するカバープレートが設けられており、前記カバープレートは、前記第１開口と連通する少なくとも１つの第２開口を有し、
    前記カバープレートの表面には、前記第１開口、前記第２開口を通じてパッドに電気的に接続される金属接続構造が設置されていることを特徴とする構造。
  2. 前記カバープレートは、ポリマーフィルム、ガラス、シリコン又はセラミックスであることを特徴とする請求項１に記載の接合壁ファンアウトデバイスの３次元パッケージング構造。
  3. 前記壁構造の材料は、ポリマー、ガラス、セラミックス又は絶縁体であることを特徴とする請求項１に記載の接合壁ファンアウトデバイスの３次元パッケージング構造。
  4. 前記壁構造の材料はフォトレジスト又はドライフィルムであり、材料をレジスト塗布又はフィルム圧着によってデバイスの第１の面及びファンアウト面に配置し、フォトリソグラフィにより露光、現像することで壁を形成することを特徴とする請求項１又は３に記載の接合壁ファンアウトデバイスの３次元パッケージング構造。
  5. 前記デバイスの材質は、ニオブ酸リチウム、タンタル酸リチウム、ガラス又はシリコンであることを特徴とする請求項１に記載の接合壁ファンアウトデバイスの３次元パッケージング構造。
  6. 前記封止材料は、ポリマー、プラスチック封止材料、エポキシ樹脂又はガラスペーストであることを特徴とする請求項１に記載の接合壁ファンアウトデバイスの３次元パッケージング構造。
  7. 前記金属接続構造は、導電回路、パッシベーション層及び信号ポートを含み、前記導電回路とカバープレートとは絶縁されており、前記導電回路は、前記カバープレートの表面に配設されるとともに、前記第２開口、前記第１開口まで延伸してパッドに電気的に接続され、前記パッシベーション層は、前記導電回路及び前記カバープレートの露出表面を覆うとともに、第３開口が設けられており、前記信号ポートは、前記第３開口に位置して前記導電回路に電気的に接続されることを特徴とする請求項１に記載の接合壁ファンアウトデバイスの３次元パッケージング構造。
  8. 前記信号ポートは、ＢＧＡはんだボール、ニッケル－パラジウム－金、ニッケル－金、又はチタン－銅パッドであることを特徴とする請求項７に記載の接合壁ファンアウトデバイスの３次元パッケージング構造。
  9. 前記デバイスは、第１の面にいくつかのパッドを有するフィルタチップであり、前記壁構造はフレーム構造であり、内部が然るべく延伸して各パッドを覆うとともに、各パッド部分に第１開口が設けられていることを特徴とする請求項４に記載の接合壁ファンアウトデバイスの３次元パッケージング構造。
  10. 接合壁ファンアウトデバイスの３次元パッケージング方法であって、
    １）デバイスウエハをダイシングし、
    ２）ピックアップ及び載置によって、デバイスを仮基板に載置し、
    ３）デバイスを封止して、前記デバイスの第１の面に水平に接続される封止材料の第１の面にファンアウト面を形成し、
    ４）封止したデバイスを基板から分離して、封止材料を有する再構成ウエハ又は方形ウエハを取得し、
    ５）デバイスの第１の面の辺縁及びファンアウト面に壁構造を作製し、少なくとも１つのパッドを覆うまで部分的に延伸させるとともに、前記パッド部分を開口し、
    ６）壁構造の表面にカバープレートを付加することで、機能領域に空洞を形成するとともに、パッド部分を開口し、
    ７）金属接続構造を作製してパッドに電気的に接続する、ことを特徴とする方法。
  11. ステップ３）では、プラスチック封止、フィルム圧着又は接着剤塗布により封止することを特徴とする請求項１０に記載の接合壁ファンアウトデバイスの３次元パッケージング方法。
  12. ステップ５）において、前記壁の材料としてフォトレジスト又はドライフィルムを選択し、材料をレジスト塗布又はフィルム圧着によってデバイスの第１の面及びファンアウト面に配置し、フォトリソグラフィにより露光、現像することで壁を形成することを特徴とする請求項１０に記載の接合壁ファンアウトデバイスの３次元パッケージング方法。
  13. 前記壁は、フォトリソグラフィ時に、チップの一部のパッド面積を覆って開口を保持しておき、カバープレートの接合後に、フォトリソグラフィ又はレーザ光で開口することで、パッド位置に対応するカバープレートを開孔し、その後、ＰＶＤ、電気めっきによってバンプ又はリード線を作製し、パッドを導線によりカバープレートの表面に引き出すことを特徴とする請求項１２に記載の接合壁ファンアウトデバイスの３次元パッケージング方法。
JP2022506371A 2019-08-08 2020-08-07 接合壁ファンアウトデバイスの３次元パッケージング構造及び方法 Pending JP2022552771A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910730417.6A CN110729255A (zh) 2019-08-08 2019-08-08 一种键合墙体扇出器件的三维封装结构和方法
CN201910730417.6 2019-08-08
PCT/CN2020/107866 WO2021023306A1 (zh) 2019-08-08 2020-08-07 一种键合墙体扇出器件的三维封装结构和方法

Publications (1)

Publication Number Publication Date
JP2022552771A true JP2022552771A (ja) 2022-12-20

Family

ID=69217166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022506371A Pending JP2022552771A (ja) 2019-08-08 2020-08-07 接合壁ファンアウトデバイスの３次元パッケージング構造及び方法

Country Status (4)

Country Link
US (1) US12014965B2 (ja)
JP (1) JP2022552771A (ja)
CN (1) CN110729255A (ja)
WO (1) WO2021023306A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729255A (zh) 2019-08-08 2020-01-24 厦门云天半导体科技有限公司 一种键合墙体扇出器件的三维封装结构和方法
CN112366184A (zh) * 2020-09-14 2021-02-12 厦门云天半导体科技有限公司 一种滤波器的扇出封装结构及其封装方法
CN112367061A (zh) * 2020-09-16 2021-02-12 厦门云天半导体科技有限公司 一种基于玻璃盖板的声表面滤波器封装方法及结构
CN113691233A (zh) * 2021-08-27 2021-11-23 中国电子科技集团公司第二十六研究所 一种高可靠性晶圆级封装的声表滤波器结构及其制备方法
CN114038836A (zh) * 2021-11-24 2022-02-11 苏州科阳半导体有限公司 一种半导体芯片的封装结构及封装方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727576B2 (en) 2001-10-31 2004-04-27 Infineon Technologies Ag Transfer wafer level packaging
US9070679B2 (en) * 2009-11-24 2015-06-30 Marvell World Trade Ltd. Semiconductor package with a semiconductor die embedded within substrates
US9177926B2 (en) * 2011-12-30 2015-11-03 Deca Technologies Inc Semiconductor device and method comprising thickened redistribution layers
JP5606243B2 (ja) * 2010-09-24 2014-10-15 株式会社ジェイデバイス 半導体装置の製造方法
US10354984B2 (en) * 2015-05-27 2019-07-16 Bridge Semiconductor Corporation Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US20170194300A1 (en) * 2015-05-27 2017-07-06 Bridge Semiconductor Corporation Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
KR102184454B1 (ko) * 2014-08-25 2020-11-30 삼성전자주식회사 초음파 변환기 모듈, 초음파 변환기 및 초음파 변환기의 제조 방법
TWI559829B (zh) * 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
US9899442B2 (en) * 2014-12-11 2018-02-20 Invensas Corporation Image sensor device
US9595482B2 (en) * 2015-03-16 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for die probing
KR101665242B1 (ko) * 2015-03-20 2016-10-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
CN105023900A (zh) * 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法
EP3410477A4 (en) * 2016-01-31 2019-09-11 Shindengen Electric Manufacturing Co., Ltd. SEMICONDUCTOR MODULE
WO2017139542A1 (en) * 2016-02-11 2017-08-17 Skyworks Solutions, Inc. Device packaging using a recyclable carrier substrate
CN105575913B (zh) * 2016-02-23 2019-02-01 华天科技（昆山）电子有限公司 埋入硅基板扇出型3d封装结构
JP6748501B2 (ja) * 2016-07-14 2020-09-02 ローム株式会社 電子部品およびその製造方法
CN106098645B (zh) * 2016-08-24 2019-02-19 华天科技（昆山）电子有限公司 半导体器件的封装结构
US20180090471A1 (en) * 2016-09-28 2018-03-29 Intel Corporation Package on Package Structure Having Package To Package Interconnect Composed of Packed Wires Having A Polygon Cross Section
KR101973431B1 (ko) * 2016-09-29 2019-04-29 삼성전기주식회사 팬-아웃 반도체 패키지
KR102016491B1 (ko) * 2016-10-10 2019-09-02 삼성전기주식회사 팬-아웃 반도체 패키지
CN106301283A (zh) * 2016-11-07 2017-01-04 无锡吉迈微电子有限公司 声表面波滤波器的封装结构及制作方法
US10269671B2 (en) * 2017-01-03 2019-04-23 Powertech Technology Inc. Package structure and manufacturing method thereof
CN106711105A (zh) * 2017-03-01 2017-05-24 华天科技（昆山）电子有限公司 覆盖金属层填充孔或槽的封装结构及制作方法
US10157887B2 (en) * 2017-03-09 2018-12-18 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10388611B2 (en) * 2017-03-13 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming magnetic field shielding with ferromagnetic material
WO2018181236A1 (ja) * 2017-03-31 2018-10-04 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
TWI614844B (zh) * 2017-03-31 2018-02-11 矽品精密工業股份有限公司 封裝堆疊結構及其製法
US10224254B2 (en) * 2017-04-26 2019-03-05 Powertech Technology Inc. Package process method including disposing a die within a recess of a one-piece material
US10446504B2 (en) * 2017-05-18 2019-10-15 Xintec Inc. Chip package and method for forming the same
CN107342746A (zh) * 2017-06-27 2017-11-10 华进半导体封装先导技术研发中心有限公司 声表面波器件的晶圆级扇出型封装结构及其制造方法
KR101883108B1 (ko) * 2017-07-14 2018-07-27 삼성전기주식회사 팬-아웃 반도체 패키지
CN107478359B (zh) * 2017-07-28 2019-07-19 佛山市川东磁电股份有限公司 一种双膜电容式压力传感器及制作方法
US10714431B2 (en) * 2017-08-08 2020-07-14 UTAC Headquarters Pte. Ltd. Semiconductor packages with electromagnetic interference shielding
US10504871B2 (en) * 2017-12-11 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10651052B2 (en) * 2018-01-12 2020-05-12 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
KR102028713B1 (ko) * 2018-01-19 2019-10-07 삼성전자주식회사 반도체 패키지
JP7051508B2 (ja) * 2018-03-16 2022-04-11 ローム株式会社 半導体装置および半導体装置の製造方法
CN208923109U (zh) * 2018-08-10 2019-05-31 付伟 直接焊锡互连的滤波器芯片封装结构
CN208507655U (zh) * 2018-08-10 2019-02-15 付伟 带有延伸围堰的滤波器芯片封装结构
CN208848928U (zh) * 2018-11-09 2019-05-10 江阴长电先进封装有限公司 一种声表面滤波芯片的封装结构
CN109728790A (zh) * 2019-01-16 2019-05-07 厦门云天半导体科技有限公司 一种滤波器的晶圆级封装结构及其工艺
CN210200699U (zh) * 2019-08-08 2020-03-27 厦门云天半导体科技有限公司 一种键合墙体扇出器件的三维封装结构
CN110729255A (zh) * 2019-08-08 2020-01-24 厦门云天半导体科技有限公司 一种键合墙体扇出器件的三维封装结构和方法

Also Published As

Publication number Publication date
WO2021023306A1 (zh) 2021-02-11
US12014965B2 (en) 2024-06-18
US20220165632A1 (en) 2022-05-26
CN110729255A (zh) 2020-01-24

Similar Documents

Publication Publication Date Title
JP2022552771A (ja) 接合壁ファンアウトデバイスの３次元パッケージング構造及び方法
TWI606563B (zh) 薄型晶片堆疊封裝構造及其製造方法
KR101297015B1 (ko) 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
US8378502B2 (en) Integrated circuit package system with image sensor system
US8217474B2 (en) Hermetic MEMS device and method for fabricating hermetic MEMS device and package structure of MEMS device
US8258007B2 (en) Package process
KR20090033141A (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
US20170084519A1 (en) Semiconductor package and method of manufacturing same
US20130017643A1 (en) Method for fabricating package structure having mems elements
JP2012099648A (ja) 半導体装置とその製造方法
US20110180891A1 (en) Conductor package structure and method of the same
TWI503928B (zh) 半導體封裝件及其製法與中介板結構
TWI635585B (zh) 半導體封裝件及其製法
TWI719205B (zh) 晶片封裝製程
TWI741207B (zh) 半導體裝置
TWI582919B (zh) 無基板扇出型多晶片封裝構造及其製造方法
JP2003257930A (ja) 半導体装置およびその製造方法
CN210200699U (zh) 一种键合墙体扇出器件的三维封装结构
JP3529050B2 (ja) 半導体装置の製造方法
KR101504899B1 (ko) 웨이퍼 레벨의 팬 아웃 반도체 패키지 및 이의 제조 방법
TWI718801B (zh) 電子封裝件之製法
CN211480029U (zh) 一种图像传感器
KR100600214B1 (ko) 반도체패키지 및 그 제조 방법
TW202226478A (zh) 晶片封裝結構及其製作方法
WO2022161247A1 (zh) 一种晶圆级系统封装结构及封装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230511

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20230511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240702