CN117080352B - 一种晶上系统封装结构及其制备方法 - Google Patents

一种晶上系统封装结构及其制备方法 Download PDF

Info

Publication number
CN117080352B
CN117080352B CN202311330498.3A CN202311330498A CN117080352B CN 117080352 B CN117080352 B CN 117080352B CN 202311330498 A CN202311330498 A CN 202311330498A CN 117080352 B CN117080352 B CN 117080352B
Authority
CN
China
Prior art keywords
substrate
layer
chip
micro
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311330498.3A
Other languages
English (en)
Other versions
CN117080352A (zh
Inventor
李洁
刘冠东
王伟豪
王传智
段元星
戚定定
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202311330498.3A priority Critical patent/CN117080352B/zh
Publication of CN117080352A publication Critical patent/CN117080352A/zh
Application granted granted Critical
Publication of CN117080352B publication Critical patent/CN117080352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/648—Heat extraction or cooling elements the elements comprising fluids, e.g. heat-pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements

Abstract

本发明公开了一种晶上系统封装结构及其制备方法，包括：第一晶圆基板、第二晶圆基板及芯片。第一晶圆基板包括第一衬底和第一互连层，第一衬底的第二面处设有第一微通道。第二晶圆基板与第一晶圆基板堆叠，第二晶圆基板包括第二衬底和第二互连层，第二衬底的第二面处设有第二微通道，第一微通道和第二微通道互相连通形成微通道散热结构。芯片设置在第一互连层，至少部分芯片设置在微通道散热结构对应的位置。第一晶圆基板和第二晶圆基板具有良好的导热性，可以快速散去芯片产生的热量，第一微通道和第二微通道可以实现对多种预制件的精准散热，进一步提高了散热效果，减小温度不均匀性。

Description

一种晶上系统封装结构及其制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种晶上系统封装结构及其制备方法。
背景技术
第三代半导体凭借耐高温、禁带宽度大和载流子饱和漂移速率高等优越性能，推动半导体器件向高压、高频和高功率等方向发展，同时在光电子器件、航空航天和新能源汽车等新兴领域应用潜力巨大。随着这些大功率器件朝着集成化、智能化和微型化不断发展，一些先进的封装方法，如晶圆级封装（WLP）和系统级封装（SiP），都被提议制造大功率器件模块，但受工艺制程的精度和材料性能的限制，这些依靠“堆砌式工艺”的方法都难以形成超高密度且功能强大的独立系统；同时，器件功率密度越来越高，造成器件结温快速上升（>175℃），以LED为例，高密度的大功率LED集成工作时产生的大量热量，会造成LED光效衰退、发射波长偏移和可靠性降低等。此外不同器件工作时产生不同的耗散功率，将会产生明显的热量聚集和温度分布不均的情况，造成基板应力分布不均匀，影响整个系统的可靠性。目前的散热途径主要依靠外部主动制冷装置实现，包括风冷、液冷和热电制冷，但经过热交换，不能解决不同器件的温度不均问题，同时制约了系统集成度的提升。
在后摩尔时代，晶体管尺寸逼近物理极限，导致在继续缩小晶体管尺寸方面遇到困难，制造新一代芯片所需的投入和复杂性也越来越高，进一步加大了技术进步的难度。以LED器件为例，在传统的金属芯印刷电路板（MCPCB）和陶瓷基板上无法实现LED的高密度集成，而且金属芯印刷电路板（MCPCB）和陶瓷基板的导热性差，LED器件产生散热问题，导致LED器件性能下降。
因此，需要提出一种新的晶上系统封装结构，来实现大规模集成电路的制造。
发明内容
本发明的目的在于提供一种晶上系统封装结构及其制备方法，晶圆基板具有良好的导热性，可以快速散去芯片产生的热量，有助于实现大规模的晶上系统封装结构。晶圆基板有利于保持芯片的温度稳定，降低热应力，延长芯片的使用寿命，并提高芯片的可靠性和稳定性。晶圆基板的微通道可以实现对多种预制件的精准散热，进一步提高了散热效果，减小温度不均匀性，保障了芯片的光电性能和整个系统的可靠性。
本发明的目的采用以下技术方案实现：一种晶上系统封装结构，包括：第一晶圆基板、第二晶圆基板及芯片；第一晶圆基板包括第一衬底和堆叠于第一衬底的第一互连层，第一衬底的第一面与第一衬底的第二面沿第一方向相背对，第一互连层位于第一衬底的第一面，第一衬底的第二面处设有第一微通道；第二晶圆基板与第一晶圆基板堆叠，第二晶圆基板包括第二衬底和堆叠于第二衬底的第二互连层，第二衬底的第一面与第二衬底的第二面沿第一方向相背对，第二互连层位于第二衬底的第一面，第一衬底的第二面与第二衬底的第二面连接，第二衬底的第二面处设有第二微通道，第一微通道和第二微通道互相连通形成微通道散热结构；芯片设置在第一互连层，至少部分芯片设置在微通道散热结构对应的位置。
在一个实施例中，晶上系统封装结构的多个芯片包括功率芯片和功能芯片，功率芯片设置在第一互连层，功能芯片设置在第二互连层；第一互连层包括相互电连接的第一金属布线层和第一焊盘，功率芯片与第一焊盘连接；第二互连层包括相互电连接的第二金属布线层和第二焊盘，功能芯片与第二焊盘连接；第一晶圆基板包括贯穿第一衬底并与第一互连层电连接的第一硅通孔，第二晶圆基板包括贯穿第二衬底并与第二互连层电连接的第二硅通孔；第一互连层和第二互连层通过第一硅通孔和第二硅通孔电连接。
在其中一个实施例中，还包括第一围坝、第一保护层及第一连接层，第一围坝堆叠于第一互连层并围绕芯片，芯片通过第一连接层、第一保护层电连接于第一互连层；第一微通道内和第二微通道内均设置有金属壁；和/或，第一微通道内和第二微通道内均填充有泡沫金属。
在其中一个实施例中，晶上系统封装结构的多个芯片包括功率芯片和功能芯片；位于第一围坝内的功率芯片包裹有第一防护层，位于第一围坝外的功能芯片包裹有第二防护层，第二防护层的材料与第一防护层的材料不同。
一种晶上系统封装结构，包括：第一晶圆基板、芯片及密封盖；第一晶圆基板包括第一衬底和堆叠于第一衬底的第一互连层，第一衬底的第一面与第一衬底的第二面沿第一方向相背对，第一互连层位于第一衬底的第一面，第一衬底的第二面处设有第一微通道，芯片设置在第一互连层，至少部分芯片设置在第一微通道对应的位置；密封盖的一侧与第一衬底的第二面连接，密封盖设置有与第一微通道连通的进口和出口，以供流体通过进口进入第一微通道并通过出口离开第一微通道。
在其中一个实施例中，晶上系统封装结构的多个芯片包括功率芯片和功能芯片；晶上系统封装结构还包括第一围坝、第一保护层及第一连接层，第一围坝堆叠于第一互连层并围绕功率芯片，功率芯片通过第一连接层、第一保护层电连接于第一互连层；位于第一围坝内的功率芯片包裹有第一防护层，位于第一围坝外的功能芯片包裹有第二防护层，第二防护层的材料与第一防护层的材料不同；第一微通道内设置有金属壁；和/或，第一微通道内填充有泡沫金属。
一种制备晶上系统封装结构的方法，包括：
步骤S110：在第一衬底的第一面上形成第一互连层；
步骤S120：在第一衬底的第二面处形成第一微通道；
步骤S130：在第二衬底的第一面上形成第二互连层；
步骤S140：在第二衬底的第二面处形成第二微通道；
步骤S150：将步骤S120处理后的第一衬底的第二面和步骤S140处理后的第二衬底的第二面进行键合，使第一微通道和第二微通道互相连通形成微通道散热结构；以及
步骤S160：将芯片设置在第一互连层，且设置在微通道散热结构对应的位置。
在其中一个实施例中，步骤S110包括：步骤S111：在第一衬底刻蚀形成第一孔洞，然后利用导电材料填充第一孔洞形成第一硅通孔；步骤S112：在第一衬底的第一面生长SiO2介电层，然后通过生长于第一衬底的SiO2介电层形成第一金属布线层，第一金属布线层电连接于第一硅通孔；步骤S113：将第一硅通孔从第一衬底的第二面露出；
方法还包括：在第一互连层上形成第一围坝，在第一互连层上形成第一保护层；
步骤S130包括：步骤S131：在第二衬底刻蚀形成第二孔洞，然后利用导电材料填充第二孔洞形成第二硅通孔；步骤S132：在第二衬底的第一面生长SiO2介电层，然后通过生长于第二衬底的SiO2介电层形成第二金属布线层，第二金属布线层电连接于第二硅通孔；步骤S133：将第二硅通孔从第二衬底的第二面露出；
步骤S150还包括：将第一硅通孔与第二硅通孔键合；
步骤S160包括：步骤S161：在第一保护层上印刷第一连接层，将部分芯片贴合在第一连接层上后，进行烧结；步骤S162：将又一部分芯片焊接在第二金属布线层上；步骤S163：对位于第一围坝内的芯片包裹第一防护层，对焊接于第二金属布线层的芯片包裹第二防护层并固化，第二防护层的材料与第一防护层的材料不同。
一种制备晶上系统封装结构的方法，包括：
步骤S210：在第一衬底的第一面上形成第一互连层；
步骤S220：在第一衬底的第二面处形成第一微通道；
步骤S230：将第一衬底和密封盖进行键合，使密封盖设置的进口和出口分别与第一微通道连通，以供流体通过进口进入第一微通道并通过出口离开第一微通道；以及
步骤S240：将芯片设置在第一互连层，且设置在第一微通道对应的位置。
在其中一个实施例中，步骤S210包括：步骤S211：在第一衬底的第一面生长SiO2介电层，然后通过生长于第一衬底的SiO2介电层形成第一金属布线层；步骤S212：在第一金属布线层上形成第一焊盘，得到第一互连层；
方法还包括：在第一互连层上形成第一围坝，在第一互连层上形成第一保护层；
在步骤240包括：步骤S241：在第一保护层上印刷第一连接层，将部分芯片贴合在第一连接层上后，进行烧结；步骤S242：将又一部分芯片焊接在第一焊盘上；步骤S243：对位于第一围坝内的芯片包裹第一防护层，对焊接于第一焊盘的芯片包裹第二防护层并固化，第二防护层的材料与第一防护层的材料不同。
与现有技术相比，本发明的有益效果至少包括：
本发明的晶上系统封装结构及制备方法，采用晶圆基板作为封装基板，可大大减小芯片的间距极限，明显减小模块的厚度，因此可以实现更高密度的功率芯片和功能芯片集成。在一张晶圆基板上高密度地集成功率芯片阵列和功能芯片等预制件，制程简单，提高了制造效率，降低了生产成本，互连电路短，延迟和损耗小，结构紧凑，可实现功率芯片的多功能化和智能化。晶圆基板还具有良好的导热性，可以快速散去功率芯片产生的热量，保持功率芯片的温度稳定，降低热应力，延长功率芯片的使用寿命，并提高功率芯片的可靠性和稳定性，晶圆基板的微通道可以实现对多种预制件的精准散热，进一步提高了散热效果，减小温度不均匀性，保障了功率芯片的光电性能和整个系统的可靠性。
附图说明
图1是本发明实施例的一种晶上系统封装结构的结构示意图。
图2是本发明实施例的另一种晶上系统封装结构的结构示意图。
图3是本发明的实施例的一种晶上系统封装结构的制备方法的流程图。
图4是本发明的实施例的另一种晶上系统封装结构的制备方法的流程图。
附图标记：1、第一晶圆基板；11、第一衬底；12、第一互连层；121、第一金属布线层；122、第一焊盘；13、第一微通道；14、第一硅通孔；15、第一围坝；16、第一保护层；17、第一连接层；2、第二晶圆基板；21、第二衬底；22、第二互连层；221、第二金属布线层；222、第二焊盘；23、第二微通道；24、第二硅通孔；3、芯片；31、功率芯片；32、功能芯片；4、密封盖；41、进口；42、出口；5、金属壁；6、泡沫金属；7、第一防护层；8、第二防护层。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
参照图1，本发明提供一种基于玻璃载板的无塑封嵌入式晶上系统结构，包括：第一晶圆基板1、第二晶圆基板2及芯片3。
第一晶圆基板1包括第一衬底11和堆叠于第一衬底11的第一互连层12。第一衬底11可以是基于硅基板得到，第一衬底11的第一面与第一衬底11的第二面沿第一方向相背对。第一互连层12位于第一衬底11的第一面，具体地，第一互连层12位于第一衬底11的第一面所在一侧；第一衬底11的第二面处设有第一微通道13，第一微通道13延伸入所述第一衬底11。
第二晶圆基板2与第一晶圆基板1堆叠，可以是对齐的层叠方式。第二晶圆基板2包括第二衬底21和堆叠于第二衬底21的第二互连层22。第二衬底21可以是基于硅基板得到，第二衬底21的第一面与第二衬底21的第二面沿第一方向相背对。第二互连层22位于第二衬底21的第一面，第一衬底11的第二面与第二衬底21的第二面连接，第二衬底21的第二面处设有第二微通道23，第一微通道13和第二微通道23互相连通形成微通道散热结构。
芯片3设置在第一互连层12，至少部分芯片3设置在微通道散热结构对应的位置，微通道散热结构可以提高芯片3的散热效果。例如一些工作时容易发热的芯片3，设置在微通道散热结构对应的位置。芯片3位于第一互连层12背向第一衬底11的一侧。
本发明的晶上系统封装结构采用第一晶圆基板1和第二晶圆基板2作为封装基板，可大大减小芯片3的间距极限，同时无需额外基板，明显减小模块的厚度，因此可以实现更高密度的芯片3集成。在一张晶圆基板上高密度地集成芯片3等预制件，制程简单，提高了制造效率，降低了生产成本，互连电路短，延迟和损耗小，结构紧凑，可实现芯片3的多功能化和智能化。第一晶圆基板1和第二晶圆基板2通过键合实现信号的垂直互连，可显著减小系统的几何尺寸。第一晶圆基板1和第二晶圆基板2还具有良好的导热性，可以快速散去芯片3产生的热量，保持芯片3的温度稳定，降低热应力，延长芯片3的使用寿命，并提高芯片3的可靠性和稳定性，第一晶圆基板1和第二晶圆基板2的微通道，去除了传统功率器件的外接散热基板和密封盖板，缩短了热传递路径，同时对第一晶圆基板1和第二晶圆基板2实现对多种预制件的精准散热，进一步提高了散热效果，减小温度不均匀性，保障了芯片3的光电性能和整个系统的可靠性。
在一具体实施方式中，芯片3包括功率芯片31和功能芯片32，功率芯片31设置在第一互连层12，功能芯片32设置在第二互连层22。需要说明的是，功能芯片32也可以设置在第一互连层12，功率芯片31也可以设置在第二互连层22。
功率芯片31的数量均可以是一个或多个，功率芯片31可以是LED芯片和IGBT芯片。功能芯片32可以是传感芯片、激光芯片及控制管理芯片等，功能芯片32的数量可以是一个或多个，在本实施例中功能芯片32的数量是多个，可以根据实际需要设定功能芯片32的数量和种类。
第一互连层12可以包括相互电连接的第一金属布线层121和第一焊盘122，功率芯片31与第一焊盘122连接。第二互连层22可以包括相互电连接的第二金属布线层221和第二焊盘222，功能芯片32与第二焊盘222连接。
第一晶圆基板1还可以包括贯穿第一衬底11并与第一互连层12电连接的第一硅通孔14，第二晶圆基板2还可以包括贯穿第二衬底21并与第二互连层22电连接的第二硅通孔24。第一互连层12和第二互连层22通过第一硅通孔14和第二硅通孔24电连接。具体的，第一硅通孔14的数量可以是一个或多个，第一硅通孔14的一端可以与第一金属布线层121连接，第一硅通孔14的另一端可以从第一衬底11的第二面露出。第二硅通孔24的数量可以是一个或多个，第二硅通孔24的一端可以与第二金属布线层221连接，第二硅通孔24的另一端可以从第二衬底21的第二面露出。位于第一衬底11的第二面的第一硅通孔14与位于第二衬底21的第二面的第二硅通孔24键合连接。
晶上系统封装结构还可以包括第一围坝15、第一保护层16及第一连接层17，第一围坝15堆叠于第一互连层12并围绕芯片3，芯片3通过第一连接层17、第一保护层16电连接于第一互连层12。第一围坝15的材质可以是导热材料，例如是铜；第一保护层16的材质可以是惰性金属，例如是金。第一连接层17的材质为微纳混合银焊膏，微纳混合银焊膏可提高第一连接层17致密度和强度，减小第一连接层17的热阻。示例性地，第一连接层17的材质为纳米混合银焊膏。
晶上系统封装结构还可以包括第二围坝（未示出）、第二保护层（未示出）及第二连接层（未示出），第二围坝堆叠于第二互连层22并围绕芯片3，芯片3通过第二连接层、第二保护层电连接于第二互连层22。示例性地，第二围坝的材质是铜，第二保护层的材质是金。第二连接层的材质优选为微纳混合银焊膏，微纳混合银焊膏可提高第二连接层致密度和强度，减小第二连接层的热阻。第二连接层的材质优选为纳米混合银焊膏。
第一微通道13内和第二微通道23内均可以设置有金属壁5。金属壁5的材质可以是铜、铝、镍或者其他金属材料。金属壁5具有较高的热导率，可以增强第一微通道13和第二微通道23的热传导效率，可以大幅度提高芯片3封装模块的冷却能力，尤其是大幅度提高大功率LED封装模块的冷却能力，金属壁5还可以使热量在第一微通道13和第二微通道23均匀分布，提高热传导的均匀性，避免局部过热和热应力对芯片3的损害。
第一微通道13内和第二微通道23均可以填充有泡沫金属6。泡沫金属6的材质可以是铜、铝、镍或者其他金属材料。泡沫金属6具有较高的热导率，进一步增强第一微通道13和第二微通道23的热传导效率，可以大幅度提高晶上系统封装结构的冷却能力，尤其是大幅度提高大功率LED封装模块的冷却能力，泡沫金属6进一步使热量在第一微通道13和第二微通道23均匀分布，提高热传导的均匀性，避免局部过热和热应力对芯片3的损害。
位于第一围坝15内的功率芯片31可以被第一防护层7包裹，位于第一围坝15外的功能芯片32可以被第二防护层8包裹。第二防护层8的材料与第一防护层7的材料不同。
示例性地，第一防护层7的材质是萤光粉-硅胶混合物，萤光粉-硅胶混合物含有黄光萤光粉和硅胶。功率芯片31可以为LED芯片，LED芯片发出的光与黄光萤光粉发出的光互补可以形成所需要的白光，也可以根据实际需要设置其他种类的萤石粉。硅胶具有良好的导热性，硅胶可保证功率芯片31具有较好的耐热性，提高功率芯片31的散热效果，硅胶还具有缓冲效果，还可以保护功率芯片31，避免功率芯片31破损。
示例性地，第二防护层8的材料是环氧树脂，液态环氧树脂固化后不仅可以保护功能芯片32，防止功能芯片32受到外力而导致损坏，还可以吸收功能芯片32产生的热量，提高功能芯片32的散热效果。
参照图2，本发明还提供一种晶上系统封装结构，包括：第一晶圆基板1、芯片3和密封盖4。
第一晶圆基板1包括第一衬底11和堆叠于第一衬底11的第一互连层12，第一衬底11可以是基于硅基板得到，第一衬底11的第一面与第一衬底11的第二面沿第一方向相背对，第一互连层12位于第一衬底11的第一面，第一衬底11的第二面处设有第一微通道13。
芯片3设置在第一互连层12，至少部分芯片3设置在微通道散热结构对应的位置，微通道散热结构可以提高芯片3的散热效果。例如一些工作时容易发热的芯片3，设置在微通道散热结构对应的位置。
密封盖4的一侧与第一衬底11的第二面连接，密封盖4设置有与第一微通道13连通的进口41和出口42，以供流体通过进口41进入第一微通道13并通过出口42离开第一微通道13。流体流经第一微通道13时，流体可以将芯片3产生的热量带走，降低芯片3的温度，提高芯片3的散热效果，防止芯片3过热并保持其工作在安全温度范围内。
本发明的晶上系统封装结构采用第一晶圆基板1作为封装基板，可大大减小芯片3的间距极限，同时无需额外基板，明显减小模块的厚度，因此可以实现更高密度的芯片3集成。在一张晶圆基板上高密度地集成芯片3等预制件，制程简单，提高了制造效率，降低了生产成本，互连电路短，延迟和损耗小，结构紧凑，可实现芯片3的多功能化和智能化。第一晶圆基板1还具有良好的导热性，可以快速散去芯片3产生的热量，保持芯片3的温度稳定，降低热应力，延长芯片3的使用寿命，并提高芯片3的可靠性和稳定性，通过密封盖4向第一晶圆基板1的微通道注入流体，进一步提高了散热效果，减小温度不均匀性，保障了芯片3的光电性能和整个系统的可靠性。
在一具体实施方式中，芯片3包括功率芯片31和功能芯片32，功率芯片31和功能芯片32设置在第一互连层12。功率芯片31的数量均可以是一个或多个，功率芯片31可以是LED芯片或IGBT芯片。功能芯片32可以是传感芯片、激光芯片及控制管理芯片等，功能芯片32的数量可以是一个或多个。在本实施例中功能芯片32的数量是多个，可以根据实际需要设定功能芯片32的数量和种类。
第一互连层12可以包括相互电连接的第一金属布线层121和第一焊盘122，功率芯片31与第一焊盘122连接。第二互连层22可以包括相互电连接的第二金属布线层221和第二焊盘222，功能芯片32与第二焊盘222连接。
晶上系统封装结构还可以包括第一围坝15、第一保护层16及第一连接层17，第一围坝15堆叠于第一互连层12并围绕芯片3，芯片3通过第一连接层17、第一保护层16电连接于第一互连层12。示例性地，第一围坝15的材质是铜，第一保护层16的材质是金。第一连接层17的材质优选为纳米混合银焊膏，纳米混合银焊膏可提高第一连接层17致密度和强度，减小第一连接层17的热阻。
第一微通道13内可以设置有金属壁5。金属壁5的材质可以是铜、铝、镍或者其他金属材料。金属壁5具有较高的热导率，可以增强第一微通道13的热传导效率，可以大幅度提高晶上系统封装结构的冷却能力，尤其是大幅度提高大功率LED封装模块的冷却能力。金属壁5还可以使热量在第一微通道13均匀分布，提高热传导的均匀性，避免局部过热和热应力对芯片3的损害。
第一微通道13内可以填充有泡沫金属6。泡沫金属6的材质可以是铜、铝、镍或者其他金属材料。泡沫金属6具有较高的热导率，进一步增强第一微通道13的热传导效率，可以大幅度提高晶上系统封装结构的冷却能力，尤其是大幅度提高大功率LED封装模块的冷却能力，泡沫金属6进一步使热量在第一微通道13均匀分布，提高热传导的均匀性，避免局部过热和热应力对芯片3的损害。
位于第一围坝15内的功率芯片31可以包裹有第一防护层7，位于第一围坝15外的功能芯片32可以包裹有第二防护层8，第二防护层8的材料与第一防护层7的材料优选为不同。
第一防护层7的材质是萤光粉-硅胶混合物，萤光粉-硅胶混合物含有黄光萤光粉和硅胶。功率芯片31可以是LED芯片，LED芯片发出的光与黄光萤光粉发出的光互补可以形成所需要的白光。可以根据实际需要设置其他种类的萤石粉。硅胶具有良好的导热性，硅胶可保证功率芯片31具有较好的耐热性，提高功率芯片31的散热效果，硅胶还具有缓冲效果，还可以保护功率芯片31，避免功率芯片31破损。
示例性地，第二防护层8的材料是环氧树脂，液态环氧树脂固化后不仅可以保护功能芯片32，防止功能芯片32受到外力而导致损坏，还可以吸收功能芯片32产生的热量，提高功能芯片32的散热效果。
参照图3，本发明还提供一种晶上系统封装结构的制备方法，包括：步骤S110至步骤S160。
步骤S110：在第一衬底11的第一面上形成第一互连层12。
具体的，步骤S110包括：步骤S111至步骤S113。
步骤S111：采用光刻和深刻蚀工艺在第一衬底11刻蚀形成第一孔洞，然后利用导电材料填充第一孔洞形成第一硅通孔14。具体的，采用光刻和深刻蚀工艺在第一衬底11刻蚀形成第一孔洞，第一孔洞形状、深度和数量可以根据实际需要设定，然后采用沉积和电镀工艺生长导电材料来填充第一孔洞形成第一硅通孔14，导电材料是铜。
在生长导电材料之前，需要先生长电镀所需要的介电层、阻挡层和种子层。通常是通过沉积介电材料（如聚合物、氧化物等）在第一孔洞表面形成的介电层。介电层的作用是隔离第一衬底11和待填充的金属层，以避免直接接触和电化学反应，同时提供良好的绝缘性能。介电层的材料是非导电材料，例如是SiO2。阻挡层用于阻止第一衬底11和金属层之间的相互扩散或反应。阻挡层可以有效防止金属离子的迁移，减少金属层与第一衬底11间的相互渗透，提高电镀的金属层的附着力和耐腐蚀性能，示例性地，阻挡层的材料是GaN。种子层是电镀过程中的起始层，其主要作用是提供一个金属化的表面，为后续金属的沉积提供良好的导电性能和附着力。种子层可以通过例如物理气相沉积（PVD）的方法形成，种子层的材料可以是Ti。
步骤S112：在第一衬底11的第一面生长SiO2介电层，然后通过生长于第一衬底11的SiO2介电层形成第一金属布线层121，第一金属布线层121电连接于第一硅通孔14。具体的，采用PECVD（等离子体增强化学气相沉积）工艺在第一晶圆基板1的顶部生长SiO2介电层，然后依次采用光刻、刻蚀和大马士革Cu工艺在第一晶圆基板1的顶部形成第一金属布线层121。步骤S110中可以形成多层金属布线。
步骤S113：将第一硅通孔14从第一衬底11的第二面露出。具体的，采用研磨和腐蚀的晶圆背面孔露头工艺，将第一硅通孔14从第一衬底11的第二面露出。可以先采用研磨工艺，然后采用腐蚀工艺，将第一硅通孔14从第一衬底11的第二面露出。
步骤S110还可以包括，在第一互连层12上形成第一围坝15，在第一互连层12上形成第一保护层16。
具体的，采用沉积、光刻、刻蚀和电镀工艺在第一互连层12上形成第一围坝15，采用化学镀工艺，在第一互连层12上形成第一保护层16。第一围坝15的材质是铜，第一保护层16的材质是金。
步骤S120：在第一衬底11的第二面处形成第一微通道13。
具体的，采用光刻和深刻蚀工艺在第一衬底11的第二面处形成第一微通道13，第一微通道13的优选与需要安装功率芯片31的位置对应。步骤S120还可以包括，采用电镀沉积工艺在第一微通道13的壁面生长金属壁5，和/或，采用电化学沉积方法在第一微通道13内填充泡沫金属6，金属壁5和泡沫金属6优选为导热性好的材料。
步骤S130：在第二衬底21的第一面上形成第二互连层22。
具体的，步骤S130包括：步骤S131至步骤S133。
步骤S131：采用光刻和深刻蚀工艺在第二衬底21刻蚀形成第二孔洞，然后利用导电材料填充第二孔洞形成第二硅通孔24。具体的，采用光刻和深刻蚀工艺在第二衬底21刻蚀形成第二孔洞，第二孔洞的形状、深度和数量可以根据实际需要设定，然后采用沉积和电镀工艺生长导电材料来填充第二孔洞形成第二硅通孔24，导电材料是铜。在生长导电材料之前，需要先生长电镀所需要的介电层、阻挡层和种子层。
步骤S132：在第二衬底21的第一面生长SiO2介电层，然后通过生长于第二衬底21的SiO2介电层形成第二金属布线层221，第二金属布线层221电连接于第二硅通孔24。具体的，采用PECVD（等离子体增强化学气相沉积）工艺在第二晶圆基板2的顶部生长SiO2介电层，然后依次采用光刻、刻蚀和大马士革Cu工艺在第二晶圆基板2的顶部形成第二金属布线层221。
步骤S133：将第二硅通孔24从第二衬底21的第二面露出。具体的，采用研磨和腐蚀的晶圆背面孔露头工艺，将第二硅通孔24从第二衬底21的第二面露出。可以先采用研磨工艺，然后采用腐蚀工艺，将第二硅通孔24从第二衬底21的第二面露出。
步骤S140：在第二衬底21的第二面处形成第二微通道23。
具体的，采用光刻和深刻蚀工艺在第二衬底21的第二面处形成第二微通道23，第二微通道23的优选与需要安装功率芯片31的位置对应。步骤S120还可以包括，采用电镀沉积工艺在第二微通道23的壁面生长金属壁5，和/或，采用电化学沉积方法在第二微通道23内填充泡沫金属6，金属壁5和泡沫金属6优选为导热性好的材料。
步骤S150：将步骤S120处理后的第一衬底11的第二面和步骤S140处理后的第二衬底21的第二面进行键合，使第一微通道13和第二微通道23互相连通形成微通道散热结构。
具体的，采用混合键合方法将第一晶圆基板1和第二晶圆基板2进行键合，实现将第一硅通孔14与第二硅通孔24键合，使第一微通道13和第二微通道23互相连通形成微通道散热结构。
步骤S160：将芯片3设置在第一互连层12，且设置在微通道散热结构对应的位置。
具体的，步骤S160包括：步骤S161至步骤S163。
步骤S161：在第一保护层16上印刷第一连接层17，将部分芯片3贴合在第一连接层17上后，进行烧结。具体的，在第一保护层16上印刷第一连接层17，将功率芯片31贴合在第一连接层17上后，在260±40℃温度下进行烧结，使功率芯片31焊接在第一互连层12上。第一连接层17的材质优选为纳米混合银焊膏，功率芯片31是GaN-LED大功率蓝光芯片。
步骤S162：将又一部分芯片3焊接在第二金属布线层221上。具体的，采用热压键合或者回流焊工艺将功能芯片32焊接在第二金属布线层221上。
步骤S163：对位于第一围坝15内的芯片3包裹第一防护层7，对又一部分芯片3包裹第二防护层8并固化，第二防护层8的材料与第一防护层7的材料不同。具体的，对第一围坝15内的芯片3灌封第一防护层7，第一围坝15内的芯片3可以是功率芯片31，第一防护层7的材质是萤光粉-硅胶混合物。对第一围坝15外的芯片3灌封第二防护层8并通过烘箱固化，第一围坝15外的芯片3可以是功能芯片32，第二防护层8的材质是液态环氧树脂。萤光粉-硅胶混合物含有黄光萤光粉和硅胶，功率芯片31与黄光萤光粉发出的光互补可以形成所需要的白光，也可以根据实际需要设置其他种类的萤石粉，硅胶可保证功率芯片31具有较好的耐热性，提高功率芯片31的散热效果，还可以保护功率芯片31，避免功率芯片31破损。液态环氧树脂固化后不仅可以保护功能芯片32，防止功能芯片32受到外力而导致损坏，还可以吸收功能芯片32产生的热量，提高功能芯片32的散热效果。
参照图4，本发明还提供一种晶上系统封装结构的制备方法，包括：步骤S210至步骤S240。
步骤S210：在第一衬底11的第一面上形成第一互连层12。
具体的，步骤S210包括：步骤S211至步骤S213。
步骤S211：采用光刻和深刻蚀工艺在第一衬底11刻蚀形成第一孔洞，然后利用导电材料填充第一孔洞形成第一硅通孔14。具体的，采用光刻和深刻蚀工艺在第一衬底11刻蚀形成第一孔洞，第一孔洞形状、深度和数量可以根据实际需要设定，然后采用沉积和电镀工艺生长导电材料来填充第一孔洞形成第一硅通孔14，导电材料是铜。在生长导电材料之前，需要先生长电镀所需要的介电层、阻挡层和种子层。介电层的材料是非导电材料，例如是SiO2。阻挡层的材料是GaN。种子层的材料是Ti。
步骤S212：在第一衬底11的第一面生长SiO2介电层，然后通过生长于第一衬底11的SiO2介电层形成第一金属布线层121，第一金属布线层121电连接于第一硅通孔14。具体的，采用PECVD（等离子体增强化学气相沉积）工艺在第一晶圆基板1的顶部生长SiO2介电层，然后依次采用光刻、刻蚀和大马士革Cu工艺在第一晶圆基板1的顶部形成第一金属布线层121。
步骤S213：将第一硅通孔14从第一衬底11的第二面露出。具体的，采用研磨和腐蚀的晶圆背面孔露头工艺，将第一硅通孔14从第一衬底11的第二面露出。可以先采用研磨工艺，然后采用腐蚀工艺，将第一硅通孔14从第一衬底11的第二面露出。
步骤S210还可以包括，在第一互连层12上形成第一围坝15，在第一互连层12上形成第一保护层16。
具体的，采用沉积、光刻、刻蚀和电镀工艺在第一互连层12上形成第一围坝15，采用化学镀工艺，在第一互连层12上形成第一保护层16。示例性地，第一围坝15的材质是铜，第一保护层16的材质是金。
步骤S220：在第一衬底11的第二面处形成第一微通道13。
具体的，采用光刻和深刻蚀工艺在第一衬底11的第二面处形成第一微通道13，第一微通道13的优选与需要安装功率芯片31的位置对应。步骤S120还可以包括，采用电镀沉积工艺在第一微通道13的壁面生长金属壁5，和/或，采用电化学沉积方法在第一微通道13内填充泡沫金属6，金属壁5和泡沫金属6优选为导热性好的材料。
步骤S230：将第一衬底11和密封盖4进行键合，使密封盖4设置的进口41和出口42分别与第一微通道13连通，以供流体通过进口41进入第一微通道13并通过出口42离开第一微通道13。
具体的，采用阳极键合工艺，将第一微通道13和密封盖4进行键合，使密封盖4设置的进口41和出口42分别与第一微通道13连通，以供流体通过进口41进入第一微通道13并通过出口42离开第一微通道13，通过循环泵和流体散热器形成循环。
步骤S240：将芯片3设置在第一互连层12，且设置在第一微通道13对应的位置。
具体的，步骤S240包括：步骤S241至步骤S243。
步骤S241：在第一保护层16上印刷第一连接层17，将部分芯片3贴合在第一连接层17上后，进行烧结。具体的，在第一保护层16上印刷第一连接层17，将功率芯片31贴合在第一连接层17上后，在260±40℃温度下进行烧结，使功率芯片31焊接在第一互连层12上。第一连接层17的材质优选为纳米混合银焊膏，功率芯片31是GaN-LED大功率蓝光芯片。
步骤S242：将又一部分芯片3焊接在第二金属布线层221上。具体的，采用热压键合或者回流焊工艺将功能芯片32焊接在第二金属布线层221上。
步骤S243：对位于第一围坝15内的芯片3包裹第一防护层7，对又一部分芯片3包裹第二防护层8并固化，第二防护层8的材料与第一防护层7的材料不同。具体地，对第一围坝15内的芯片3灌封第一防护层7，第一围坝15内的芯片3可以是功率芯片31，第一防护层7的材质是萤光粉-硅胶混合物。对第一围坝15外的芯片3灌封第二防护层8并通过烘箱固化，第一围坝15外的芯片3可以是功能芯片32，第二防护层8的材质是液态环氧树脂。萤光粉-硅胶混合物含有黄光萤光粉和硅胶，功率芯片31发出的光与黄光萤光粉发出的光互补可以形成所需要的白光，也可以根据实际需要设置其他种类的萤石粉，硅胶可保证功率芯片31具有较好的耐热性，提高功率芯片31的散热效果，还可以保护功率芯片31，避免功率芯片31破损。液态环氧树脂固化后不仅可以保护功能芯片32，防止功能芯片32受到外力而导致损坏，还可以吸收功能芯片32产生的热量，提高功能芯片32的散热效果。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
本文中所使用的，术语“层”、“区”指代包括具有一定厚度的区域的材料部分。层能够水平地、垂直地和/或沿着锥形表面延伸。层能够是均匀或不均匀连续结构的区域，其垂直于延伸方向的厚度可不大于连续结构的厚度。层能够包括多个层，可以是堆叠的多个层，也可以是离散地延伸的多个层。附图中各种区域、层的形状及它们之间的相对大小、位置关系仅是示例性地，实际可能因制造公差或技术限制而有所偏差，并可根据实际需求而调整设计。
以上公开的实施例中，除非另有明确的规定和限定，否则不限制各步骤的执行顺序，例如可以并行执行，也可以不同次序地先后执行。各步骤的子步骤还可以交错地执行。可以使用上述各种形式的流程，还可重新排序、增加或删除步骤，只要能够实现本公开实施方式提供的技术方案所期望的结果，本文在此不进行限制。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (6)

1.一种晶上系统封装结构，其特征在于，包括：第一晶圆基板、第二晶圆基板及芯片；
所述第一晶圆基板包括第一衬底、堆叠于所述第一衬底的第一互连层、及贯穿所述第一衬底并与所述第一互连层电连接的第一硅通孔，所述第一衬底的第一面与所述第一衬底的第二面沿第一方向相背对，所述第一互连层位于所述第一衬底的第一面，所述第一互连层包括第一金属布线层，所述第一衬底的第二面处设有第一微通道；
所述第二晶圆基板与所述第一晶圆基板堆叠，所述第二晶圆基板包括第二衬底、堆叠于所述第二衬底的第二互连层、及贯穿所述第二衬底并与所述第二互连层电连接的第二硅通孔，所述第二衬底的第一面与所述第二衬底的第二面沿所述第一方向相背对，所述第二互连层位于所述第二衬底的第一面，所述第一衬底的第二面与所述第二衬底的第二面连接，所述第二互连层包括第二金属布线层，所述第二衬底的第二面处设有第二微通道，所述第一微通道和所述第二微通道互相连通形成微通道散热结构；
所述第一互连层和所述第二互连层通过所述第一硅通孔和所述第二硅通孔电连接；
所述晶上系统封装结构的多个所述芯片包括功率芯片和功能芯片，所述功率芯片设置在所述第一互连层，所述功能芯片设置在所述第二互连层，至少部分所述芯片设置在所述微通道散热结构对应的位置。
2.根据权利要求1所述的晶上系统封装结构，其特征在于，所述第一互连层还包括电连接于所述第一金属布线层的第一焊盘，所述功率芯片与所述第一焊盘连接；
所述第二互连层还包括电连接于所述第二金属布线层的第二焊盘，所述功能芯片与所述第二焊盘连接。
3.根据权利要求1所述的晶上系统封装结构，其特征在于，还包括第一围坝、第一保护层及第一连接层，所述第一围坝堆叠于所述第一互连层并围绕所述芯片，所述芯片通过第一连接层、所述第一保护层电连接于所述第一互连层；
所述第一微通道内和所述第二微通道内均设置有金属壁；和/或，
所述第一微通道内和所述第二微通道内均填充有泡沫金属。
4.根据权利要求3所述的晶上系统封装结构，其特征在于，位于所述第一围坝内的所述功率芯片包裹有第一防护层，位于所述第一围坝外的所述功能芯片包裹有第二防护层，所述第二防护层的材料与所述第一防护层的材料不同。
5.一种制备晶上系统封装结构的方法，其特征在于，包括：
步骤S110：在第一衬底的第一面上形成第一互连层，包括：步骤S111：在所述第一衬底刻蚀形成第一孔洞，然后利用导电材料填充所述第一孔洞形成第一硅通孔；步骤S112：在所述第一衬底的第一面生长SiO2介电层，然后通过生长于所述第一衬底的所述SiO2介电层形成第一金属布线层，所述第一金属布线层电连接于所述第一硅通孔；步骤S113：将所述第一硅通孔从所述第一衬底的第二面露出；
步骤S120：在所述第一衬底的第二面处形成第一微通道；
步骤S130：在第二衬底的第一面上形成第二互连层，包括：步骤S131：在所述第二衬底刻蚀形成第二孔洞，然后利用导电材料填充所述第二孔洞形成第二硅通孔；步骤S132：在所述第二衬底的第一面生长SiO2介电层，然后通过生长于所述第二衬底的所述SiO2介电层形成第二金属布线层，所述第二金属布线层电连接于所述第二硅通孔；步骤S133：将所述第二硅通孔从所述第二衬底的第二面露出；
步骤S140：在所述第二衬底的第二面处形成第二微通道；
步骤S150：将步骤S120处理后的所述第一衬底的第二面和步骤S140处理后的所述第二衬底的第二面进行键合，使所述第一微通道和所述第二微通道互相连通形成微通道散热结构，并将所述第一硅通孔与所述第二硅通孔键合；以及
步骤S160：待设置的芯片包括功率芯片和功能芯片，将所述功率芯片设置在所述第一互连层，包括：步骤S162：将所述功能芯片焊接在所述第二金属布线层上，其中，至少部分所述芯片设置在所述微通道散热结构对应的位置。
6.根据权利要求5所述的制备晶上系统封装结构的方法，其特征在于，所述方法还包括：在所述第一互连层上形成第一围坝，在所述第一互连层上形成第一保护层；
步骤S160包括：
步骤S161：在所述第一保护层上印刷第一连接层，将所述功率芯片贴合在所述第一连接层上后，进行烧结；
步骤S163：对位于所述第一围坝内的芯片包裹第一防护层，对焊接于所述第二金属布线层的芯片包裹第二防护层并固化，所述第二防护层的材料与所述第一防护层的材料不同。
CN202311330498.3A 2023-10-16 2023-10-16 一种晶上系统封装结构及其制备方法 Active CN117080352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311330498.3A CN117080352B (zh) 2023-10-16 2023-10-16 一种晶上系统封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311330498.3A CN117080352B (zh) 2023-10-16 2023-10-16 一种晶上系统封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN117080352A CN117080352A (zh) 2023-11-17
CN117080352B true CN117080352B (zh) 2024-02-13

Family

ID=88717518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311330498.3A Active CN117080352B (zh) 2023-10-16 2023-10-16 一种晶上系统封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN117080352B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666283A (zh) * 2018-05-03 2018-10-16 中国电子科技集团公司第二十九研究所 一种微通道散热器结构及其制备方法
CN212084995U (zh) * 2020-07-08 2020-12-04 中芯长电半导体（江阴）有限公司 晶圆级封装结构
CN112750600A (zh) * 2020-12-29 2021-05-04 华进半导体封装先导技术研发中心有限公司 一种基于微流道的可调式电感及其制造方法
CN112838011A (zh) * 2021-04-12 2021-05-25 浙江集迈科微电子有限公司 散热芯片及其制作方法
CN114171407A (zh) * 2021-12-08 2022-03-11 通富微电子股份有限公司 扇出式封装方法及封装结构
CN114446907A (zh) * 2021-12-22 2022-05-06 中国电子科技集团公司第五十八研究所 一种三维集成tsv针肋微流道主动散热封装方法及结构
CN114975318A (zh) * 2022-04-29 2022-08-30 北京航天控制仪器研究所 一种内嵌微流道的三维集成硅基惯性微系统及其制造方法
CN116130436A (zh) * 2022-12-07 2023-05-16 之江实验室 集成多孔微流道散热结构阵列的封装结构及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108666283A (zh) * 2018-05-03 2018-10-16 中国电子科技集团公司第二十九研究所 一种微通道散热器结构及其制备方法
CN212084995U (zh) * 2020-07-08 2020-12-04 中芯长电半导体（江阴）有限公司 晶圆级封装结构
CN112750600A (zh) * 2020-12-29 2021-05-04 华进半导体封装先导技术研发中心有限公司 一种基于微流道的可调式电感及其制造方法
CN112838011A (zh) * 2021-04-12 2021-05-25 浙江集迈科微电子有限公司 散热芯片及其制作方法
CN114171407A (zh) * 2021-12-08 2022-03-11 通富微电子股份有限公司 扇出式封装方法及封装结构
CN114446907A (zh) * 2021-12-22 2022-05-06 中国电子科技集团公司第五十八研究所 一种三维集成tsv针肋微流道主动散热封装方法及结构
CN114975318A (zh) * 2022-04-29 2022-08-30 北京航天控制仪器研究所 一种内嵌微流道的三维集成硅基惯性微系统及其制造方法
CN116130436A (zh) * 2022-12-07 2023-05-16 之江实验室 集成多孔微流道散热结构阵列的封装结构及其制备方法

Also Published As

Publication number Publication date
CN117080352A (zh) 2023-11-17

Similar Documents

Publication Publication Date Title
US6733711B2 (en) Plastic packaging of LED arrays
US7196403B2 (en) Semiconductor package with heat spreader
US11145571B2 (en) Heat transfer for power modules
US10037972B2 (en) Electronic module comprising fluid cooling channel and method of manufacturing the same
US8569890B2 (en) Power semiconductor device module
US9961798B2 (en) Package and a method of manufacturing the same
US9263365B2 (en) Electronic component and electronic component cooling method
CN111261599B (zh) 基于石墨烯基封装衬板的大功率ipm的结构及加工工艺
US20110042784A1 (en) Mechanical Barrier Element for Improved Thermal Reliability of Electronic Components
CN113241332B (zh) 具有微流道的半导体结构、芯片堆叠结构以及制备方法
CN112928083B (zh) 一种功率器件栅区的散热装置及制作方法
CN114300428A (zh) 一种可六面散热的微流道封装结构及其制作方法
JP2022027650A (ja) 液体冷却リッドを含むパッケージ半導体装置及び形成方法
CN112185911A (zh) 包含垂直集成电路的半导体组合件及其制造方法
CN117080352B (zh) 一种晶上系统封装结构及其制备方法
CN112802806A (zh) 一种芯片封装结构及其封装方法
US10818576B2 (en) Methods of forming power electronic assemblies using metal inverse opals and cap structures
US10211067B1 (en) Methods of making wiring substrate for stackable semiconductor assembly and making stackable semiconductor assembly
CN115910950A (zh) 功率半导体器件封装结构和功率半导体器件模块
US11961782B2 (en) Integration of semiconductor device assemblies with thermal dissipation mechanisms
CN117219518B (zh) 微流道基板及其制造方法、晶上封装结构及其制造方法
CN217280846U (zh) 一种多芯片模组封装结构
CN112542433B (zh) 一种芯片封装结构及封装方法
CN219203149U (zh) 一种电热分离的微流道散热系统
CN112038307A (zh) 用于功率模块的热传递

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant