CN107611147A - 多芯片塑胶球状数组封装结构 - Google Patents
多芯片塑胶球状数组封装结构 Download PDFInfo
- Publication number
- CN107611147A CN107611147A CN201610541551.8A CN201610541551A CN107611147A CN 107611147 A CN107611147 A CN 107611147A CN 201610541551 A CN201610541551 A CN 201610541551A CN 107611147 A CN107611147 A CN 107611147A
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- plastic cement
- packaging structure
- spherical array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明为多芯片塑胶球状数组封装结构,多芯片塑胶球状数组封装结构包括:基板、第一芯片、第一封胶体、挡体、第二芯片、光学组件以及第二封胶体。基板具有上表面及与上表面相对的下表面。第一芯片设置于下表面且电性连接于基板。第一封装胶体包覆第一芯片。档体以第一表面设置于下表面并包围第一封胶体。第二芯片设置于上表面且电性连接于基板。光学组件以共晶接合结构设置于第二芯片。第二封胶体包覆第二芯片、光学组件及共晶接合结构。光学组件使得与第二芯片所感测波长范围一致的光线通过。借由本发明的实施,芯片上的密封及真空效果良好。
Description
技术领域
本发明为一种多芯片塑胶球状数组(MCPBGA)封装结构,特别为一种基板上下两面皆固着芯片而能提升封装结构可靠度的多芯片塑胶球状数组(MCPBGA)封装结构。
背景技术
由于科技快速地进步,因此也加速了影音多媒体普及化的速度,加上数字相机、数字摄影机以及数字扫瞄器…等产品大量问世,使得影像数字化成为了必然的趋势。而影像传感器则为这些数字产品中的关键组件,影像传感器可用以接收光信号或影像信号,并将所接收的信号转换成电信号后,再将电信号传送至电路板以进行分析,使得数字产品可提供照相、摄影…等功能。
为了要使得数字产品可满足轻薄短小的市场需求,因此目前主要使用的影像传感器,包括了:电荷耦合组件影像传感器(CCD)、互补式金属氧化半导体影像传感器(CMOS)…等,因此如何改善影像传感器的封装技术,并使得影像传感器的体积可微小化,变成了影响数字产品尺寸的关键。
此外,影像传感器封装技术除了须提供可大量生产以及材料成本低廉的优点以外,因为影像传感器上的感光区相当敏感,所以需要以适当封装方式加以保护避免受到尘粒与水气的影响,如此才可确保数字产品的使用寿命及质量,进而可提高影像传感器的成像性能及封装可靠度。
有鉴于此,如何通过结构上的改良以发展出一种封装结构,可以提升感测灵敏度且简化复杂的制作工艺,以降低成本,已然成为一个重要的课题。
发明内容
本发明要解决的技术问题是提供一种多芯片塑胶球状数组封装结构,提高第二芯片上的密封及真空效果,减小整体封装面积并避免基板产生翘曲,确保产品可靠度。
本发明解决其技术问题是采用以下技术方案来实现的。
本发明公开一种多芯片塑胶球状数组封装结构,该多芯片塑胶球状数组封装结构包括:基板,该基板具有上表面及与该上表面相对的下表面;第一芯片,设置于该下表面且电性连接于该基板;第一封胶体,包覆该第一芯片;挡体,该档体以第一表面设置于该下表面并包围该第一封胶体;第二芯片,设置于该上表面且电性连接于该基板;光学组件,该光学组件以共晶接合结构设置于该第二芯片;以及第二封胶体,包覆该第二芯片、该光学组件及该共晶接合结构。
本发明解决其技术问题还可采用以下技术措施进一步实现。
上述的多芯片塑胶球状数组封装结构,其中该光学组件以及该第二芯片之间通过该共晶接合结构以形成真空区域,且该第二芯片具有感测部位于该真空区域。
上述的多芯片塑胶球状数组封装结构,其中该第一芯片通过至少一第一打线电性连接于该基板,该第一封胶体覆盖该第一芯片以及该第一打线,且该第二芯片通过至少一第二打线电性连接于该基板,该第二封胶体包覆该第二芯片、该第二打线以及该光学组件。
上述的多芯片塑胶球状数组封装结构,其中该挡体的外围与该基板的外围齐平。
上述的多芯片塑胶球状数组封装结构,其中该第二封胶体的外围与该基板的外围切齐。
上述的多芯片塑胶球状数组封装结构,其中该基板10的厚度大于等于该第二封胶体最大厚度的20%。
上述的多芯片塑胶球状数组封装结构,其中该挡体的该第一表面以黏着层黏附固设于该基板的该下表面。
上述的多芯片塑胶球状数组封装结构,其中该第一封胶体的厚度小于等于该挡体加上该黏着层的厚度。
上述的多芯片塑胶球状数组封装结构,其中该第二封胶体的上缘与光学组件上缘延伸的平面形成介于0-60度之间的夹角。
上述的多芯片塑胶球状数组封装结构,该多芯片塑胶球状数组封装结构还包括至少一个被动组件,该被动组件电性连接于该基板,且该被动组件被该第二封胶体所覆盖。
本发明为多芯片塑胶球状数组封装结构,该多芯片塑胶球状数组封装结构包括:基板、第一芯片、第一封胶体、挡体、第二芯片、光学组件以及第二封胶体。该基板具有上表面及与该上表面相对的下表面。该第一芯片设置于该下表面且电性连接于该基板。该第一封装胶体包覆该第一芯片。该档体以第一表面设置于该下表面并包围该第一封胶体。该第二芯片设置于该上表面且电性连接于该基板。该光学组件以共晶接合结构设置于该第二芯片。第二封胶体包覆该第二芯片、该光学组件及该共晶接合结构结构。该光学组件使得与该第二芯片所感测波长范围一致的光线通过。
借由本发明的实施,至少可以达到下列进步功效:
不须复杂制作工艺或昂贵制造设备,实施成本低廉。
第二芯片上的密封及真空效果良好。
可以解决芯片小背大或是相邻摆放大幅增加整体封装面积的缺点。
可以避免基板产生翘曲,确保产品可靠度。
挡体完全包覆第一芯片及第一打线,避免第一封胶体溢胶对焊接端点产生污染。
第二封胶体上缘呈特定范围夹角θ的倾斜,可以避免第二封胶体溢胶至光学组件表面产生污染。
为使任何熟习相关技术者了解本发明的技术内容并据以实施,且根据本说明书所揭露的内容、权利要求书及附图,任何熟习相关技术者可轻易地理解本发明相关的目的及优点,因此将在实施方式中详细叙述本发明的详细特征以及优点。
附图说明
图1为本发明实施例的一种多芯片塑胶球状数组封装结构的剖视示意图。
图2为本发明实施例的另一种多芯片塑胶球状数组封装结构的剖视示意图。
图3为本发明实施例的一种第二封胶体具有倾斜角及限定第一封胶体的厚度的剖视示意图。
图4为本发明实施例的一种基板上进一步设置被动组件的多芯片塑胶球状数组封装结构的剖视示意图。
图5为本发明实施例的一种基板下表面设置两个芯片的多芯片塑胶球状数组封装结构的剖视示意图。
【主要组件符号说明】
100: 多芯片塑胶球状数组封装结构
10: 基板 11: 上表面
12: 下表面 20: 第一芯片
21: 第一打线 25: 第三芯片
27: 第三打线 30: 第一封胶体
40: 挡体 41: 第一表面
42: 第二表面 43: 黏着层
50: 焊接端点 60: 第二芯片
61: 第二打线 62: 感测部
70: 光学组件 80: 共晶接合结构
81: 真空区域 90: 第二封胶体
95: 被动组件 d: 第一厚度
D: 第二厚度 h1: 基板厚度
h2: 第二封胶体90的最大厚度
具体实施方式
请参考图1所示,为实施例的一种多芯片塑胶球状数组封装结构100,其具有:基板10(Base Core);第一芯片20;第一封胶体30(First Compound);挡体40(Dam Core);第二芯片60;光学组件70;以及第二封胶体90(Second Compound)。
如图1所示,基板10,其可以为塑胶基板,具有上表面11及与上表面11相对的下表面12,而基板10也可以是一个具有至少一组电路(Electric Traces)结合至少一个贯孔(Through Hole)的塑胶电路基板(Plastic PCB)。
如图1所示,第一芯片20,设置于基板10的下表面12,并且可以通过至少一条第一打线21(First Bonding Wire)与基板10电性连接,至于第一芯片20设置于下表面12的方式则可以是以固设或黏着的方式为之。
第一芯片20可以为系统芯片,举例来说:数字处理器芯片(DSP,Digital SignalProcessor)或是红外线信号处理芯片(IR Signal Processor),且第一芯片20的厚度可以大于100微米,在本实施例中,第一芯片20的厚度选择在200微米加减10%的范围。
另一方面,将第一芯片20与基板10电性连接的第一打线21可以使用金线、铜线、导电合金线或是其他导电性佳且不易产生氧化或化学作用的金属线。
同样如图1所示,第一封胶体30(First Compound),可以完整包围且覆盖第一芯片20。第一封胶体30的材料可以选自为液态封胶体(Liquid Compound)或是热固型封胶体,而且第一封胶体30具有能完全包覆并覆盖第一芯片20的厚度,借此达到保护第一芯片20的功效。
再如图1所示,挡体40(Dam Core)具有第一表面41以及相对于第一表面41的第二表面42。档体40通过第一表面41设置于基板10的下表面12,并且挡体40直接包围第一封胶体30。挡体40的第二表面42上设置有与基板10电性连接的多个焊接端点50,其中焊接端点50可以为焊接球(Solder Ball)或是焊接脚垫(Solder Pad)。
如图1至图3所示,挡体40的外围可以与基板10的外围齐平,而且挡体40的第一表面41可以以黏着层43黏附固设于基板10的下表面12,借由黏着层43可以用来保护基板10下表面12的电路或贯孔(图中未显示)。
如图3所示,在本实施例当中,第一封胶体30具有第一厚度d小于等于挡体40的厚度加上黏着层43厚度所形成的第二厚度D,如此挡体40便能防止第一封胶体30溢流至挡体40的第二表面42,进而导致焊接端点50或焊接脚垫产生污染,影响其正常功能。
仍请参考图1所示,第二芯片60例如为影像感测芯片(IR Sensor Chip),设置于(固设、黏着)基板10的上表面11,所述的第二芯片60通过第二打线61与基板10电性连接。
再者,第二芯片60还具有感测部62,且第二芯片60以与感测部62相对的一面固设于基板10的上表面11,如此,感测部62可接收感测媒介并正常运作。
而与第二芯片60以及基板10电性连接的第二打线61可以使用金线、铜线、导电合金线或是其他导电性佳且不易产生氧化或化学作用的金属线。
由于第二芯片60的尺寸(第二芯片60与基板10接触面积)通常大于第一芯片20的尺寸(第一芯片20与基板10接触面积),且第二芯片60必须以感测部62感测影像信号,如上所述的第二芯片60及第一芯片20分别固设于基板10的上表面11及下表面12,可以避免两者固设于基板10同一表面时产生小背大或是相邻摆放大幅增加整体封装面积的缺点。
而为了可以负担第二芯片60及第一芯片20,并且在封装制作工艺中不会产生翘曲导致多芯片塑胶球状数组封装结构100异常或失效,基板10在设计上需要具有特定的厚度h1。第二封胶体90的最大厚度h2,则是指第二封胶体90上缘与光学组件70相接处至基板10的上表面11的垂直距离。因此,基板10的厚度h1以大于等于第二封胶体90的最大厚度h2的20%为原则。在本实施例中,可以选用大于等于0.3毫米(mm)的基板10,或是选用厚度为第二封胶体90厚度的30%到80%之间的基板10。
而前述的第一芯片20或第二芯片60,可以为互补式金氧半导体芯片(CMOS Chip),其制作工艺成熟、使用量大、且成本较为低廉。
请再参考图1所示,光学组件70(Filter),其是以共晶接合结构80(EutecticJoining Ring)固设于第二芯片60上,且不遮蔽第二芯片60的感测部62。
光学组件70可以提供特定波长范围的光线通过,而滤除其他的光信号,消除杂光干扰并确保第二芯片60的影像感测功能。所述特定波长范围则是与第二芯片60所能感测的光线的波长范围一致。
如此,光学组件70以及第二芯片60通过共晶接合结构80围绕形成一个真空区域81,而第二芯片60的感测部62位于真空区域81内且不受遮蔽。
所述的共晶接合结构80,可以选择为一个具有真空密封的效果的焊锡环(SolderRing),或其他金属材质或合金材质所形成的共晶接合结构80。
以金属材质或合金材质所形成的共晶接合结构80,其真空密封效果较业界使用的有机接着体(Organic Seal Material)更为优异,可以避免水气进入真空区域81,并使真空区域81维持在有效的真空状态。
请再参考图1所示,第二封胶体90,包覆第二芯片60、光学组件70及共晶接合结构80的周围。
第二封胶体90的外围可以与基板10的外围齐平,且第二封胶体90的材料可以选自为液态封胶体(Liquid Compound)或是热固型封胶体,本发明并不以此为限制。
请参考图1至图3所示,第二封胶体90的上缘可以呈特定范围夹角θ的倾斜,且高度自第二封胶体90与光学组件70上缘交接处向边缘递减,如此,第二封胶体90的上缘与光学组件70上缘延伸的平面便形成一夹角θ,可以控制使第二封胶体90不会爬胶(溢胶)到光学组件70上而影响第二芯片60的感测功能,其中夹角θ可以选择为介于0-60度之间。
接着,请参考图4所示,多芯片塑胶球状数组封装结构100的基板10的上表面11可以进一步设置一个以上的被动组件95,被动组件95除了与基板10电性相连接之外,也同时受第二封胶体90所覆盖与保护。进一步来说,被动组件95可以为电容、电阻或其他的被动式电子组件。
再如图5所示,在应用需要时,多芯片塑胶球状数组封装结构100的基板10下表面12也可以设置多个芯片。在本实施例中,基板10的下表面设置第一芯片20以及设置于第一芯片20上的第三芯片25,且第一芯片20以第一打线21电性连接于基板10且第三芯片25以第三打线27电性连接于基板10。
而设置所述第一芯片20及第三芯片25的总厚度或是第一封胶体30的第一厚度d,会小于等于挡体40的厚度加上黏着层43的厚度以形成的第二厚度D。
总而言之,多芯片塑胶球状数组封装结构100因为具有所述的特征:将面积较小的第一芯片20与面积较大的第二芯片60放在基板10的两面,第一芯片20并被挡体40所包围;仅可让红外光穿透的光学组件70并以真空密封良好的共晶接合结构80固着于外线感测芯片60并露出感测部62;第二封胶体90完全包覆第二打线61并包覆于与第二芯片60及光学组件70的边缘,第一封胶体30则完全包覆住第一芯片20以及第一打线21;第二封胶体90上缘呈特定范围夹角θ的倾斜,亦即与光学组件70具有0-60度的夹角θ,以防止溢胶到光学组件70;基板10的厚度选择大于0.3mm,而能承受第一芯片20及第二芯片60两个芯片的重量,并且于制作工艺中不产生翘曲(warpage);以及第一封胶体30完全包覆第一芯片20及第一打线21,且其厚度不大于挡体40加上黏着层43的厚度,因此具备了不须复杂制作工艺或昂贵制造设备,实施成本低廉;第二芯片60的密封及真空效果良好;可以解决芯片面积小背面积大或是相邻摆放大幅增加整体封装面积的缺点;可以避免基板10产生翘曲,确保产品可靠度;挡体40完全包覆第一芯片20及第一打线21,避免第一封胶体30溢胶对焊接端点50或焊接脚垫产生污染;以及第二封胶体90上缘呈特定范围夹角θ的倾斜,可以避免第二封胶体90溢胶至光学组件70表面产生污染的优点及进步功效。
而上述各实施例中,第一芯片20与第二芯片60并可以分别以芯片结合树脂(diebond epoxy)分别固设于基板10的下表面12与上表面11。
上述各实施例是用以说明本发明的特点,其目的在使熟习该技术者能了解本发明的内容并据以实施,而非限定本发明的专利范围,故凡其他未脱离本发明所揭示的精神而完成的等效修饰或修改,仍应包含在申请专利范围中。
Claims (10)
1.一种多芯片塑胶球状数组封装结构,其特征在于,该多芯片塑胶球状数组封装结构包括:
基板,该基板具有上表面及与该上表面相对的下表面;
第一芯片,设置于该下表面且电性连接于该基板;
第一封胶体,包覆该第一芯片;
挡体,该档体以第一表面设置于该下表面并包围该第一封胶体;
第二芯片,设置于该上表面且电性连接于该基板;
光学组件,该光学组件以共晶接合结构设置于该第二芯片;以及
第二封胶体,包覆该第二芯片、该光学组件及该共晶接合结构。
2.根据权利要求1所述的多芯片塑胶球状数组封装结构,其特征在于,其中该光学组件以及该第二芯片之间通过该共晶接合结构以形成真空区域,且该第二芯片具有感测部位于该真空区域。
3.根据权利要求1所述的多芯片塑胶球状数组封装结构,其特征在于,其中该第一芯片通过至少一第一打线电性连接于该基板,该第一封胶体覆盖该第一芯片以及该第一打线,且该第二芯片通过至少一第二打线电性连接于该基板,该第二封胶体包覆该第二芯片、该第二打线以及该光学组件。
4.根据权利要求1所述的多芯片塑胶球状数组封装结构,其特征在于,其中该挡体的外围与该基板的外围齐平。
5.根据权利要求1所述的多芯片塑胶球状数组封装结构,其特征在于,其中该第二封胶体的外围与该基板的外围切齐。
6.根据权利要求1所述的多芯片塑胶球状数组封装结构,其特征在于,其中该基板的厚度大于等于该第二封胶体最大厚度的20%。
7.根据权利要求1所述的多芯片塑胶球状数组封装结构,其特征在于,其中该挡体的该第一表面以黏着层黏附固设于该基板的该下表面。
8.根据权利要求7所述的多芯片塑胶球状数组封装结构,其特征在于,其中该第一封胶体的厚度小于等于该挡体加上该黏着层的厚度。
9.根据权利要求1所述的多芯片塑胶球状数组封装结构,其特征在于,其中该第二封胶体的上缘与光学组件上缘延伸的平面形成介于0-60度之间的夹角。
10.根据权利要求1所述的多芯片塑胶球状数组封装结构,其特征在于,该多芯片塑胶球状数组封装结构还包括至少一个被动组件,该被动组件电性连接于该基板,且该被动组件被该第二封胶体所覆盖。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610541551.8A CN107611147B (zh) | 2016-07-11 | 2016-07-11 | 多芯片塑胶球状数组封装结构 |
TW106112672A TWI652808B (zh) | 2016-07-11 | 2017-04-14 | 多晶片塑膠球狀陣列封裝結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610541551.8A CN107611147B (zh) | 2016-07-11 | 2016-07-11 | 多芯片塑胶球状数组封装结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107611147A true CN107611147A (zh) | 2018-01-19 |
CN107611147B CN107611147B (zh) | 2020-02-18 |
Family
ID=61055195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610541551.8A Expired - Fee Related CN107611147B (zh) | 2016-07-11 | 2016-07-11 | 多芯片塑胶球状数组封装结构 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN107611147B (zh) |
TW (1) | TWI652808B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI698012B (zh) * | 2018-09-27 | 2020-07-01 | 勝麗國際股份有限公司 | 感測器封裝結構 |
CN112820749A (zh) * | 2018-09-29 | 2021-05-18 | 深圳市汇顶科技股份有限公司 | 芯片封装结构、方法和电子设备 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI733093B (zh) * | 2019-03-14 | 2021-07-11 | 力成科技股份有限公司 | 半導體封裝結構及其製造方法 |
TWI716124B (zh) | 2019-09-27 | 2021-01-11 | 力成科技股份有限公司 | 半導體封裝結構及其製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040077118A1 (en) * | 2001-01-15 | 2004-04-22 | Christophe Prior | Sensor semiconductor package, provided with an insert, and method for making same |
CN101075603A (zh) * | 2006-05-17 | 2007-11-21 | 大瀚光电股份有限公司 | 取像模组封装结构及其封装方法 |
CN101989607A (zh) * | 2009-07-29 | 2011-03-23 | 胜开科技股份有限公司 | 影像感测器封装结构 |
CN105247678A (zh) * | 2013-06-03 | 2016-01-13 | 奥普蒂兹公司 | 具有暴露的传感器阵列的传感器封装以及制造其的方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201503334A (zh) | 2013-07-08 | 2015-01-16 | Kingpaktechnology Inc | 影像感測器二階段封裝方法 |
TW201505135A (zh) | 2013-07-25 | 2015-02-01 | Lingsen Precision Ind Ltd | 光學模組的封裝結構 |
US9425150B2 (en) | 2014-02-13 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-via interconnect structure and method of manufacture |
-
2016
- 2016-07-11 CN CN201610541551.8A patent/CN107611147B/zh not_active Expired - Fee Related
-
2017
- 2017-04-14 TW TW106112672A patent/TWI652808B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040077118A1 (en) * | 2001-01-15 | 2004-04-22 | Christophe Prior | Sensor semiconductor package, provided with an insert, and method for making same |
CN101075603A (zh) * | 2006-05-17 | 2007-11-21 | 大瀚光电股份有限公司 | 取像模组封装结构及其封装方法 |
CN101989607A (zh) * | 2009-07-29 | 2011-03-23 | 胜开科技股份有限公司 | 影像感测器封装结构 |
CN105247678A (zh) * | 2013-06-03 | 2016-01-13 | 奥普蒂兹公司 | 具有暴露的传感器阵列的传感器封装以及制造其的方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI698012B (zh) * | 2018-09-27 | 2020-07-01 | 勝麗國際股份有限公司 | 感測器封裝結構 |
CN112820749A (zh) * | 2018-09-29 | 2021-05-18 | 深圳市汇顶科技股份有限公司 | 芯片封装结构、方法和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
TWI652808B (zh) | 2019-03-01 |
TW201813066A (zh) | 2018-04-01 |
CN107611147B (zh) | 2020-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10008533B2 (en) | Semiconductor package | |
US8969120B2 (en) | Two-stage packaging method of image sensors | |
JP5095074B2 (ja) | パッケージ積層構造 | |
CN100485948C (zh) | 半导体装置模块 | |
US20090284628A1 (en) | Image sensor package and camera module utilizing the same | |
US20090045476A1 (en) | Image sensor package and method for forming the same | |
US9716193B2 (en) | Integrated optical sensor module | |
CN107611147A (zh) | 多芯片塑胶球状数组封装结构 | |
KR101579623B1 (ko) | 이미지 센서용 반도체 패키지 및 그 제조 방법 | |
US5994783A (en) | Semiconductor chip package and fabrication method thereof | |
KR20140112300A (ko) | 반도체 패키지 및 그 제조방법 | |
US20050258518A1 (en) | Image sensor package module with a leadless leadframe between chips | |
CN106298699A (zh) | 封装结构以及封装方法 | |
US6630661B1 (en) | Sensor module with integrated discrete components mounted on a window | |
CN105355641B (zh) | 高像素影像传感芯片的封装结构及封装方法 | |
KR20170073796A (ko) | 반도체 패키지 및 패키지 제조 방법 | |
US6137170A (en) | Mount for semiconductor device | |
TWI559464B (zh) | 封裝模組及其基板結構 | |
TWI648848B (zh) | 光學元件封裝結構 | |
US20060255253A1 (en) | Method for packaging an image sensor die and a package thereof | |
CN206259337U (zh) | 封装结构 | |
TWI427748B (zh) | 影像感測晶片封裝結構 | |
CN104716115A (zh) | 传感器封装及其制造方法 | |
US20080283982A1 (en) | Multi-chip semiconductor device having leads and method for fabricating the same | |
US8058725B2 (en) | Package structure and package substrate thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200218 Termination date: 20200711 |