TWI648848B - 光學元件封裝結構 - Google Patents

光學元件封裝結構 Download PDF

Info

Publication number
TWI648848B
TWI648848B TW106120055A TW106120055A TWI648848B TW I648848 B TWI648848 B TW I648848B TW 106120055 A TW106120055 A TW 106120055A TW 106120055 A TW106120055 A TW 106120055A TW I648848 B TWI648848 B TW I648848B
Authority
TW
Taiwan
Prior art keywords
optical element
substrate
light
transmitting plate
bonding layer
Prior art date
Application number
TW106120055A
Other languages
English (en)
Other versions
TW201810634A (zh
Inventor
杜修文
辛宗憲
陳建儒
Original Assignee
勝麗國際股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 勝麗國際股份有限公司 filed Critical 勝麗國際股份有限公司
Publication of TW201810634A publication Critical patent/TW201810634A/zh
Application granted granted Critical
Publication of TWI648848B publication Critical patent/TWI648848B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本案提供一種光學元件封裝結構，包括：一基板，具有相對的第一表面及第二表面；一阻隔結構，形成於該基板之第一表面上，圍繞基板上之一容置區域；一光學元件晶片，放置於基板之第一表面上並位於容置區域內；一接合層，形成於阻隔結構之部分上緣上方；一透光板，放置於接合層上，完全覆蓋接合層及容置區域，透光板之側緣超出接合層之外緣，透光板具有相對的第一表面及第二表面，第二表面朝向容置區域；以及一封膠體，完全覆蓋透光板之側緣及接合層之外緣，並部分覆蓋透光板之第二表面及阻隔結構之上緣，利用此種小型化光學元件封裝結構，所使用之封裝材料可減量，節省製造成本。

Description

光學元件封裝結構
本案有關於一種光學元件封裝結構，尤指一種具有較佳可靠度及較小封裝尺寸的光學元件封裝結構。
圖1為習知影像感測器封裝結構10的側面剖視圖，其中，影像感測晶片12固定在基板11上，並透過打線13及基板11內的通孔14電性連接至外部線路(未繪示)，影像感測晶片12的周圍設有阻隔結構15，透光板16放置在阻隔結構15上，使得影像感測晶片12位於基板11、阻隔結構15及透光板16圍成的容置空間內，最外層的封膠體17則包覆固定基板11、阻隔結構15及透光板16。
當環境或測試條件嚴峻時，例如其條件涉及高溫或高濕度環境，從通孔14進入的水氣如果在影像感測晶片12的感測面或透光板16的下表面凝結成小水珠，將嚴重影響影像感測晶片12擷取影像的品質，滲入的濕氣也會影響封裝內部的電氣性能，因此整個光學元件品質及可靠度皆產生大幅下降，往往不合產品規格或是長期正常使用之需求。
另一方面，習知影像感測器封裝結構10之封裝尺寸往往過於龐大，不但生產材料之耗用成本無法下降，製造工具的使用耗 損及維護成本也甚為龐大。
再者，習知影像感測器封裝結構10的封膠體17包覆到透光板16的上表面，容易於製程中汙染透光板16，影響影像感測器封裝結構10之功能的正常使用。
因此，在不影響正常功能的條件下，提出一種小型化且具有高可靠度性能的光學元件封裝結構為發展本案之主要目的之一。
為了解決上述問題，本案提出一種小型化光學元件封裝結構，使用之封裝材料可減量，節省製造成本。
為了解決上述問題，本案提出一種具較佳可靠度之光學元件封裝結構，可改善水氣進入光學元件封裝結構內影響內部光學元件的情況。
本案提供一種光學元件封裝結構，包括：一基板，具有相對的第一表面及第二表面；一阻隔結構，形成於該基板之該第一表面上，圍繞該基板上之一容置區域；一光學元件晶片，放置於該基板之該第一表面上並位於該容置區域內；一接合層，形成於該阻隔結構之部分上緣上方；一透光板，放置於該接合層上，完全覆蓋該接合層及該容置區域，該透光板之側緣超出該接合層之外緣，該透光板具有相對的第一表面及第二表面，該第二表面朝向該容置區域；以及一封膠體，完全覆蓋該透光板之該側緣及該接合層之該外緣，並部分覆蓋該透光板之該第二表面及該阻隔結構之該上緣。
於一實施例中，該封膠體之外緣與該阻隔結構之外緣對齊。
於一實施例中，該封膠體更完全覆蓋該阻隔結構之外緣，並部分覆蓋該基板之該第一表面，該封膠體之外緣與該基板之側緣對齊。
於一實施例中，該封膠體之上緣與該透光板之該第一表面之延伸平面呈一夾角，該夾角介於5度~60度之間。
於一實施例中，更包括至少一打線，電性連接該光學元件晶片與一外部電路；至少一焊墊，與該至少一打線連接，該焊墊設置於該基板之該第一表面上或該阻隔結構之該上緣。
於一實施例中，該基板內具有複數個通孔，貫通該基板之該第一表面及該第二表面，該些通孔於該基板之該第一表面之開口係位於該光學元件晶片、該阻隔結構或該封膠體下方，該些開口與該光學元件晶片、該阻隔結構或該封膠體之間形成一保護膜。
於一實施例中，該透光板具有一階梯狀側緣，該封膠體完全覆蓋該階梯狀側緣。
本案提供一種光學元件封裝結構，包括：一基板，具有相對的第一表面及第二表面；一阻隔結構，形成於該基板之該第一表面上，圍繞該基板上之一容置區域；一光學元件晶片，放置於該基板之該第一表面上並位於該容置區域內；至少一打線，電性連接該光學元件晶片與一外部電路；一透光板，放置於該阻隔結構上，完全覆蓋該容置區域；以及一封膠體，完全覆蓋該透光板之側緣及該阻隔結構之外緣，其中，該基板內具有複數個通孔，貫穿該基板之該第一表面及該第二表面，該些通孔於該基板之該第一表面之開 口係位於該光學元件晶片、該阻隔結構或該封膠體下方，該些開口與該光學元件晶片、該阻隔結構或該封膠體之間形成一保護膜，該打線通過該通孔電性連接至該外部電路。
於一實施例中，該保護膜為一防焊漆。
於一實施例中，該通孔內填塞入導電材料、防焊漆或樹脂。
於一實施例中，更包括一接合層，位於該透光板與該阻隔結構之間，該透光板完全覆蓋該接合層且該透光板之側緣超出該接合層之外緣。
10、20‧‧‧光學元件封裝結構
11、21‧‧‧基板
12、22‧‧‧光學元件晶片
13、23、43‧‧‧打線
14、24‧‧‧通孔
15、25‧‧‧阻隔結構
16、26、26’‧‧‧透光版
17、27、27’、57‧‧‧封膠體
28‧‧‧接合層
31‧‧‧層合膜
32‧‧‧保護膜
35‧‧‧容置區域
42‧‧‧電路晶片
51‧‧‧被動元件
65‧‧‧凹槽
66‧‧‧間隔
211、261‧‧‧第一表面
212、262‧‧‧第二表面
213、263、263’‧‧‧側緣
221‧‧‧工作表面
222‧‧‧光學微結構
231、431‧‧‧焊墊
232‧‧‧佈線
241‧‧‧填充物
251、271、271’、281、571‧‧‧內緣
252、272、282、572‧‧‧外緣
253、273、273’‧‧‧上緣
D1、D2‧‧‧高度
圖1為習知影像感測器封裝結構的側面剖視圖。
圖2為根據本案一實施例之光學元件封裝結構的側面剖視圖。
圖3為根據本案另一實施例之光學元件封裝結構的側面剖視圖。
圖4為根據本案又一實施例之光學元件封裝結構的側面剖視圖。
圖5為根據本案又一實施例之光學元件封裝結構的側面剖視圖。
圖6為根據本案又一實施例之光學元件封裝結構的側面剖視圖。
圖7為根據本案又一實施例之光學元件封裝結構的側面剖視圖。
圖8為根據本案又一實施例之光學元件封裝結構的側面剖視圖。
圖9為根據本案又一實施例之光學元件封裝結構的側面剖視圖。
圖10為根據本案又一實施例之光學元件封裝結構的側面剖視圖。
圖11A為用於生成本案一實施例之光學元件封裝結構的基板設計 上視圖。
圖11B為使用圖11A之基板設計所生成光學元件封裝結構的側視圖。
圖12A為用於生成本案另一實施例之光學元件封裝結構的基板設計上視圖。
圖12B為使用圖12A之基板設計所生成光學元件封裝結構的側視圖。
圖13A為用於生成本案又一實施例之光學元件封裝結構的基板設計上視圖。
圖13B為使用圖13A之基板設計所生成光學元件封裝結構的側視圖。
體現本案特徵與優點的一些典型實施例將在說明中詳細敘述，應理解的是本案能夠在不同的樣態上具有各種的變化，其皆不脫離本案的範圍，且其中的說明及圖式在本質上係當作說明之用，而非用以限制本案。
圖2為根據本案一實施例之光學元件封裝結構的側面剖視圖，光學元件封裝結構20包括基板21、光學元件晶片22、阻隔結構25、接合層28，透光板26以及封膠體27。其中，基板21(例如為塑膠基板)具有相對的第一表面211及第二表面212，光學元件晶片22固定在基板21的第一表面211上(例如以黏著層、膠體、或是晶片接著樹脂(die bond epoxy)等固著方式)，光學元件晶片22的工作面(感測面)221朝向遠離基板21的方向，亦即朝向透光 板26，在基板21的第一表面211上另外設置可與第二表面212上的錫球(solder ball)、接腳、引腳、接墊、接線或電極等(未繪示)電性連接的焊墊231，光學元件晶片22藉由打線23與焊墊231完成電性連接，焊墊231與打線23的數量依實際需求配置，使光學元件晶片22的感測訊號可以傳送到外部電路(未繪示)、或自外部電路接收驅動訊號。本案的光學元件晶片22例如為影像感測晶片，但並不限於此，任何易受濕氣影響的其他光學元件晶片均可利用本案各實施例的封裝結構以提高其耐候性及可靠性。
在基板21上方設置有阻隔結構25，圍繞在光學元件晶片22的外圍，阻隔結構25可以和基板21的材質相同，例如塑膠，另外亦可使用彈性體或矽膠，用於隔離外部環境並保護光學元件晶片22，阻隔結構25可利用已知的方式固定在基板21的第一表面211上，較佳者，可利用層合膜(lamination film)3將阻隔結構25貼附在基板21的第一表面211上。
透光板26具有相對的第一表面261和第二表面262，其中第二表面262朝向光學元件晶片22，透光板26藉由阻隔結構25跨設在光學元件晶片22上方，亦即透光板26與光學元件晶片22之間具有間隙，透光板26可以為光學玻璃、透鏡或是透光板狀體，更進一步可以具有單面鍍膜或是雙面鍍膜，而單面鍍膜或雙面鍍膜的任一鍍膜層可以包括抗反射層、紅外線穿透層、抗紅外線層或抗紫外線層等具有特殊效果的膜層。
在阻隔結構25與透光板26之間設置了一圈接合層28(例如以塗佈方式形成)，其材質可為玻璃接著樹脂(glass mount epoxy，GME)，特別是對於玻璃有較佳的黏著性，因此基板21、阻 隔結構25、接合層28及透光板26圍出密閉空間的容置區域35，光學元件晶片22便放置在容置區域35內。接合層28的內緣281大致上不超出阻隔結構25的內緣251，舉例來說接合層28的內緣281與阻隔結構25的內緣251對齊，或是接合層28的內緣281位於阻隔結構25的內緣251及外緣252之間，如此塗佈的樹脂不會流入容置區域35內與線材接觸；另外，透光板26的側緣263則超出接合層28的外緣282，亦即接合層28的上表面完全被透光板26覆蓋。接合層28的高度D2和阻隔結構25的高度D1總合定義了容置區域35的高度，因此可藉由調整阻隔結構25的高度D1及/或接合層28的高度D2來控制光學元件晶片22到透光板26的第一表面261之間的距離，亦即光學元件晶片22的工作距離，至於要調整何者的高度則可視製程難易度、可靠性等參數進行選擇，當工作距離越大時，於透光板26的第一表面261或第二表面262上之微粒或汙染的成像越不明顯，但是增加封裝體整體高度，以及增加容置區域35的高度，對於可靠性會有所影響。
封膠體27形成於基板21的部分第一表面211上，可以有效減緩水氣進入容置區域35的情況，封膠體27的材料為模造封膠體(molding compound)，其外緣272與基板21的側緣213對齊，內緣271則完全覆蓋透光板26的側緣263、接合層28的外緣282以及阻隔結構25的外緣252，其上緣273與透光板26的第一表面261大致上齊平。因為接合層28的外緣282比透光板26的側緣263及阻隔結構25的外緣252內縮(即接合層28內緣281到外緣282的距離小於接合層28內緣281到透光板26側緣263的距離，也小於接合層28內緣281到阻隔結構25外緣252的距離)，因此封膠體27的內緣271接 觸並黏附在透光板26的側緣263、透光板26的部分第二表面262(接合層28的外緣282到透光板26的側緣263之間)、接合層28的外緣282、阻隔結構25的部分上緣253(接合層28的外緣282到阻隔結構25的外緣252之間)、以及阻隔結構25的外緣252，封膠體27並黏附在基板21的部分第一表面211(阻隔結構25的外緣252到基板21的側緣213之間)，增加了封膠體27與其他元件之間不同方向的接觸面積，可降低透光板26、接合層28及阻隔結構25各接觸面之間的界面應力，提供更緊密的咬合或嵌合效果。另外，當封膠體27的上緣273沒有超出透光板26的第一表面261時，在製程中可達到避免溢膠而汙染到透光板26，確保光學元件封裝結構20的功能正常，也可減少製程後續清潔的麻煩，而且扣除掉凸出透光板26的封膠體27部分，封膠體27的使用量可以減少，降低製造成本。
完成的光學元件封裝結構20必須經過封裝後溫度循環測試(temperature cycle test)，例如做為車用電子產品規範的AEC-Q100標準，其中在測試機械應力的階段，光學元件封裝結構20會經過上千次-65℃~150℃溫度來回變化，以檢測光學元件封裝結構20是否能耐得住熱脹冷縮而不會產生各界面剝離現象，前述位於阻隔結構25及基板21間之層合膜31可以吸收結構應力，避免基板21和阻隔結構25之間發生脫層(delamination)現象，能夠有效提高光學元件封裝結構20的耐候性及可靠性。
為了使基板21的第一表面211上之焊墊231、佈線、接線(trace)或電路與第二表面212上之錫球、接腳、引腳、接墊、接線或電極形成電性連接，必須有貫穿第一表面211與第二表面212之間的導電結構，例如通孔(through hole/via)一般多設於焊墊231的 附近，本案的光學元件封裝結構20則可再進一步改良，請參閱圖3，通孔(through hole)24在基板21第一表面211的開口可位於光學元件晶片22、阻隔結構25、封膠體27或其他電路晶片(未繪示)的下方，如果有層合膜31則可位於層合膜31下方，配合在基板21的第一表面211上之佈線232，完成連通外部電路與光學元件封裝結構20內部，佈線232上方再覆蓋一層保護膜32，保護膜32例如為防焊漆(綠漆)，可保護佈線232不受刮傷或是與外界空氣接觸而產生氧化和腐蝕，並提供防焊功能，避免造成短路或斷路，請注意圖中的通孔數量及相對位置僅為示意，不用於限定本案之實施方式。另外，因為光學元件晶片22、阻隔結構25、封膠體27及保護膜32的阻礙，水氣更不容易進入容置區域35，因此光學元件封裝結構20能長時間保持品質，大大提升了其耐候性及可靠度。
通孔24內部則可視製程或需求，填塞入填充物241，填充物241可以是電鍍銅等導電材料、防焊漆或樹脂，以增加電性連結之穩定或進一步阻隔濕氣滲透進入容置區域35。通孔24在基板21第二表面212的開口則可配合不同的封裝形式與錫球、接腳、引腳、接墊、接線或電極等(未繪示)連接，例如球柵陣列(ball grid array，BGA)、無引腳(leadless chip carrier，LCC)、平面網格陣列(land grid array，LGA)、方形扁平封裝(quad flat package，QFP)、方形扁平無引腳(quad flat no-lead，QFN)或其他封裝形式。本實施例的通孔結構可應用至後文所述的所有實施例而不再於各實施例中贅述。
圖4~圖10顯示本案之光學元件封裝結構的多種實施樣態及變化，以下僅說明主要相異特點，其他未提到的元件可與本案所 有實施例中所提到的相似元件通用，其材質、功能、外觀等不再贅述，並請注意各實施例中的主要相異點也可應用至其他實施例，而不限於個別圖式所顯示的樣態。
於圖4中，視應用之需要可於光學元件晶片22的工作面(感測面)221上設置多個光學微結構222，形成例如微透鏡陣列，用以提供繞射、聚焦或校正等特定功能，以加強光學元件晶片22之感測效果。
於圖5中，如果封膠體27’由液態封膠體(liquid compound)固化生成，封膠體27’的上緣273’可能不會與透光板26第一表面261呈現平行的狀態，例如封膠體27’的上緣273’會與透光板26第一表面261之延伸平面呈一夾角θ，根據液態封膠體對透光板26的附著力和本身的內聚力以及使用膠量的多寡，夾角θ大約介於5度~60度之間。
於圖6中，容置區域35內可以設置超過一個晶片，如圖中堆疊設置的光學元件晶片22及電路晶片42，其中光學元件晶片22可以是影像感測晶片而電路晶片42可以是影像訊號處理晶片(image signal processor，ISP)或是數位訊號處理晶片(digital signal processor，DSP)，基板21的第一表面211上設置多個焊墊231與431，堆疊結構上方的光學元件晶片22利用打線23與焊墊231電性連接，下方的電路晶片42利用打線43與焊墊431電性連接，如此可以實現多晶片封裝(multi-chip package)，整合多個晶片於一個封裝結構中，比個別封裝節省了許多空間，有助於縮小電子產品的體積。
於圖7中，與光學元件晶片22電性連接的焊墊231位置可 由基板21的第一表面211移到阻隔結構25上表面，此時接合層28的內緣281沒有與阻隔結構25的內緣251對齊，而是向阻隔結構25的外緣252移動空出部分阻隔結構25的上緣253，供放置焊墊231，於此實施例中，阻隔結構25內部布置有導電結構(未繪示)使得焊墊231可以與內部電路或外部電路(未繪示)電性連接。對於多晶片封裝結構，容置區域35內有多個對應的焊墊231，根據不同的結構設計，全部的焊墊231可以選擇性放置在基板21的第一表面211上或阻隔結構25的上緣253，或是部分放置在基板21的第一表面211上而部分放置在阻隔結構25的上緣253。
於圖8中，光學元件封裝結構20可進一步包含至少一個被動元件51，被動元件51設置在阻隔結構25的上緣253上，被封膠體27’包覆而受到保護。於此實施例中，阻隔結構25內部布置有導電結構(未繪示)使得被動元件51可以與內部電路或外部電路(未繪示)電性連接。
於圖9中，透光板26’具有階梯狀(step cut)側緣263’，封膠體27’的內緣271’完全覆蓋透光板26’的階梯狀側緣263’，因此增加了封膠體27’與透光板26’在不同方向的接觸面積，提供更緊密的咬合或嵌合效果，使封膠體27’與透光板26’的結合更為牢固，光學元件封裝結構20的可靠性更高。
於圖10中，因為接合層28的外緣282比透光板26的側緣263及阻隔結構25的外緣252內縮(即接合層28內緣281到外緣282的距離小於接合層28內緣281到透光板26側緣263的距離，也小於接合層28內緣281到阻隔結構25外緣252的距離)，如前所述可降低透光板26及接合層28接觸面之間的界面應力，提供更緊密的咬 合或嵌合效果，所以在咬合力提升的前提下，可以進一步減少封膠體57的使用量，使封膠體57外緣572突出於阻隔結構25外緣252的部分逐步減少，甚至到兩者是對齊的，因此封膠體57不與基板21接觸，即封膠體57的內緣571接觸並黏附在透光板26的側緣263、透光板26的部分第二表面262(接合層28的外緣282到透光板26的側緣263之間)、接合層28的外緣282、阻隔結構25的部分上緣253(接合層28的外緣282到阻隔結構25的外緣252之間)，可縮小基板21的面積並減少了封膠體57的使用量，同時達到封裝結構小型化以及製造成本降低的效果。
圖3~圖10相關實施例中所包含的特點包括通孔位置、光學微結構、封膠體斜面上緣、堆疊晶片、焊墊位置變更、被動元件、透光板階梯狀側緣、小尺寸結構等可單獨或組合應用至圖2之實施例，應注意本案不限於個別圖式所顯示的樣態。
圖11A顯示用於生成本案光學元件封裝結構的基板設計，在已完成通孔、佈線、保護膜(防焊漆)的基板21上方形成阻隔結構25，阻隔結構25會露出將成為容置區域35部分的基板21，以及在容置區域35四周所提供的凹槽65，接著在容置區域35內完成貼附晶片、連接打線、形成接合層、放上透光板等步驟，然後整體塗佈封膠體，封膠體的高度大致上與透光板表面齊平，或是在兩個單元之間有些凹下，再來依據光學元件封裝結構的封裝形式，於基板21的背面形成錫球、接腳、引腳、接墊、接線或電極等(未繪示)，最後沿著凹槽65進行切割作業，會得到如圖11B側視圖所示的光學元件封裝結構，基本上整個封裝結構被封膠體27’覆蓋，僅在四角露出部分的阻隔結構25。
圖12A顯示用於生成本案光學元件封裝結構的另一基板設計，在已完成通孔、佈線、保護膜(防焊漆)的基板21上方形成阻隔結構25，阻隔結構25僅形成在容置區域35周圍，兩個單元之間以間隔66分開，接著在容置區域35內完成貼附晶片、連接打線、形成接合層、放上透光板等步驟，然後整體塗佈封膠體，封膠體的高度大致上與透光板表面齊平，或是在兩個單元之間有些凹下，再來依據光學元件封裝結構的封裝形式，於基板21的背面形成錫球、接腳、引腳、接墊、接線或電極等，最後沿著間隔66進行切割作業，會得到如圖12B側視圖所示的光學元件封裝結構，可看出整個結構被封膠體27’覆蓋。
圖13A顯示用於生成本案光學元件封裝結構的另一基板設計，在已完成通孔、佈線、保護膜(防焊漆)的基板21上方形成阻隔結構25，阻隔結構25會露出將成為容置區域35部分的基板21，接著在容置區域35內完成貼附晶片、連接打線、形成接合層、放上透光板等步驟，然後整體塗佈封膠體，封膠體的高度大致上與透光板表面齊平，或是在兩個單元之間有些凹下，再來依據光學元件封裝結構的封裝形式，於基板21的背面形成錫球、接腳、引腳、接墊、接線或電極等，最後進行切割作業，會得到如圖10所示的光學元件封裝結構，圖13B為其側視圖，封膠體57覆蓋在阻隔結構25上，沒有與基板21接觸，阻隔結構25的外緣252與基板21的側緣213對齊。
應注意圖11A~圖13A所示基板內的單元數量僅為示意之用，並不用於限制本案之範圍，其數量可依實際設計及需求來調整。
綜上所述，本案藉由提供內縮之接合層增加封膠體的固定及附著能力，藉以減少封裝材料的使用量並可避免污染透光板，另外藉由阻隔水氣進入的途徑，大幅延緩水氣進入光學元件封裝結構內部，達到提高光學元件封裝結構的耐候性及可靠性並縮小封裝尺寸的功效。

Claims (7)

  1. 一種光學元件封裝結構，包括：一基板，具有相對的第一表面及第二表面；一阻隔結構，形成於該基板之該第一表面上，圍繞該基板上之一容置區域；一光學元件晶片，放置於該基板之該第一表面上並位於該容置區域內；一接合層，形成於該阻隔結構之部分上緣上方；一透光板，放置於該接合層上，完全覆蓋該接合層及該容置區域，該透光板之側緣超出該接合層之外緣，該透光板具有相對的第一表面及第二表面，該第二表面朝向該容置區域；以及一封膠體，完全覆蓋該透光板之該側緣及該接合層之該外緣，並部分覆蓋該透光板之該第二表面及該阻隔結構之該上緣。
  2. 如申請專利範圍第1項所述的光學元件封裝結構，其中該封膠體之外緣與該阻隔結構之外緣對齊。
  3. 如申請專利範圍第1項所述的光學元件封裝結構，其中該封膠體更完全覆蓋該阻隔結構之外緣，並部分覆蓋該基板之該第一表面，該封膠體之外緣與該基板之側緣對齊。
  4. 如申請專利範圍第1項所述的光學元件封裝結構，其中該封膠體之上緣與該透光板之該第一表面之延伸平面呈一夾角，該夾角介於5度~60度之間。
  5. 如申請專利範圍第1項所述的光學元件封裝結構，更包括：至少一打線，電性連接該光學元件晶片與一外部電路；以及至少一焊墊，與該至少一打線連接，該焊墊設置於該基板之該第一表面上或該阻隔結構之該上緣。
  6. 如申請專利範圍第1項所述的光學元件封裝結構，其中該基板內具有複數個通孔，貫通該基板之該第一表面及該第二表面，該些通孔於該基板之該第一表面之開口係位於該光學元件晶片、該阻隔結構或該封膠體下方，該些開口與該光學元件晶片、該阻隔結構或該封膠體之間形成一保護膜。
  7. 如申請專利範圍第1項所述的光學元件封裝結構，其中該透光板具有一階梯狀側緣，該封膠體完全覆蓋該階梯狀側緣。
TW106120055A 2016-06-21 2017-06-15 光學元件封裝結構 TWI648848B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201662352608P 2016-06-21 2016-06-21
US62/352,608 2016-06-21
US201662353154P 2016-06-22 2016-06-22
US62/353,154 2016-06-22
??201710067651.6 2017-02-07
CN201710067651.6A CN107527928B (zh) 2016-06-21 2017-02-07 光学组件封装结构

Publications (2)

Publication Number Publication Date
TW201810634A TW201810634A (zh) 2018-03-16
TWI648848B true TWI648848B (zh) 2019-01-21

Family

ID=60748148

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106120055A TWI648848B (zh) 2016-06-21 2017-06-15 光學元件封裝結構

Country Status (3)

Country Link
JP (1) JP6473778B2 (zh)
CN (1) CN107527928B (zh)
TW (1) TWI648848B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115903300B (zh) * 2021-08-18 2024-06-07 庆鼎精密电子（淮安）有限公司 背光板及其制作方法
CN113691229B (zh) * 2021-08-25 2023-11-28 北京超材信息科技有限公司 声学装置封装结构
CN114284161A (zh) * 2021-12-23 2022-04-05 江苏中科智芯集成科技有限公司 半导体芯片封装方法及芯片封装结构
CN115241297B (zh) * 2022-09-23 2023-01-31 江苏长电科技股份有限公司 芯片封装结构及其制作方法
CN115527957B (zh) * 2022-11-29 2023-03-24 江苏长电科技股份有限公司 空腔封装结构及封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603183B1 (en) * 2001-09-04 2003-08-05 Amkor Technology, Inc. Quick sealing glass-lidded package
US20030201507A1 (en) * 2002-04-22 2003-10-30 James Chen Image sensor semiconductor package with castellation
US20060087017A1 (en) * 2004-10-21 2006-04-27 Chipmos Technologies (Bermuda) Ltd. Image sensor package
TW200921861A (en) * 2007-11-07 2009-05-16 Advanced Semiconductor Eng Memes package structure
TW201123373A (en) * 2009-12-31 2011-07-01 Xintec Inc Chip package and fabrication method thereof
TW201426985A (zh) * 2012-12-28 2014-07-01 Aptos Technology Inc 光電封裝體及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
CN1577875A (zh) * 2003-07-29 2005-02-09 许程翔 水平控制的影像感测晶片封装结构及其封装方法
CN1921126A (zh) * 2005-08-25 2007-02-28 矽格股份有限公司 光传感器封装结构
TW201104850A (en) * 2009-07-29 2011-02-01 Kingpak Tech Inc Image sensor package structure with large air cavity
TW201104747A (en) * 2009-07-29 2011-02-01 Kingpak Tech Inc Image sensor package structure
JP2012069851A (ja) * 2010-09-27 2012-04-05 Sony Corp 固体撮像装置の製造方法及び固体撮像装置
CN103021598B (zh) * 2011-09-26 2016-05-25 聚鼎科技股份有限公司 过电流保护元件
JP5875821B2 (ja) * 2011-09-30 2016-03-02 太陽インキ製造株式会社 感光性樹脂組成物、その硬化皮膜およびプリント配線板
JP6221299B2 (ja) * 2013-03-28 2017-11-01 日本電気株式会社 気密封止体及び気密封止方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603183B1 (en) * 2001-09-04 2003-08-05 Amkor Technology, Inc. Quick sealing glass-lidded package
US20030201507A1 (en) * 2002-04-22 2003-10-30 James Chen Image sensor semiconductor package with castellation
US20060087017A1 (en) * 2004-10-21 2006-04-27 Chipmos Technologies (Bermuda) Ltd. Image sensor package
TW200921861A (en) * 2007-11-07 2009-05-16 Advanced Semiconductor Eng Memes package structure
TW201123373A (en) * 2009-12-31 2011-07-01 Xintec Inc Chip package and fabrication method thereof
TW201426985A (zh) * 2012-12-28 2014-07-01 Aptos Technology Inc 光電封裝體及其製造方法

Also Published As

Publication number Publication date
CN107527928B (zh) 2020-04-07
CN107527928A (zh) 2017-12-29
JP6473778B2 (ja) 2019-02-20
TW201810634A (zh) 2018-03-16
JP2017228779A (ja) 2017-12-28

Similar Documents

Publication Publication Date Title
TWI648848B (zh) 光學元件封裝結構
JP5566161B2 (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
JP5346578B2 (ja) 半導体アセンブリおよびその作製方法
US10170508B2 (en) Optical package structure
TWI518871B (zh) 具有雙側連接的積體電路封裝系統及其製造方法
JP2008535273A (ja) 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ
TWI428995B (zh) 板上縮小封裝
JP2008539599A (ja) 第２の基板を含み、上側および下側の基板表面を露出させた半導体パッケージ
US20180114804A1 (en) High reliability housing for a semiconductor package
KR20070088258A (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
US20110180891A1 (en) Conductor package structure and method of the same
JP2019501534A (ja) 改良された補剛材を有する積層シリコンパッケージアセンブリ
TW201324632A (zh) 半導體感測器裝置及其封裝方法
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US20190172861A1 (en) Semiconductor package and related methods
TWI582919B (zh) 無基板扇出型多晶片封裝構造及其製造方法
TWI715154B (zh) 扇出型半導體封裝結構及其封裝方法
TW201320314A (zh) 一種具有雙層基板之影像感測器封裝結構及方法
US20180090429A1 (en) Semiconductor device
TWI559464B (zh) 封裝模組及其基板結構
US11515220B2 (en) Semiconductor package structures and methods of manufacturing the same
TWI409932B (zh) 具凹槽之封裝結構及其製造方法
KR20080048311A (ko) 반도체 패키지 및 그 제조방법
TW201330220A (zh) 具凹槽之封裝結構及其製造方法
JP2019201121A (ja) プリモールド基板とその製造方法および中空型半導体装置とその製造方法