CN115513159A - 芯片组件、电子设备以及芯片组件的制备方法 - Google Patents

芯片组件、电子设备以及芯片组件的制备方法 Download PDF

Info

Publication number
CN115513159A
CN115513159A CN202211211097.1A CN202211211097A CN115513159A CN 115513159 A CN115513159 A CN 115513159A CN 202211211097 A CN202211211097 A CN 202211211097A CN 115513159 A CN115513159 A CN 115513159A
Authority
CN
China
Prior art keywords
metal
chip
metal connecting
substrate
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211211097.1A
Other languages
English (en)
Inventor
陈成杰
张劭东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN202211211097.1A priority Critical patent/CN115513159A/zh
Publication of CN115513159A publication Critical patent/CN115513159A/zh
Priority to PCT/CN2023/121497 priority patent/WO2024067569A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本申请公开了一种芯片组件、电子设备以及芯片组件的制备方法，涉及通信设备技术领域。该芯片组件包括基板、粘接层、芯片和第一金属连接件，所述基板、所述粘接层和所述芯片依次叠置，所述第一金属连接件凸出设置于所述基板朝向所述粘接层的一面，且所述芯片通过所述第一金属连接件与所述基板相连。

Description

芯片组件、电子设备以及芯片组件的制备方法
技术领域
本申请属于通信设备技术领域，具体涉及一种芯片组件、电子设备以及芯片组件的制备方法。
背景技术
随着科技的不断发展，电子设备的多功能性已经成为用户关注的重要因素之一，然而电子设备的多功能性需要依赖于电子设备的内部集成多个电子元器件来提升，但是由于集成电路的系统级芯片(System on Chip，SOC)的芯片的面积受限，导致放置同样数量的金属连接件时，金属连接件之间的间隔变小，致使封装材料在填充过程中存在孔洞，从而影响SOC的结构可靠性。
实际应用中，为解决封装材料填充的问题，大多采用热压倒装芯片(ThermalCompress Flip Chip，TCFC)封装，从而减少封装材料填充造成的孔洞，然而热压焊接将导致封装材料残留在金属连接件与基板的焊接面上，导致仍然存在芯片组件的结构可靠性较差的问题。
发明内容
本申请实施例的目的是提供一种芯片组件、电子设备以及芯片组件的制备方法，能够解决目前芯片组件的结构可靠性较差的问题。
为了解决上述技术问题，本申请是这样实现的：
第一方面，本申请实施例提供了一种芯片组件，包括基板、粘接层、芯片和第一金属连接件，所述基板、所述粘接层和所述芯片依次叠置，所述第一金属连接件凸出设置于所述基板朝向所述粘接层的一面，且所述芯片通过所述第一金属连接件与所述基板相连。
第二方面，本申请实施例还提供了一种电子设备，包括上述的芯片组件。
第三方面，本申请实施例还提供了一种芯片组件的制备方法，包括：
在基板上制备第一金属连接件；
在所述基板上设置粘接层，所述粘接层覆盖所述第一金属连接件；
将芯片设置于所述粘接层；
加热所述芯片并按压所述芯片，以使所述芯片与所述第一金属连接件连接。
在本申请实施例中，在封装芯片组件的过程中，先在基板上制备第一金属连接件，接着在基板上设置粘接层，然后将芯片压接于粘接层，由于第一金属连接件凸出于基板，因此粘接层中位于第一金属连接件上方的部分可以被有效挤压出去，避免粘接层残留在第一金属连接件与芯片之间，从而确保芯片与基板的连接可靠性。因此，本申请实施例能够解决目前芯片组件的结构可靠性较差的问题。
附图说明
图1为本申请实施例公开的芯片组件的结构示意图；
图2为图1所示结构的局部放大图；
图3至图6为本申请实施例公开的芯片组件的部分结构的示意图；
图7为本申请另一实施例公开的芯片组件的结构示意图；
图8为本申请另一实施例公开的芯片组件的部分结构的示意图。
附图标记说明：
110-基板、111-第一焊盘、120-粘接层、121-第二焊盘、130-芯片、140-第一金属连接件、141-第一金属柱、142-第一金属球、150-第二金属连接件、151-第二金属柱、152-第二金属球、160-铜芯球、170-封装层；
200-吸盘。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的芯片组件、电子设备以及芯片组件的制备方法进行详细地说明。
参考图1至图8，本申请实施例公开一种芯片组件，可选地，该芯片组件可以为集成电路，当然也可以为其它芯片组件，这里不作具体限制。该芯片组件包括基板110、粘接层120、芯片130和第一金属连接件140，可选地，该粘接层120可以为非导电胶(NonConductive Paste，NCP)，当然也可以为其它具有导电功能的粘接材料，这里不作具体限制。可选地，粘接层120的厚度可以为40um，当然也可以根据实际需要进行选择，这里不作具体限制。
基板110、粘接层120和芯片130依次叠置，第一金属连接件140凸出设置于基板110朝向粘接层120的一面，可选地，第一金属连接件140和基板110可以为一体式结构，在制作芯片组件的过程中，先在基板110上通过电镀等方式制备第一金属连接件140，接着在基板110上设置粘接层120。芯片130通过第一金属连接件140与基板110相连。可选地，芯片130与第一金属连接件140之间可以通过焊接、粘接等方式连接，这里不作具体限制。
在本申请实施例中，在封装芯片组件的过程中，先在基板110上制备第一金属连接件140，接着在基板110上设置粘接层120，然后将芯片130压接于粘接层120，由于第一金属连接件140凸出于基板110，因此粘接层120中位于第一金属连接件140上方的部分可以被有效挤压出去，避免粘接层120残留在第一金属连接件140与芯片130之间，从而确保芯片130与基板110的连接可靠性。因此，本申请实施例能够解决目前芯片组件的结构可靠性较差的问题。
可选地，基板110朝向粘接层120的一面具有第一焊盘111，第一金属连接件140凸出设置于第一焊盘111朝向粘接层120的一面，第一焊盘111的设置不仅可以实现芯片130的电连接，而且能够确保第一金属连接件140与基板110更可靠地连接，防止第一金属连接件140脱落。进一步可选地，芯片130朝向粘接层120的一面具有第二焊盘121、第一金属连接件140连接于第一焊盘111与第二焊盘121之间，从而更进一步地提升芯片130与基板110之间的连接可靠性。
参考图1至图7，一种可选的实施例中，第一金属连接件140包括第一金属柱141和第一金属球142，第一金属球142处于自然状态下时，其呈球形，即第一金属球142尚未变形的情况下呈球形。第一金属球142设置于第一金属柱141的第一端，第一金属柱141的第一端通过第一金属球142与芯片130相连。将芯片130设置于粘接层120后，在按压芯片130的过程中，此时粘接层120还未固结，具有一定的流动性，该第一金属球142的弧形面能够为粘接层130的运动提供导向作用，以便于将芯片130与第一金属球142之间的粘接层充分挤压出去；另外，由于第一金属柱141具有一定的高度，在设置芯片130时，该芯片130的移动行程较短，有利于提升第一芯片130与第一金属连接件140的连接效率。第一金属柱141的第二端与基板110相连。可选地，先在基板110上制备第一金属柱141，然后在第一金属柱141的第一端，即第一金属柱141远离基板110的一端设置第一金属球142，以便于第一金属球142的设置。
可选地，第一金属球142加热后发生形变。将芯片130放置到粘接层120后，对芯片130进行加热，通过热传递方式使第一金属球142加热后发生形变，以使第一金属柱141通过第一金属球142与芯片130贴合设置，从而提升第一金属柱141与芯片130的连接可靠性。可选地，第一金属球142可以为铝、镁、钛等经热处理能够改变其结构形状的材料制成，这里对此不作具体限制。
由于铜结构耐腐蚀性较好，且具有机械性能和加工性能优良的特点，故可选地，第一金属柱141为铜柱，不仅方便第一金属柱141的制作，而且接地后可以可靠地防止产生静电作用，有利于保护芯片等其它电子元件。
可选地，第一金属球142为锡球，该锡球可以用于代替芯片组件封装结构中的引脚，从而满足电性互连以及机械连接的要求，并且，该锡球无需弯曲引脚，有利于提升芯片组件发优良率；另外，还锡球还具备较佳的散热性，能够使封装产品薄型化，并缩小封装区，且能缩短接合点距离以提高电子特性。因此，本实施例中的第一金属球142为锡球，其加热后变形，不仅有利于提高第一金属柱141与芯片130之间的连接可靠性，而且作为第一金属柱141与芯片130之间的连接件，有利于提升芯片组件的轻薄化和良品率。
参考图7至图8，另一种可选的实施例中，第一金属连接件140为半球形结构，半球形结构的弧形面与芯片130相对设置，半球形结构的平面与基板110相连，由于半球形结构的平面的面积较大，有利于增大第一金属连接件140与基板110的连接面积，从而提升芯片130与基板110的连接可靠性；并且，芯片130通过半球形结构的第一金属连接件140与基板110连接，可以简化基板110的制备工艺，提高加工效率。可选地，半球形结构的第一金属连接件140可以通过锡球与芯片130连接，锡球受热变形，有利于增大第一金属连接件140与芯片130之间的连接面积，从而提升二者之间的连接牢固性。
进一步可选的实施例中，芯片组件还包括第二金属连接件150，第二金属连接件150设置于芯片130朝向粘接层120的一面，第一金属连接件140通过第二金属连接件150与芯片130相连。可选地，芯片130与第二金属连接件150之间可以通过焊接、粘接等方式连接，这里不作具体限制。在制作芯片组件的过程中，先在基板110上制备第一金属连接件140，接着在基板110上设置粘接层120，然后将设有第二金属连接件150的芯片130设置于粘接层120，并且使第二金属连接件150与第一金属连接件140相对设置，由于粘接层130受重力影响，按压芯片130时能够有效地将第二金属连接件150与第一金属连接件140之间的粘接层120挤压出去，从而提升第二金属连接件150与第一金属连接件140的连接牢固性。
进一步可选的实施例中，第二金属连接件150包括第二金属柱151和第二金属球152，第二金属球152处于自然状态下时，其呈球形，即第二金属球152尚未变形的情况下呈球形。第一金属柱141的第一端与芯片130相连，第二金属球152设置于第二金属柱151的第二端，第二金属柱151的第二端通过第二金属球152与第一金属连接件140相连，第二金属球152与半球形结构的第一金属连接件140的弧形面相对设置。本实施例采用此种结构的第二金属连接件150，将芯片130设置于粘接层120后，在按压芯片130的过程中，此时粘接层120还未固结，具有一定的流动性，第二金属球152的弧形面和第一金属连接件140的弧形面均能够为粘接层120的运动提供导向作用，以有效挤压出二者之间的粘接层130，从而进一步提升第一金属连接件140与第二金属连接件150之间的连接可靠性。
可选地，第二金属球152加热后发生形变。将芯片130放置到粘接层130后，对芯片130进行加热，通过热传递方式使第二金属球152加热后发生形变，以使第二金属柱151通过第二金属球152与第一金属连接件140贴合设置，从而提升第二金属柱151与第一金属连接件140之间的连接可靠性。可选地，第二金属球152可以由铝、镁等经热处理能够改变其结构形状的材料制成，这里对此不作具体限制。
由于铜结构耐腐蚀性较好，且具有机械性能和加工性能优良的特点，可选的实施例中，第一金属连接件140为铜半球，第二金属柱151为铜柱，不仅方便第一金属连接件140和第二金属柱151的制作，而且在第一金属连接件140和第二金属柱151接地后可以可靠地防止产生静电作用，有利于保护芯片等其它电子元件。
可选地，第二金属球152为锡球，该锡球可以用于代替芯片组件封装结构中的引脚，从而满足电性互连以及机械连接的要求，并且，该锡球无需弯曲引脚，有利于提升芯片组件发优良率；另外，还锡球还具备较佳的散热性，能够使封装产品薄型化，并缩小封装区，且能缩短接合点距离以提高电子特性。因此，本实施例中的第一金属球142为锡球，其加热后变形，不仅有利于提高第二金属柱151与第一金属连接件140之间的连接可靠性，而且作为第二金属柱151与第一金属连接件140之间的连接件，有利于提升芯片组件的轻薄化和良品率。
可选地，第一金属连接件140的数量可以为一个也可以为至少两个，当第一金属连接件140的数量为一个时，为确保芯片130与基板110之间的连接可靠性，需要将第一金属连接件140的尺寸设置的较大。可选地，第一金属连接件140的数量为至少两个，各第一金属连接件141间隔设置，此时可以设置多个尺寸较小的第一金属连接件140，在确保芯片130与基板110之间的连接可靠性的基础上，以节省制作芯片组件的成本。
可选的实施例中，芯片组件还包括铜芯球160和封装层170，铜芯球160设置于基板110，且铜芯球160与第一金属连接件140同层设置，封装层170设置于基板110朝向铜芯球160的一侧，且封装层170覆盖芯片130，封装层170用于隔绝外界的水氧，从而保护芯片130、第一金属连接件140等结构。可选地，封装层170可以由环氧模塑料(Epoxy moldingcompound，EMC)制成，当然也可以由其它材料制成，这里不作具体限制。
基于本申请实施例公开的芯片组件，本申请实施例还公开了一种电子设备，其包括上述任意实施例的芯片组件。
基于本申请实施例公开的芯片组件，本申请实施例还提供了一种芯片组件的制备方法，所公开的制备方法应用于上文所述任意实施例的芯片组件，所公开的制备方法包括：
S100、在基板110上制备第一金属连接件140。
可选地，该步骤可以采用化学蒸镀或电镀的方法将金属材料附着在基板110的表面，以形成第一金属连接件140，且该第一金属连接件140凸出于基板110的表面。
S200、在基板110上设置粘接层120，粘接层120覆盖第一金属连接件140。
由于粘接层受自身重力和粘稠度等因素的影响，会发生形变，因此将粘接层120覆盖第一金属连接件140，从而为粘接层120在固化过程中预留一定形变量。
S300、将芯片130设置于粘接层120。
可选地，这里粘接层120可以为NCP，当然也可以为其它具有导电功能的粘接材料，这里不作具体限制。可选地，可以通过吸盘200抓起芯片130，然后将芯片130与第一金属连接件140对齐设置。
S400、加热芯片130并按压芯片130，以使芯片130与第一金属连接件140连接。
可选地，芯片130与第一金属连接件140之间可以采用焊接的方式连接，加热芯片130，通过热传递的方式，有利于确保芯片130与第一金属连接件140之间的焊接可靠性；并且，可以减缓芯片130与第一金属连接件140的连接处的粘接层120的固化速率，从而将二者之间的粘接层130充分挤压出去。
在本申请实施例中，在封装芯片组件的过程中，先在基板110上制备第一金属连接件140，接着在基板110上设置粘接层120，然后将芯片130压接于粘接层120，由于第一金属连接件140凸出于基板110，因此粘接层120中位于第一金属连接件140上方的部分可以被有效挤压出去，避免粘接层120残留在第一金属连接件140与芯片130之间，从而确保芯片130与基板110的连接可靠性。因此，本申请实施例能够解决目前芯片组件的结构可靠性较差的问题。
另一可选的实施例中，当芯片组件还包括第二金属连接件150时，步骤S300具体包括：
S310、将第二金属连接件150设置于芯片130。
可选地，第二金属连接件150与芯片130之间可以采用焊接、粘接等方式连接，这里不作具体限制。
S310、将芯片130和第二金属连接件150均设置于粘接层120，并将第二金属连接件150与第一金属连接件140对齐设置。
本实施例中的芯片130通过第一金属连接件140和第二金属连接件150与基板110连接，有利于进一步将第一金属连接件140与第二金属连接件150之间的粘接层120挤压出去，避免粘接层120残留，从而提升芯片130与基板110之间的连接牢固性。
本申请实施例公开的电子设备可以是智能手机、平板电脑、电子书阅读器、可穿戴设备(例如智能手表)、电子游戏机等电子设备，本申请实施例对电子设备的种类不作具体限制。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (10)

1.一种芯片组件，其特征在于，包括基板(110)、粘接层(120)、芯片(130)和第一金属连接件(140)，所述基板(110)、所述粘接层(120)和所述芯片(130)依次叠置，所述第一金属连接件(140)凸出设置于所述基板(110)朝向所述粘接层(120)的一面，且所述芯片(130)通过所述第一金属连接件(140)与所述基板(110)相连。
2.根据权利要求1所述的芯片组件，其特征在于，所述第一金属连接件(140)包括第一金属柱(141)和第一金属球(142)，所述第一金属球(142)设置于所述第一金属柱(141)的第一端，所述第一金属柱(141)的第一端通过所述第一金属球(142)与所述芯片(130)相连，所述第一金属柱(141)的第二端与所述基板(110)相连。
3.根据权利要求2所述的芯片组件，其特征在于，所述第一金属柱(141)为铜柱，所述第一金属球(142)为锡球。
4.根据权利要求1所述的芯片组件，其特征在于，所述第一金属连接件(140)为半球形结构，所述半球形结构的弧形面与所述芯片(130)相对设置，所述半球形结构的平面与所述基板(110)相连。
5.根据权利要求4所述的芯片组件，其特征在于，所述芯片组件还包括第二金属连接件(150)，所述第二金属连接件(150)设置于所述芯片(130)朝向所述粘接层(120)的一面，所述第一金属连接件(140)通过所述第二金属连接件(150)与所述芯片(130)相连。
6.根据权利要求5所述的芯片组件，其特征在于，所述第二金属连接件(150)包括第二金属柱(151)和第二金属球(152)，所述第一金属柱(141)的第一端与所述芯片(130)相连，所述第二金属球(152)设置于所述第二金属柱(151)的第二端，所述第二金属柱(151)的第二端通过所述第二金属球(152)与所述第一金属连接件(140)相连。
7.根据权利要求6所述的芯片组件，其特征在于，所述第一金属连接件(140)为铜半球，所述第二金属柱(151)为铜柱，所述第二金属球(152)为锡球。
8.根据权利要求1所述的芯片组件，其特征在于，所述第一金属连接件(140)的数量为至少两个，各所述第一金属连接件(141)间隔设置。
9.一种电子设备，其特征在于，包括权利要求1-8中任一项所述的芯片组件。
10.一种芯片组件的制备方法，其特征在于，包括：
在基板上制备第一金属连接件；
在所述基板上设置粘接层，所述粘接层覆盖所述第一金属连接件；
将芯片设置于所述粘接层；
加热所述芯片并按压所述芯片，以使所述芯片与所述第一金属连接件连接。
CN202211211097.1A 2022-09-30 2022-09-30 芯片组件、电子设备以及芯片组件的制备方法 Pending CN115513159A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211211097.1A CN115513159A (zh) 2022-09-30 2022-09-30 芯片组件、电子设备以及芯片组件的制备方法
PCT/CN2023/121497 WO2024067569A1 (zh) 2022-09-30 2023-09-26 芯片组件、电子设备以及芯片组件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211211097.1A CN115513159A (zh) 2022-09-30 2022-09-30 芯片组件、电子设备以及芯片组件的制备方法

Publications (1)

Publication Number Publication Date
CN115513159A true CN115513159A (zh) 2022-12-23

Family

ID=84507785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211211097.1A Pending CN115513159A (zh) 2022-09-30 2022-09-30 芯片组件、电子设备以及芯片组件的制备方法

Country Status (2)

Country Link
CN (1) CN115513159A (zh)
WO (1) WO2024067569A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024067569A1 (zh) * 2022-09-30 2024-04-04 维沃移动通信有限公司 芯片组件、电子设备以及芯片组件的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743653B1 (ko) * 2006-06-29 2007-07-30 주식회사 하이닉스반도체 적층 반도체 패키지 및 그 제조 방법
KR100827724B1 (ko) * 2006-09-12 2008-05-07 엠텍비젼 주식회사 웨이퍼 레벨 패키지 적층 구조를 가지는 시스템 인 패키지및 그 제조 방법
TWI380417B (en) * 2009-11-10 2012-12-21 Powertech Technology Inc Thin type multi-chip package
CN113113402A (zh) * 2019-12-25 2021-07-13 盛合晶微半导体(江阴)有限公司 3dic封装结构及制备方法
CN115699302A (zh) * 2020-07-23 2023-02-03 华为技术有限公司 一种芯片封装结构、电子设备
CN112164659A (zh) * 2020-09-23 2021-01-01 湖北三江航天险峰电子信息有限公司 一种射频组件的焊接方法
CN115513159A (zh) * 2022-09-30 2022-12-23 维沃移动通信有限公司 芯片组件、电子设备以及芯片组件的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024067569A1 (zh) * 2022-09-30 2024-04-04 维沃移动通信有限公司 芯片组件、电子设备以及芯片组件的制备方法

Also Published As

Publication number Publication date
WO2024067569A1 (zh) 2024-04-04

Similar Documents

Publication Publication Date Title
CN110277356B (zh) 天线馈电线的封装结构及封装方法
CN203456452U (zh) 集成电路封装件
CN108305856B (zh) 天线的封装结构及封装方法
CN108417982B (zh) 天线的封装结构及封装方法
CN214256758U (zh) 电子元器件、电路板、电路板组件和电子设备
CN101232004A (zh) 芯片堆叠封装结构
KR20150009826A (ko) 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
CN108336494B (zh) 天线的封装结构及封装方法
CN203103285U (zh) 一种高密度蚀刻引线框架fcaaqfn封装件
CN109768031A (zh) 天线的封装结构及封装方法
WO2024067569A1 (zh) 芯片组件、电子设备以及芯片组件的制备方法
TWI227051B (en) Exposed pad module integrated a passive device therein
CN108022887B (zh) 一种柔性封装结构及其制备方法、可穿戴设备
CN209328893U (zh) 天线的封装结构
CN209804651U (zh) 半导体封装结构
CN108461483B (zh) 一种嵌入式电容转接板封装结构及制造方法
CN114843238A (zh) 封装结构、电子设备及封装方法
CN210006734U (zh) 封装天线模组
CN209880604U (zh) 一种封装结构
CN211088260U (zh) 天线的封装结构
CN209843707U (zh) 扇出型指纹识别芯片的封装结构
CN201000885Y (zh) 一种无引线集成电路芯片封装
CN209675269U (zh) 一种封装芯片、芯片模组及终端
CN210692485U (zh) 天线封装结构
CN112614830A (zh) 一种封装模组及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination