CN114843238A - 封装结构、电子设备及封装方法 - Google Patents

封装结构、电子设备及封装方法 Download PDF

Info

Publication number
CN114843238A
CN114843238A CN202210471504.6A CN202210471504A CN114843238A CN 114843238 A CN114843238 A CN 114843238A CN 202210471504 A CN202210471504 A CN 202210471504A CN 114843238 A CN114843238 A CN 114843238A
Authority
CN
China
Prior art keywords
packaging
package structure
chip
package
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210471504.6A
Other languages
English (en)
Inventor
杨望来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN202210471504.6A priority Critical patent/CN114843238A/zh
Publication of CN114843238A publication Critical patent/CN114843238A/zh
Priority to PCT/CN2023/090576 priority patent/WO2023207972A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Container Filling Or Packaging Operations (AREA)

Abstract

本申请公开了一种封装结构、电子设备及封装方法。上述的封装结构，包括：载板；多个封装体，多个所述封装体依次层叠设置在所述载板的第一表面；导线，每个所述封装体均通过所述导线与所述载板的第一表面电性连接；第一封装层，所述第一封装层包覆所述载板和所述多个封装体。

Description

封装结构、电子设备及封装方法
技术领域
本申请属于电子设备技术领域，具体涉及一种封装结构、电子设备及封装方法。
背景技术
随着移动终端和可穿戴电子产品的发展，对电子产品的主板布局带来了越来越多的挑战。为了解决这个问题，将各种不同的芯片集成到一个封装模板中的应用越来越广泛。现有的封装结构多采用在基板上封装多个芯片，成为一个封装体，由于封装体内芯片数量有限，功能较为单一。
发明内容
本申请旨在提供一种封装结构、电子设备及封装方法，至少解决封装体内芯片数量有限，功能单一的问题。
为了解决上述技术问题，本申请是这样实现的：
第一方面，本申请实施例提出了一种封装结构，包括：载板；多个封装体，多个所述封装体依次层叠设置在所述载板的第一表面；导线，每个所述封装体均通过所述导线与所述载板的第一表面电性连接；第一封装层，所述第一封装层包覆所述载板和所述多个封装体。
第二方面，本申请实施例提出了一种电子设备，包括：壳体；封装结构，所述封装结构为如上所述的封装结构，所述封装结构设置在所述壳体内。
第三方面，本申请实施例提出了一种封装方法，包括：在载板的第一表面层叠设置多个封装体；将每个所述封装体通过导线与载板的第一表面电性连接；将所述载板、所述封装体和所述导线封装成整体。
本申请的封装结构，通过将多个封装体依次层叠设置，采用导线将各个封装体与载板电性连接后再封装成整体，实现了将多个封装体集成一个整体，使封装结构可集成多个芯片，具有多种功能，如数据存储和运算，以及视频变码、音频变码等。
本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本申请提供的扇出型封装结构的示意图之一；
图2是本申请提供的扇出型封装结构的示意图之二；
图3是图1中示出的封装体的结构示意图之一；
图4是图1中示出的封装体的结构示意图之二；
图5是图1中示出的封装体的结构示意图之三；
图6是图1中示出的封装体的结构示意图之四；
附图标记：
100：载板；200：封装体；201：基板；202：芯片；203：第二封装层；204：导电体；205：绝缘层；206：重新布线层；210：第一通槽；220：第二通槽；300：导线；400：第一封装层；2041：第一键合线；2042：第二键合线；2043：金属凸块。
具体实施方式
下面将详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
下面结合图1-图6，描述本申请实施例的封装结构、电子设备及封装方法。
如图1所示，在本申请的实施例中，封装结构包括：载板100、多个封装体200、导线300和第一封装层400。多个封装体200层叠设置在载板100的第一表面，每个封装体200均通过导线300与载板100的第一表面电性连接，第一封装层400包覆载板100和多个封装体200。
具体来说，载板100为导体，在载板100上先设置第一个封装体200，然后再在封装体200上层叠设置第二个封装体200，第二个封装体200可与第一个封装体200对齐设置，也可偏移设置。每个封装体200通过导线300与载板100的第一表面电性连接。依照此设置方法可依次叠设多个封装体200。再将每个封装体200与载板100的第一表面电性连接后，可通过第一封装层400将载板100、多个封装体200以及导线300封装成一个整体，并使封装体200和导线300均位于第一封装层400内。
进一步地，在本实施例中，每个封装体为一个小的封装结构，其具有基板201，基板201上开设有多个凹槽，每个凹槽内层叠设置有多个芯片202，每个芯片202上设置有导电体204，封装材料填充在凹槽内形成第二封装层203，第二封装层203上设置有绝缘层205，绝缘层205内设置有重新布线层206，芯片202通过导电体204与重新布线层206电性连接，形成一个小的封装结构。进一步地，在本实施例中，为了减小封装体200的厚度，在封装体200成型后将凹槽的槽底研磨掉，使凹槽成为第一通槽210。
可选地，第一封装层400可以为胶或者塑封材料。
本申请的封装结构，通过将多个封装体依次层叠设置，采用导线将各个封装体与载板电性连接后再封装成整体，实现了将多个封装体集成一个整体，使封装结构可集成多个芯片，具有多种功能，如数据存储和运算，以及视频变码、音频变码等。
进一步地，在本发明的一个实施例中，多个封装体200依次偏移层叠设置。具体来说，第二个封装体200可相对于第一个封装体200沿第一个封装体200的长度方向或宽度方向发生偏移，使第一个封装体200的部分表面裸露出来，裸露出的表面用于设置导线300，每个封装体200通过导线300与载板100的第一表面电性连接。
可选地，如图1所示，导线300的数量为多根，载板100的第一表面与多个封装体200通过多根导线300串联。
可选地，如图2所示，多根导线300的第一端均与载板100的第一表面电性连接，多根导线300的第二端与多个封装体200一一对应电性连接。
如图2所示，扇出型封装结构还包括多个焊盘501和多个焊球502。载板100的第二表面设有多个焊盘501，每个焊盘501上设置有一个焊球502，其中，第二表面与第一表面相对。
如图3所示，每个封装体200包括：基板201、芯片202、第二封装层203、导电体、绝缘层205和重新布线层206。基板201上设有至少一个第一通槽210，至少一个第一通槽210内设置有至少一个芯片202。导电体与芯片202电性连接。第二封装层203包覆导电体和至少一个芯片202，绝缘层205设置在第二封装层203上，绝缘层205上设置有多个第二通槽，每个第二通槽内设置有重新布线层206，其中，重新布线层206与导线300电性连接。
具体来说，每个封装体200的封装工艺具体包括如下步骤：
步骤101：在硅基板上开设多个凹槽，将芯片202的非功能面朝向凹槽的槽底设置，并采用粘附胶将芯片202的非功能面与凹槽的槽底固定。
步骤102：在该芯片202上层叠设置第二个芯片202，第二个芯片202与第一个芯片202在长度方向或宽度方向形成一定的偏移量，第二个芯片202的非功能面朝向第一个芯片202设置，两个芯片202之间采用粘附胶固定，依此方法可层叠设置多个芯片202。
步骤103：在每个芯片202上设置导电体204，将每个芯片202的输入/输出接口引出。
步骤104：在硅基板的凹槽内填充胶或塑封材料，形成第二封装层203，固化后通过研磨硅基板的厚度将导电体露出。
步骤105：在第二封装层203的表面上设置绝缘层205，在绝缘层205上开设多个第二通槽220，在每个第二通槽220内设置重新布线层206，导电体204与重新布线层206连接，实现各输入/输出接口的电性连接，以及重新位置布置。
步骤106：将硅基板凹槽的槽底加工掉，使该凹槽成为第一通槽210，以此可减薄封装体200的厚度。进一步地，导线300与一个重新布线层206电性连接。
本申请通过将硅基板内部开设凹槽，在芯片和导电体封装好后，将硅基板凹槽的槽底加工掉，可以减薄整个封装体的厚度，有效降低封装厚度。采用硅基板可以增强封装体的强度，且硅基板与内部的芯片的热膨胀系数相近，可进一步降低封装时的翘曲。
在本申请的一个实施例中，芯片202为多个，多个芯片202依次偏移层叠设置在至少一个第一通槽210内。导电体204包括多个导电件，多个导电件的一端与多个芯片202一一对应连接，多个导电件的另一端与重新布线层206连接。
可选地，如图3和图4所示，多个导电件包括第一键合线2041和金属凸块2043中的至少一者。具体来说，可在最上层的芯片202上设置多个第一键合线2041，在其他各层芯片202露出的表面上设置一个第一键合线2041，每个第一键合线2041的第一端与芯片202电性连接，第二端与一个重新布线层206电性连接。可选地，邻近绝缘层205的芯片202上也可设置金属凸块2043，金属凸块2043可以为单独设置，也可以为与芯片202一体成型。在本实施例中，为便于安装，采用芯片202与金属凸块2043一体成型。进一步地，在本实施例中，第一键合线2041为垂直键合线。
本申请通过设置第一键合线或金属凸块，缩短了线弧长度，电连接路径相对较短，可以进一步降低封装体的厚度。同时，第一键合线或金属凸块电连接路径较短，可以提升产品性能。
如图5所示，在本申请的又一个实施例中，芯片202的数量为多个，多个芯片202依次偏移层叠设置在至少一个第一通槽210内，导电体204包括第一导电件和第二导电件，多个芯片202通过第一导电件串联，靠近重新布线层206的一个芯片202通过第二导电件与重新布线层206电性连接。在本实施例中，第一导电件为第二键合线2042，第二导电件为第一键合线2041或金属凸块2043。
具体来说，在本实施例中，邻近绝缘层205的芯片202通过第一键合线2041或金属凸块2043与重新布线层206电性连接，远离绝缘层205的芯片202通过第二键合线2042与上层的芯片202电性连接，在本实施例中，第二键合线2042为弯曲键合线。
本申请通过在邻接绝缘层的芯片上设置第一键合线或金属凸块，远离绝缘层的芯片与位于其上的芯片通过第二键合线连接，缩短了线弧长度，电连接路径相对较短，可以进一步降低封装体的厚度。同时，第一键合线或金属凸块电连接路径较短，可以提升产品性能。
如图6所示，在本申请的再一个实施例中，硅基板上可开设多个第一通槽210，每个第一通槽210对应的重新布线层206一体设置。
具体来说，在本实施例中，每个第一通槽210内的导电体的设置方式可以相同，也可以不同。如每个第一通槽210内导电体204均为第一键合线2041；或者一个第一通槽210内的导电体204为第一键合线2041，另一个第一通槽210内的导电体204为金属凸块2043和第一键合线2041；或者如图6所示，一个第一通槽210内的导电体204为金属凸块2043和第一键合线2041，另一个第一通槽210内的导电体204为第一键合线2041和第二键合线2042。
在每个第一通槽210内形成第二封装层203后，可在所有的第二封装层203上设置一个绝缘层205，该绝缘层205内开设有一个第二通槽220，重新布线层206设置在该第二通槽内220，每个第一通槽210内的导电体204均与该重新布线层206电性连接，以降低封装体200的制造工艺。
需要说明的是：以上所述的实施例中，仅以附图中示出的两个芯片202或两个第一通槽210为例进行说明，在实际使用中，可根据具体情况在每个第一通槽210内设置多个芯片202，以及在硅基板上开设多个第一通槽210。
进一步地，在以上所述的实施例中，每个芯片202的功能面均背离第一通槽210的底部。
本申请还提供了一种电子设备，包括壳体和封装结构，封装结构设置在壳体内。
具体来说，在本实施例中，电子设备可以为手机、平板、电脑等。
本申请提供的电子设备，有效降低了封装结构的封装厚度，为电子设备预留出更多的空间安装其他元件，提高了电子设备的功能。
本申请还提供了一种封装方法，具体包括以下步骤：
步骤201：在载:100的第一表面层叠设置多个封装体200；
步骤202：将每个封装体200通过导线300与载板11的第一表面电性连接；
步骤203：将载板100、封装体200和导线300封装成整体。
具体来说，在载板100上先设置第一个封装体200，然后再在封装体200上层叠设置第二个封装体200，第二个封装体200可与第一个封装体200对齐设置，也可偏移设置。每个封装体200通过导线300与载板100的第一表面电性连接。依照此设置方法可依次叠设多个封装体200。再将每个封装体200与载板100的第一表面电性连接后，可通过第一封装层400将载板100、多个封装体200以及导线300封装成一个整体，并使封装体200和导线300均位于第一封装层400内。
本申请的封装方法，通过将多个封装体依次层叠设置，采用导线将各个封装体与载板电性连接后再封装成整体，实现了将多个封装体集成一个整体，使封装结构可集成多个芯片，具有多种功能，如数据存储和运算，以及视频变码、音频变码等。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施例，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。

Claims (13)

1.一种封装结构，其特征在于，包括：
载板；
多个封装体，多个所述封装体层叠设置在所述载板的第一表面；
导线，每个所述封装体均通过所述导线与所述载板的第一表面电性连接；
第一封装层，所述第一封装层包覆所述载板和所述多个封装体。
2.根据权利要求1所述的封装结构，其特征在于，所述导线为多根，多根所述导线的第一端均与所述载板的第一表面电性连接，多根所述导线的第二端与多个所述封装体一一对应电性连接。
3.根据权利要求1所述的封装结构，其特征在于，所述导线为多根，所述载板的第一表面与多个所述封装体通过多根所述导线电性连接。
4.根据权利要求1所述的封装结构，其特征在于，多个所述封装体依次偏移层叠设置在所述载板的第一表面。
5.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括多个焊球，所述载板具有与所述第一表面相背的第二表面，所述第二表面设有多个焊盘，多个所述焊球与多个所述焊盘一一对应连接。
6.根据权利要求1至5中任一项所述的封装结构，其特征在于，至少一个所述封装体包括：
基板，所述基板上设有至少一个第一通槽，所述至少一个第一通槽内设置有至少一个芯片；
导电体，所述至少一个芯片与所述导电体电性连接；
第二封装层，所述第二封装层包覆所述导电体和所述至少一个芯片；
绝缘层，所述绝缘层设置在所述第二封装层上；
重新布线层，所述绝缘层上设置有第二通槽，所述重新布线层设置于所述第二通槽内，所述重新布线层与所述导线电性连接。
7.根据权利要求6所述的封装结构，其特征在于，所述芯片为多个，多个所述芯片依次偏移层叠设置在所述至少一个第一通槽内；
所述导电体包括多个导电件，多个所述导电件的一端与多个所述芯片一一对应连接，多个所述导电件的另一端均与所述重新布线层连接。
8.根据权利要求7所述的封装结构，其特征在于，多个导电件包括第一键合线和金属凸块中的至少一者。
9.根据权利要求8所述的封装结构，其特征在于，多个所述导电件包括金属凸块，所述芯片与所述金属凸块一体连接。
10.根据权利要求6所述的封装结构，其特征在于，所述芯片为多个，多个所述芯片依次偏移层叠设置在所述至少一个第一通槽内；
所述导电体包括第一导电件和第二导电件，多个所述芯片通过所述第一导电件串联，靠近所述重新布线层的一个所述芯片通过所述第二导电件与所述重新布线层连接。
11.根据权利要求10所述的封装结构，其特征在于，所述第一导电件为第二键合线，所述第二导电件为第一键合线或金属凸块。
12.一种电子设备，其特征在于，包括：
壳体；
封装结构，所述封装结构为根据权利要求1至11中任一项所述的封装结构，所述封装结构设置在所述壳体内。
13.一种封装方法，其特征在于，包括：
在载板的第一表面层叠设置多个封装体；
将每个所述封装体通过导线与载板的第一表面电性连接；
将所述载板、所述封装体和所述导线封装成整体。
CN202210471504.6A 2022-04-28 2022-04-28 封装结构、电子设备及封装方法 Pending CN114843238A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210471504.6A CN114843238A (zh) 2022-04-28 2022-04-28 封装结构、电子设备及封装方法
PCT/CN2023/090576 WO2023207972A1 (zh) 2022-04-28 2023-04-25 封装结构、电子设备及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210471504.6A CN114843238A (zh) 2022-04-28 2022-04-28 封装结构、电子设备及封装方法

Publications (1)

Publication Number Publication Date
CN114843238A true CN114843238A (zh) 2022-08-02

Family

ID=82567013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210471504.6A Pending CN114843238A (zh) 2022-04-28 2022-04-28 封装结构、电子设备及封装方法

Country Status (2)

Country Link
CN (1) CN114843238A (zh)
WO (1) WO2023207972A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023207972A1 (zh) * 2022-04-28 2023-11-02 维沃移动通信有限公司 封装结构、电子设备及封装方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7645638B2 (en) * 2006-08-04 2010-01-12 Stats Chippac Ltd. Stackable multi-chip package system with support structure
US8310051B2 (en) * 2008-05-27 2012-11-13 Mediatek Inc. Package-on-package with fan-out WLCSP
CN105845643A (zh) * 2016-06-12 2016-08-10 华天科技（昆山）电子有限公司 一种嵌入硅基板芯片封装结构及其制作方法
CN107452720B (zh) * 2017-08-03 2020-04-17 华天科技（昆山）电子有限公司 芯片扇出封装结构、多芯片集成模块及晶圆级封装方法
CN109427759A (zh) * 2017-08-29 2019-03-05 华为技术有限公司 一种芯片封装结构及其制作方法、电子设备
CN109148431B (zh) * 2018-07-18 2020-04-17 华天科技（昆山）电子有限公司 距离传感器芯片封装结构及其晶圆级封装方法
CN114843238A (zh) * 2022-04-28 2022-08-02 维沃移动通信有限公司 封装结构、电子设备及封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023207972A1 (zh) * 2022-04-28 2023-11-02 维沃移动通信有限公司 封装结构、电子设备及封装方法

Also Published As

Publication number Publication date
WO2023207972A1 (zh) 2023-11-02

Similar Documents

Publication Publication Date Title
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US6731015B2 (en) Super low profile package with stacked dies
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
KR100963471B1 (ko) 로직 및 메모리 집적 회로의 패키징 방법, 패키징된 집적회로 및 시스템
CN111952274B (zh) 电子封装件及其制法
JP2002170918A (ja) 半導体装置及びその製造方法
CN1937194A (zh) 制作叠层小片封装的方法
WO2004043130A2 (en) Mechanically enhanced package and method of making same
TWI685937B (zh) 半導體封裝
CN114899155A (zh) 多种类多数量芯片三维堆叠集成封装结构及其制造方法
CN114843238A (zh) 封装结构、电子设备及封装方法
CN107895717B (zh) 电子封装件及其制法
KR20130033808A (ko) 반도체 패키지 및 그 제조방법
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
US20080237831A1 (en) Multi-chip semiconductor package structure
CN115513168A (zh) 封装结构、封装结构的制备方法和电子设备
US10079222B2 (en) Package-on-package structure and manufacturing method thereof
CN113410215B (zh) 半导体封装结构及其制备方法
CN112908945A (zh) 一种封装组件、电子设备及封装方法
CN106469706B (zh) 电子封装件及其制法
KR100674411B1 (ko) 코어볼을 이용한 반도체 패키지 및 그 제조방법
CN112928032A (zh) 电子封装件的制法
US20230046413A1 (en) Semiconductor package assembly
KR100239703B1 (ko) 3차원 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination