CN115863304A - 双面塑封的封装结构、封装方法、电路结构及电子设备 - Google Patents

Abstract

本发明公开了一种双面塑封的封装结构、封装方法、电路结构及电子设备。该封装结构包括基板，上表面贴装有第一芯片，下表面贴装有第二芯片，在基板的上表面和/或下表面设有多个连接引脚；第一塑封体，塑封于基板的上表面；第二塑封体，塑封于基板的下表面，第一塑封体和/或第二塑封体上与各连接引脚相对应的位置处均开设有开槽；多个引出部，分别填充于多个连接引脚所在的开槽内，引出部的第一端与连接引脚电连接，引出部的第二端凸伸出第二塑封体的表面。相比于传统的植球方式，该封装结构能够加快封装速度，提高工作效率，减少导电材料内部的空洞，从而提升封装结构的整体品质。

Description

双面塑封的封装结构、封装方法、电路结构及电子设备

技术领域

本发明涉及一种双面塑封的封装结构，同时也涉及用于该封装结构的封装方法，还涉及包括该封装结构的电路结构及电子设备，属于芯片封装技术领域。

背景技术

随着系统级封装（System-in-package，简写为SiP）技术的发展和芯片小型化的需求日益紧迫，芯片封装技术开始从传统的引线键合工艺逐渐转向倒装工艺。但是，仅是单面的产品空间却较难满足日益增长的产品性能需求，人们开始将芯片封装设计由平面转向空间，芯片堆叠、硅片通孔及双面塑封等新型封装方式应运而生。

现有的双面塑封方式是在基板的正、反两面均贴装器件，用来有效增大产品的可用面积，以便搭载更多的芯片，承载更多的功能。但是，现有技术主要通过单颗点胶的植球方式或转接板植球方式实现基板上IO口的引出，整体封装效率比较低，浪费时间和人力成本。

在申请号为202110820323.5的中国专利申请中，公开了一种双面塑封的屏蔽封装结构及其加工方法。其中，该屏蔽封装结构包括单体基板、设置在单体基板上表面的上层芯片以及设置在单体基板下表面的下层芯片；在单体基板的上表面设置有第一塑封层，在单体基板的下表面设置有第二塑封层，其中，第一塑封层覆盖上层芯片；并且，在第一塑封层的上表面以及单体基板的侧面上设置有第一树脂屏蔽薄膜。

发明内容

本发明所要解决的首要技术问题在于提供一种双面塑封的封装结构。

本发明所要解决的另一技术问题在于提供一种双面塑封的封装方法。

本发明所要解决的又一技术问题在于提供一种包括上述封装结构的电路结构。

本发明所要解决的再一技术问题在于提供一种包括上述封装结构的电子设备。

为了实现上述目的，本发明采用以下的技术方案：

根据本发明实施例的第一方面，提供一种双面塑封的封装结构，包括：

基板，所述基板的上表面贴装有第一芯片，所述基板的下表面贴装有第二芯片，在所述基板的上表面和/或下表面设有多个连接引脚；

第一塑封体，塑封于所述基板的上表面；

第二塑封体，塑封于所述基板的下表面；

所述第一塑封体上与各所述连接引脚相对应的位置处开设有贯穿所述第一塑封体的开槽，和/或所述第二塑封体上与各所述连接引脚相对应的位置处开设有贯穿所述第二塑封体的开槽；

多个引出部，所述多个引出部分别填充于所述多个连接引脚所在的开槽内，所述引出部的第一端与所述连接引脚电连接，所述引出部的第二端凸伸出所述第一塑封体和/或所述第二塑封体的表面。

其中较优地，所述引出部的第二端设有焊球，以与外部设备连接。

其中较优地，所述引出部通过在所述开槽内填充导电材料形成。

其中较优地，所述导电材料至少包括银胶、锡膏中任意一种。

其中较优地，所述第一塑封体的塑封高度与所述第一芯片本身高度的高度差小于预设阈值；所述第二塑封体的塑封高度与所述第二芯片本身高度的高度差小于预设阈值。

其中较优地，所述开槽的宽度为80～200um。

根据本发明实施例的第二方面，提供一种双面塑封的封装方法，包括以下步骤：

在基板的上表面贴装第一芯片或贴装第一芯片和多个连接引脚，并进行塑封，以形成第一塑封体；

在基板的下表面贴装第二芯片和多个连接引脚，并进行塑封，以形成第二塑封体；

在所述第二塑封体和/或第一塑封体上与各所述连接引脚相对应的位置处，分别进行开槽处理；

在各开槽内填充导电材料，并使得导电材料的端部凸伸出第一塑封体和/或第二塑封体的表面，以形成引出部。

其中较优地，所述形成引出部后，还包括如下步骤：

在所述引出部的端面设置焊球。

根据本发明实施例的第三方面，提供一种电路结构，其中包括上述的封装结构。

根据本发明实施例的第四方面，提供一种电子设备，其中包括上述的封装结构。

与现有技术相比较，本发明具有以下的技术效果：

1．通过在负压环境下印刷导电材料将基板上的IO口引出，相比于传统的植球方式，能够加快封装速度，提高工作效率，减少导电材料内部的空洞，从而提升封装结构的整体品质。

2．无需对塑封体进行研磨，从而可对塑封体的塑封高度进行控制，以提高整个封装结构的散热效果，并降低生产成本。

3．通过连接引脚配合引出部能够对引出高度进行控制，便于与外部设备进行电连接，以保证连接效果。

附图说明

图1为本发明第一实施例提供的一种双面塑封的封装结构的整体结构示意图；

图2为本发明第二实施例提供的一种双面塑封的封装方法的流程图；

图3为本发明第二实施例中，上表面贴装电子元器件的结构示意图；

图4为本发明第二实施例中，上表面塑封的结构示意图；

图5为本发明第二实施例中，下表面贴装电子元器件的结构示意图；

图6为本发明第二实施例中，下表面塑封的结构示意图；

图7为本发明第二实施例中，激光开槽的结构示意图；

图8为本发明第二实施例中，真空印刷导电材料的结构示意图；

图9为本发明第二实施例中，设置焊球的结构示意图；

图10为本发明第三实施例提供的一种电路结构的示意图。

实施方式

下面结合附图和具体实施例对本发明的技术内容进行详细具体的说明。

第一实施例：

如图1所示，本发明第一实施例提供的一种双面塑封的封装结构，包括基板1、第一芯片2、第二芯片3、多个连接引脚4、第一塑封体5、第二塑封体6和多个引出部7。

基板1 可以选用电路板，如PCB板，作为电子元器件的支撑体。其中，基板1的上表面贴装有第一芯片2，或基板1的上表面贴装有第一芯片2和多个连接引脚；基板1的下表面贴装有第二芯片3和多个连接引脚4。

在本实施例中，在基板1的上表面采用EMC（环氧塑封料）材料进行塑封，形成第一塑封体5。该第一塑封体5覆盖第一芯片2，以对第一芯片2进行塑封保护。类似的，在基板1的下表面采用EMC材料进行塑封，形成第二塑封体6，该第二塑封体6覆盖第二芯片3和多个连接引脚4，从而对第二芯片3和多个连接引脚4进行塑封保护。由此，该基板1采用两面塑封的结构，能够对电子元器件进行有效保护，提高封装结构的可靠性。可以理解的是，第一塑封体5与第二塑封体6的塑封材料和塑封高度可相同也可不同，具体可根据不同电子元器件的塑封需求而适应性选择。

在本实施例中，在上述第二塑封体6上，与各连接引脚4相对应的位置处均通过激光开槽的方式进行开槽处理（也可以通过其他方式进行开槽），以形成贯穿第二塑封体6的开槽601（参照图7所示），从而使得连接引脚4恰好位于该开槽601的底部。本实施例中，该开槽601的宽度为80～200um，从而与连接引脚4的尺寸相对应，以使得连接引脚4能够完全裸露于该开槽601内，进而保证电连接效果。可以理解的是，该开槽601的形状可以是梯形、倒梯形、椭圆形等形状，具体可根据实际需求进行适应性选择。

在另一个实施例中，也可以在第一塑封体5上与各连接引脚4相对应的位置处开设有贯穿所述第一塑封体的开槽。或者，在第一塑封体5和第二塑封体6上与各连接引脚4相对应的位置处均开设有贯穿各自塑封体的开槽。

此外，在上述开槽601处，通过真空印刷机在开槽601内填充导电材料（例如：银胶或锡膏），从而形成引出部7。其中，该引出部7的第一端（即图1中的上端）与连接引脚4电连接，该引出部7的第二端（即图1中的下端）凸伸出第二塑封体6的表面602，从而能够将基板1上的IO口引出至第二塑封体6外部，以与外部设备电连接。可以理解的是，本实施例中，采用在负压环境下印刷导电材料来将基板1上的IO口引出，相比于传统的植球方式（即在基板1上单颗点胶的方式），本实施例中所采用的真空印刷导电材料的方式能够有效加快封装速度，提高工作效率，减少导电材料内部的空洞，从而提升封装结构的整体品质。此外，采用负压环境下印刷导电材料的方式将基板1上的IO口引出，能够对引出部7的引出高度进行控制，从而根据连接需求的不同，对引出部7的引出高度进行适应性调整，以保证与外部设备的连接效果，提高封装结构安装的适应性和便利性。

在本发明的一个实施例中，优选地，引出部7的第二端设有焊球701，用于与外部设备连接。其中，该焊球701呈半球形，当焊球701与外部设备相接触后，则焊球701会逐渐变形至矩形形状，从而拉近引出部7与外部设备之间的距离，能够有效提高引出部7与外部设备连接的便利性，保证电连接效果。

在上述实施例中，由于在第二塑封体6上开设开槽601，并在开槽601内填充导电材料形成引出部7，因此，无需传统方式中需要对第二塑封体6进行研磨才能裸露出焊球。本实施例中，可以对第二塑封体6的塑封高度进行控制，使得第二塑封体6的塑封高度略高于第二芯片3本身的高度，即第二塑封体6与第二芯片3的高度差需小于预设阈值，该预设阈值可根据需要而定（例如：1～20um），从而使得第二芯片3的下表面（参照图1中的方向）能够尽可能靠近第二塑封体6的表面602。由此，在实际使用过程中，可将基板1上的第二芯片3设置在外部设备靠内的一侧，从而不易直接与外物进行接触而导致损坏。并且，由于第二芯片3的下表面（参照图1中的方向）尽可能靠近第二塑封体6的表面602，因此整个封装结构的散热效果较佳。

此外，可以理解的是，若在第一塑封体5上开槽处理，则可以对第一塑封体5的塑封高度进行控制，使得第一塑封体5的塑封高度略高于第一芯片2的高度，即第一塑封体5与第一芯片2的高度差需小于预设阈值，该预设阈值可根据需要而定（例如：1～20um），从而使得第一芯片2的上表面（参照图1中的方向）能够尽可能靠近第一塑封体5的表面。

第二实施例：

如图2所示，在上述第一实施例提供的双面塑封的封装结构的基础上，本发明第二实施例还提供一种双面塑封的封装方法，采用该封装方法能够生成上述双面塑封的封装结构。具体的，如图3至图9所示，该封装方法包括步骤S1～S7：

S1：上表面贴装电子元器件。

具体的，如图3所示，通过倒装工艺或表面贴装工艺将第一芯片2及周围辅助器件（图中未示出）贴装在基板1的上表面。

S2：上表面塑封。

具体的，如图4所示，当第一芯片2及周围辅助器件贴装在基板1的上表面后，采用EMC材料塑封在基板1的上表面，形成覆盖第一芯片2及周围辅助器件的第一塑封体5。

可以理解的是，当第一芯片2贴装在基板1的上表面后，第一芯片2与基板1的上表面之间会存在一定的缝隙，在EMC材料进行塑封时，需要对塑封材料进行适应性选择，以避免塑封材料从该缝隙进入到第一芯片2内而污染第一芯片2。

优选地，该第一塑封体5的塑封材料应至少满足以下条件之一：第一、塑封材料的颗粒直径大于预设直径；第二，塑封材料的流动速度小于预设流速；第三，塑封材料的粘性大于预设粘性。可以理解的是，当塑封材料的颗粒直径越大时，则越不容易通过该缝隙流入第一芯片2内内，反之，则越容易流入第一芯片2内。类似的，当塑封材料的流动速度越慢时，则越不容易通过该缝隙流入第一芯片2内，反之，则越容易流入第一芯片2内。当塑封材料的粘性越大时，则越不容易通过该缝隙流入第一芯片2内，反之，则越容易流入第一芯片2内。因此，在选择塑封材料时，应尽可能选择颗粒直径较大、流动速度较慢、粘性较大的材料，从而能够在塑封过程中，减少塑封材料进入第一芯片2的可能性，以避免污染第一芯片2。可以理解的是，本实施例中列举的三种条件仅为较优的选择条件，在其他实施例中，还可以增加其他的选择条件。并且，塑封材料满足的条件越多，则塑封效果越好，具体可根据实际塑封需求对塑封材料进行适应性选择即可。

S3：下表面贴装电子元器件。

具体的，如图5所示，通过倒装工艺或表面贴装工艺将第二芯片3、多个连接引脚4及周围辅助器件（图中未示出）贴装在基板1的下表面。

S4：下表面塑封。

具体的，如图6所示，当第二芯片3、多个连接引脚4及周围辅助器件（图中未示出）贴装在基板1的下表面后，采用EMC材料塑封在基板1的下表面，形成覆盖第二芯片3、多个连接引脚4及周围辅助器件的第二塑封体6。

其中，第二塑封体6的塑封材料的选择与步骤S2相同，在此不再赘述。并且，该第二塑封体6的塑封材料和塑封高度，可以与第一塑封体5相同，也可以不同，具体根据各自的塑封需求而定。

S5：激光开槽。

具体的，如图7所示，在第二塑封体6上与各连接引脚4相对应的位置处，分别进行激光开槽，以形成贯穿第二塑封体6的开槽601。

并且，可以理解的是，在另一个实施例中，还可以在第一塑封体5上与各连接引脚4相对应的位置处，分别进行激光开槽，以形成贯穿第一塑封体5的开槽。

S6：真空印刷导电材料。

具体的，如图8所示，当开槽完成后，使用纯水或干冰对激光开槽后所形成的多个开槽601进行清洗，以去除内部杂质。然后，选取其中一个清洗后的开槽601，采用真空印刷机将导电材料（例如：银胶或锡膏）填充于开槽601内，直至导电材料的端部凸伸出第二塑封体6的表面602，形成引出部7，用于与外部设备电连接。

重复上述步骤，直至在各开槽601内均形成引出部7，完成真空印刷操作。可以理解的是，通过真空印刷导电材料的方式形成引出部7，相比于传统的单点设置焊球的方式，效率更高，效果更佳。

S7：设置焊球701，并固化清洗。

具体的，如图9所示，在引出部7的端面设置焊球701，并去除焊球701的边缘塑封料。并且，对引出部7和焊球701进行固化清洗，从而形成上述双面塑封的封装结构。

此外，可以理解的是，本实施例中，通过步骤S1～S7所形成的为单个双面塑封的封装结构。在另一个实施例中，可以在步骤S1中选择大块基板，从而在大块基板的上表面同时贴装多个第一芯片2，相应地，在大块基板的下表面同时贴装多个第二芯片3和多个连接引脚4。由此，在经过后续的步骤S2～S7后，可形成多个双面塑封的封装结构，最后通过切割的方式将多个双面塑封的封装结构分离，以形成单个双面塑封的封装结构，从而能够有效提高生产效率，节约生产成本。

第三实施例：

如图10所示，在上述第一实施例的基础上，本发明第三实施例还提供一种电路结构。该电路结构包括电路板100，以及安装在电路板100上的多个上述的封装结构101，和/或其他分立元器件102、103。

第四实施例：

在第一实施例的基础上，本发明第四实施例还提供一种电子设备，该电子设备包括上述的封装结构101，可以是无线通信设备、可穿戴电子产品或电动汽车等。

上面对本发明所提供的双面塑封的封装结构、封装方法、电路结构及电子设备进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质内容的前提下对它所做的任何显而易见的改动，都将构成对本发明专利权的侵犯，将承担相应的法律责任。

Claims (10)

1.一种双面塑封的封装结构，其特征在于包括：

基板，所述基板的上表面贴装有第一芯片，所述基板的下表面贴装有第二芯片，在所述基板的上表面和/或下表面设有多个连接引脚；

第一塑封体，塑封于所述基板的上表面；

第二塑封体，塑封于所述基板的下表面；

所述第一塑封体上与各所述连接引脚相对应的位置处开设有贯穿所述第一塑封体的开槽，和/或所述第二塑封体上与各所述连接引脚相对应的位置处开设有贯穿所述第二塑封体的开槽；

多个引出部，所述多个引出部分别填充于所述多个连接引脚所在的开槽内，所述引出部的第一端与所述连接引脚电连接，所述引出部的第二端凸伸出所述第一塑封体和/或所述第二塑封体的表面。

2.如权利要求1所述的封装结构，其特征在于：

所述引出部的第二端设有焊球，以与外部设备连接。

3.如权利要求1所述的封装结构，其特征在于：

所述引出部通过在所述开槽内填充导电材料形成。

4.如权利要求3所述的封装结构，其特征在于：

所述导电材料至少包括银胶、锡膏中的任意一种。

5.如权利要求1所述的封装结构，其特征在于：

所述第一塑封体的塑封高度与所述第一芯片本身高度的高度差小于预设阈值；所述第二塑封体的塑封高度与所述第二芯片本身高度的高度差小于预设阈值。

6.如权利要求1所述的封装结构，其特征在于：

所述开槽的宽度为80～200um。

7.一种双面塑封的封装方法，其特征在于包括以下步骤：

在基板的上表面贴装第一芯片或贴装第一芯片和多个连接引脚，并进行塑封，以形成第一塑封体；

在基板的下表面贴装第二芯片和多个连接引脚，并进行塑封，以形成第二塑封体；

在所述第二塑封体和/或第一塑封体上与各所述连接引脚相对应的位置处，分别进行开槽处理；

在各开槽内填充导电材料，并使得导电材料的端部凸伸出第一塑封体和/或第二塑封体的表面，以形成引出部。

8.如权利要求7所述的封装方法，其特征在于形成引出部后还包括如下步骤：

在所述引出部的端面设置焊球。

9.一种电路结构，其特征在于其中包括权利要求1～6中任意一项所述的封装结构。

10.一种电子设备，其特征在于其中包括权利要求1～6中任意一项所述的封装结构。

Images