CN211062704U

CN211062704U - 芯片模组和电子设备

Info

Publication number: CN211062704U
Application number: CN201922288038.4U
Authority: CN
Inventors: 王德信; 陶源; 江辉
Original assignee: Qingdao Goertek Intelligent Sensor Co Ltd
Current assignee: Qingdao Goertek Intelligent Sensor Co Ltd
Priority date: 2019-12-18
Filing date: 2019-12-18
Publication date: 2020-07-21
Anticipated expiration: 2029-12-18

Abstract

本实用新型公开一种芯片模组和电子设备，所述芯片模组包括：衬底基板；第一半导体层，所述第一半导体层贴合设置于所述衬底基板的表面，并与所述衬底基板电性连接；第一转接基板，所述第一转接基板设于所述第一半导体层背离所述衬底基板的表面，并与所述衬底基板电性连接；以及电子元器件，所述电子元器件安装于所述第一转接基板背离所述第一半导体层的表面，并与所述第一转接基板电性连接。本实用新型技术方案旨在提高芯片模组封装电子元器件的集成度。

Description

芯片模组和电子设备

技术领域

本实用新型涉及芯片技术领域，特别涉及一种芯片模组和电子设备。

背景技术

在智能化、轻便化、高速化、待机时间长的社会需求驱动下，现代消费类电子产品往高集成度、小型化、无线缆化、低功耗方向发展，芯片集成度继续按照摩尔定律的速度发展，封装集成度的发展在推动产品小型化也发挥了巨大作用。SIP封装模组上[SIP封装(System In a Package系统级封装)是将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能]，SIP封装集成在水平方向排布时会增大封装平面尺寸，在高度方向的堆叠只能堆叠芯片，严重降低了芯片模组封装电子元器件的集成度。

以上仅用于辅助理解本申请的技术方案，并不代表承认上述内容为现有技术。

实用新型内容

本实用新型的主要目的是提供一种芯片模组，旨在提高芯片模组封装电子元器件的集成度。

为实现上述目的，本实用新型提供的芯片模组，所述芯片模组包括：

衬底基板；

第一半导体层，所述第一半导体层贴合设置于所述衬底基板的表面，并与所述衬底基板电性连接；

第一转接基板，所述第一转接基板设于所述第一半导体层背离所述衬底基板的表面，并与所述衬底基板电性连接；

电子元器件，所述电子元器件安装于所述第一转接基板背离所述第一半导体层的表面，并与所述第一转接基板电性连接。

在本实用新型的一些实施例中，所述第一半导体层投影于所述衬底基板形成第一投影轮廓，所述第一投影轮廓位于所述衬底基板的外轮廓内，所述电子元器件的数量为多个，部分所述电子元器件设置于所述衬底基板，另一部分所述电子元器件设置于所述第一转接基板。

在本实用新型的一些实施例中，所述第一转接基板形成有让位空间，部分所述第一半导体层显露于所述让位空间；

所述芯片模组还包括第一焊线，所述第一焊线的一端与所述第一半导体层显露于所述让位空间的部分固定连接，另一端与所述衬底基板电性连接。

在本实用新型的一些实施例中，所述芯片模组包括第二焊线和第三焊线，所述第二焊线的一端与所述第一焊线背离所述衬底基板的端部连接，另一端与所述第一转接基板电性连接；

所述第三焊线将所述第一转接基板所述衬底基板电性连接。

在本实用新型的一些实施例中，所述芯片模组还包括第二半导体层，所述第二半导体层设置与所述第一转接基板背离所述第一半导体层的表面，并与所述第一转接基板电性连接。

在本实用新型的一些实施例中，所述衬底基板背离所述第一半导体层的表面还设有多个焊盘，多个所述焊盘沿所述衬底基板的外边缘间隔排布。

在本实用新型的一些实施例中，所述芯片模组还包括封装层，所述封装层设于所述衬底基板背离所述焊盘的一侧，并将所述第一半导体层、所述第一转接基板和所述电子元器件覆盖。

在本实用新型的一些实施例中，所述第一焊线、所述第二焊线和所述第三焊线的材质为导电材质；

所述第一半导体层和所述第二半导体层均为裸片。

在本实用新型的一些实施例中，所述芯片模组包括胶合件，部分所述胶合件设于所述第一半导体层和所述衬底基板之间，以使所述第一半导体层和所述衬底基板固定连接；

另一部分所述胶合件设于所述第一半导体层和所述第一转接基板之间，以使所述第一半导体层和所述第一转接基板固定连接。

本实用新型还提出一种电子设备，所述电子设备包括芯片模组，所述芯片模组包括：

衬底基板；

本实用新型技术方案通过在衬底基板设置第一半导体层，再将第一半导体层背离衬底基板的表面设置第一转接基板，并使第一转接基板与衬底基板电性连接，从而可以在第一转接基板设置电子元器件，由于本方案利用第一半导体层背离衬底基板的剩余空间，并设置第一转接基板，使得该剩余空间处可以设置电子元气件，提高了芯片模组封装电子元器件的集成度。如此，本实用新型的技术方案可以提高芯片模组封装电子元器件的集成度。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本实用新型芯片模组一实施例的结构示意图；

图2为本实用新型芯片模组另一实施例的结构示意图；

图3为本实用新型芯片模组安置外壳和封装层一实施例的结构示意图。

附图标号说明：

标号	名称	标号	名称
				100	芯片模组	70	第三焊线
10	衬底基板	80	第二半导体层
				11	焊盘	90	第二转接基板
20	第一半导体层	101	封装层
				30	第一转接基板	102	外壳
31	让位空间	1021	顶板
				40	电子元器件	1022	侧板
50	第一焊线	103	散热器
				60	第二焊线

本实用新型目的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明，本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

本实用新型提出一种芯片模组100。

参照图1至图3，本实用新型技术方案提出的芯片模组100，所述芯片模组100包括：衬底基板10；

第一半导体层20，所述第一半导体层20贴合设置于所述衬底基板10的表面，并与所述衬底基板10电性连接；

第一转接基板30，所述第一转接基板30设于所述第一半导体层20背离所述衬底基板10的表面，并与所述衬底基板10电性连接；

电子元器件40，所述电子元器件40安装于所述第一转接基板30背离所述第一半导体层20的表面，并与所述第一转接基板30电性连接。

本实施例中，衬底基板10和第一转接基板30均可以为印制电路板，其材质可以为FR4环氧树脂板。或者该衬底基板10和第一转接基板30为印制电路板与柔性电路板的结合，其电路层数可以为单层、双层或多层。芯片模组100可以为通过SIP封装(System In aPackage系统级封装)将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能。SiP封装从电子设备角度出发，不是一味关注芯片本身的性能/功耗，而是实现整个电子设备的轻薄短小、多功能、低功耗，提高了电子设备的功能性和使用方便性。也可以通过在第一半导体层20设置镀通孔，使得镀通孔的一端与第一转接基板30电性连接，另一端与衬底基板10电性连接，从而实现第一转接基板30与衬底基板10的电性连接，保证设置在第一转接基板30上的电子元器件40的上电。

该第一半导体层20具体可以为裸片，该裸片与衬底基板10的连接、以及电子元器件40与第一转接基板30的连接均可以采用SMT技术连接，SMT是表面组装技术(表面贴装技术)(Surface Mounted Technology的缩写)，是电子组装行业里最流行的一种技术和工艺。电子电路表面组装技术(Surface Mount Technology，SMT)，称为表面贴装或表面安装技术。它是一种将无引脚或短引线表面组装元器件(简称SMC/SMD，中文称片状元器件)安装在印制电路板(Printed Circuit Board，PCB)的表面或其它基板的表面上，通过再流焊或浸焊等方法加以焊接组装的电路装连技术。

以及，本实施例中，可以采用外壳102罩盖制作完成的芯片模组100，防止芯片模组100被外部因素影响，具体的，该外壳102形成有安装腔，该外壳102罩盖于所述衬底基板10设置第一半导体层20、第一转接基板30和电子元器件40的一侧，并使第一半导体层20、第一转接基板30和电子元器件40容置于外壳102内。外壳102的材质可以采用具有良好导热和支撑效果的材质制作，具体的可以采用金属(金属的材质可选择不锈钢材料、铝质材料，铝合金材料、铜质材料、铜合金材料、铁质材料、铁合金材料等)。金属材料具有良好的导热性和结构稳定性，如此，更加有利于提升外壳102的设置稳定性，从而有效提升外壳102的实用性、可靠性、及耐久性。该外壳102的外轮廓可以根据实际需要进行设置，只要便于保护芯片模组100即可。在本实施例中，外壳102包括顶板1021和连接于顶板1021的侧板1022，该顶板1021大致呈四边形设置，以及，还可以设置散热器103，该散热器103的一侧抵接于外壳102的中部(即顶板1021的中间区域)另一侧抵接于第一转接基板30，从而便于为外壳102进行支撑，并为第一转接基板30进行散热。当然也可以在顶板1021靠近边缘的区域，通过散热器103进行支撑，此时优选设置多个支撑点，从而保证支撑的效果。或者采用前述二者结合的支撑形式，均可较好地为采用散热器103为外壳102进行支撑。

本实用新型技术方案通过在衬底基板10设置第一半导体层20，再将第一半导体层20背离衬底基板10的表面设置第一转接基板30，并使第一转接基板30与衬底基板10电性连接，从而可以在第一转接基板30设置电子元器件40，由于本方案利用第一半导体层20背离衬底基板10的剩余空间，并设置第一转接基板30，使得该剩余空间处可以设置电子元气件，提高了芯片模组100封装电子元器件40的集成度。如此，本实用新型的技术方案可以提高芯片模组100封装电子元器件40的集成度。

参照图1至图3，在本实用新型的一些实施例中，所述第一半导体层20投影于所述衬底基板10形成第一投影轮廓，所述第一投影轮廓位于所述衬底基板10的外轮廓内，所述电子元器件40的数量为多个，部分所述电子元器件40设置于所述衬底基板10，另一部分所述电子元器件40设置于所述第一转接基板30。本实施例中，第一半导体层20投影于衬底基板10的第一投影轮廓，位于衬底基板10的外轮廓内，包含关系大致可以为“回”字形的完全包含结构(第一投影轮廓的四周与衬底基板10的外轮廓均不连接)，或者“目”字形的部分包含结构第一投影轮廓的四周与衬底基板10的外轮廓部分连接)。如此设置，一方面可以使得第一半导体层20与衬底基板10连接面积较大，保证第一半导体层20设置的稳固性，从而保证后续第一转接基板30的设置稳固性，另一方面，还可以使得电子元器件40的设置位置增多，不单是在第一转接基板30上可以设置，并且在衬底基板10的区域也可以设置，提高了芯片模组100封装电子元器件40的集成度。

参照图1至图3，在本实用新型的一些实施例中，所述第一转接基板30形成有让位空间31，部分所述第一半导体层20显露于所述让位空间31；

所述芯片模组100还包括第一焊线50，所述第一焊线50的一端与所述第一半导体层20显露于所述让位空间31的部分固定连接，另一端与所述衬底基板10电性连接。本实施例中通过设置让位空间31，以使第一半导体层20显露，从而可以设置第一焊线50对第一半导体层20与衬底基板10电性连接，焊线连接的方式制作的工艺较简单，并且设置成本低，并且可以使第一半导体层20与衬底基板10较好地电性连接，保证芯片模组100在集成更多的电子元器件40的同时正常工作。

在本实用新型的一些实施例中，所述芯片模组100包括第二焊线60和第三焊线70，所述第二焊线60的一端与所述第一焊线50背离所述衬底基板10的端部连接，另一端与所述第一转接基板30电性连接；所述第三焊线70将所述第一转接基板30所述衬底基板10电性连接。焊线连接的方式不需要在第一半导体层20设置镀通孔，制作的工艺较简单，并且设置成本低，并且可以使第一转接基板30与衬底基板10较好地电性连接，保证芯片模组100在集成更多的电子元器件40的同时正常工作。可以理解的是，该第一焊线50、第二焊线60和第三焊线70的材质可以采用导电材质，具体的可以采用金、银、铜或者合金类材料或者其他金属材料，只要能较好地保证各部件之间的电性连接即可。

参照图2、图3，在本实用新型的一些实施例中，所述芯片模组100还包括第二半导体层80，所述第二半导体层80设置与所述第一转接基板30背离所述第一半导体层20的表面，并与所述第一转接基板30电性连接。在一实施例中，第二半导体层80为裸片，通过设置第二半导体层80从而增加芯片模组100的功能性。

参照图2、图3，在本实用新型的一些实施例中，所述第二半导体层80背离第一转接基板30的表面还可以设置第二转接基板90，该第二转接基板90与衬底基板10电性连接(电性连接的方式可以采用镀通孔或者采用焊线的连接方式)，该第二转接基板90背离第二半导体层80的表面可以设置电子元器件40，从而进一步增加芯片模组100对电子元器件40的封装度。当然，还可以在第二转接基板90的表面再设置第三半导体层，进一步再设置更多的转接板，从而提高芯片模组100对电子元器件40的封装度。

参照图1至图3，在本实用新型的一些实施例中，所述衬底基板10背离所述第一半导体层20的表面还设有多个焊盘11，多个所述焊盘11沿所述衬底基板10的外边缘间隔排布。设置焊盘11可以增加衬底基板10与外部电路的连接面积，从而便于爬锡或者其他加工工艺，提高芯片模组100与外部电路连接的稳定性。

在本实用新型的一些实施例中，所述芯片模组100还包括封装层101，所述封装层101设于所述衬底基板10背离所述焊盘11的一侧，并将所述第一半导体层20、所述第一转接基板30和所述电子元器件40覆盖。通过设置封装层101使得芯片模组100的各个部件可以相互固定，并且保证芯片模组100的工作稳定性，防止外部干扰。由于焊线是悬空的，设置封装层101可以进一步提高焊线固定的稳定性，提高芯片模组100的内部电路的稳定性。

在本实用新型的一些实施例中，所述芯片模组100包括胶合件，部分所述胶合件设于所述第一半导体层20和所述衬底基板10之间，以使所述第一半导体层20和所述衬底基板10固定连接；另一部分所述胶合件设于所述第一半导体层20和所述第一转接基板30之间，以使所述第一半导体层20和所述第一转接基板30固定连接。本实施例中，可以通过胶合件将芯片模组100的第一半导体层20和衬底基板10固定连接，从而使得芯片模组100的结构稳固，保证设置多个电子元器件40时，芯片模组100可以正常工作。

本实用新型还提出一种电子设备，所述电子设备包括芯片模组100，所述芯片模组100包括：衬底基板10；第一半导体层20，所述第一半导体层20贴合设置于所述衬底基板10的表面，并与所述衬底基板10电性连接；第一转接基板30，所述第一转接基板30设于所述第一半导体层20背离所述衬底基板10的表面，并与所述衬底基板10电性连接；以及电子元器件40，所述电子元器件40安装于所述第一转接基板30背离所述第一半导体层20的表面，并与所述第一转接基板30电性连接。由于本电子设备采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

以上所述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是在本实用新型的实用新型构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。

Claims

1.一种芯片模组，其特征在于，所述芯片模组包括：

衬底基板；

2.如权利要求1所述的芯片模组，其特征在于，所述第一半导体层投影于所述衬底基板形成第一投影轮廓，所述第一投影轮廓位于所述衬底基板的外轮廓内，所述电子元器件的数量为多个，部分所述电子元器件设置于所述衬底基板，另一部分所述电子元器件设置于所述第一转接基板。

3.如权利要求2所述的芯片模组，其特征在于，所述第一转接基板形成有让位空间，部分所述第一半导体层显露于所述让位空间；

4.如权利要求3所述的芯片模组，其特征在于，所述芯片模组包括第二焊线和第三焊线，所述第二焊线的一端与所述第一焊线背离所述衬底基板的端部连接，另一端与所述第一转接基板电性连接；

所述第三焊线将所述第一转接基板与所述衬底基板电性连接。

5.如权利要求4所述的芯片模组，其特征在于，所述芯片模组还包括第二半导体层，所述第二半导体层设置与所述第一转接基板背离所述第一半导体层的表面，并与所述第一转接基板电性连接。

6.如权利要求5所述的芯片模组，其特征在于，所述芯片模组还包括第二转接基板，所述第二转接基板设置于所述第二半导体层背离所述第一转接基板的表面，所述第二转接基板用于与所述电子元器件电性连接。

7.如权利要求5所述的芯片模组，其特征在于，所述衬底基板背离所述第一半导体层的表面还设有多个焊盘，多个所述焊盘沿所述衬底基板的外边缘间隔排布。

8.如权利要求7所述的芯片模组，其特征在于，所述芯片模组还包括封装层，所述封装层设于所述衬底基板背离所述焊盘的一侧，并将所述第一半导体层、所述第一转接基板和所述电子元器件覆盖。

9.如权利要求1至7中任一项所述的芯片模组，其特征在于，所述芯片模组包括胶合件，部分所述胶合件设于所述第一半导体层和所述衬底基板之间，以使所述第一半导体层和所述衬底基板固定连接；

10.一种电子设备，其特征在于，包括如权利要求1至9中任一项所述的芯片模组。