CN219811487U - 封装模组、板对板连接结构及电子设备 - Google Patents
封装模组、板对板连接结构及电子设备 Download PDFInfo
- Publication number
- CN219811487U CN219811487U CN202321247279.4U CN202321247279U CN219811487U CN 219811487 U CN219811487 U CN 219811487U CN 202321247279 U CN202321247279 U CN 202321247279U CN 219811487 U CN219811487 U CN 219811487U
- Authority
- CN
- China
- Prior art keywords
- circuit
- layer
- substrate
- electronic component
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 239000010410 layer Substances 0.000 claims description 143
- 239000012790 adhesive layer Substances 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 229920005992 thermoplastic resin Polymers 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 4
- 239000004593 Epoxy Substances 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 10
- 230000006870 function Effects 0.000 abstract description 8
- 238000003466 welding Methods 0.000 abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 238000000748 compression moulding Methods 0.000 description 4
- 229920006335 epoxy glue Polymers 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004880 explosion Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000012783 reinforcing fiber Substances 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
本申请提供一种封装模组,包括电路基板、第一电子元器件、第二电子元器件、第一封装基板和第二封装基板,电路基板包括相对设置的第一表面和第二表面;第一和第二电子元器件分别位于第一表面和第二表面;第一封装基板包括第一绝缘层和第一线路层,第一绝缘层包覆第一电子元器件;第二封装基板包括第二绝缘层和第二线路层,第二绝缘层包覆第二电子元器件;电路基板还包括侧表面,电路基板的部分线路于侧表面露出并电性连接至第一线路层和第二线路层。本申请的封装模组能实现多面线路引出,进而能实现灵活对外焊接及屏蔽功能,同时实现封装模组的高集成化和微小化。本申请还提供了一种板对板连接结构和电子设备。
Description
技术领域
本申请涉及封装技术领域,尤其涉及一种封装模组、板对板连接结构及电子设备。
背景技术
系统级封装(System in Package,SiP),是将多种功能芯片,包括处理器、存储器等功能芯片集成在一个封装内,从而实现一个基本完整的功能。随着人们对电子产品的要求越来越高,SiP模块需要朝向多功能和微小化方向发展。
目前SiP模块主要采用单面压模技术和双面压模技术实现。单面压模(SingleSide Molding,SSM),是将零件分布在一面,再使用压模工艺进行塑封保护,再另外一面植球,用于后续焊接到附加电路板;单面压模的缺陷是:只能单面放零件,且塑封后模块上表面只能做屏蔽或绝缘功能,难以实现更高集成化。双面压模(Double Side Molding,DSM),是在载板正面和背面均分布零件,再使用压模工艺进行塑封保护,再在零件比较矮的一面植球;这种双面模压的缺陷是:虽可以双面承载零件,但因为需要在零件矮的一面植球或植铜柱,对双面零件选用有限制,且植球或铜柱会占用较大的板面面积,难以实现更高集成化和微小化。
实用新型内容
鉴于此,为了解决以上问题中的至少之一,本申请有必要提供一种有利于实现高集成化和微小化的封装模组。
另外,本申请还有必要提供一种应用上述封装模组的板对板连接结构和电子设备。
本申请实施例提供了一种封装模组,所述封装模组包括:电路基板、第一电子元器件、第二电子元器件、第一封装基板和第二封装基板,电路基板包括相对设置的第一表面和第二表面;第一电子元器件位于所述第一表面且与所述电路基板电性连接;第二电子元器件位于所述第二表面且与所述电路基板电性连接;第一封装基板包括位于所述第一表面上的第一绝缘层和位于所述第一绝缘层背离所述第一表面的第一线路层,所述第一绝缘层包覆所述第一电子元器件;第二封装基板包括位于所述第二表面上的第二绝缘层和位于所述第二绝缘层背离所述第二表面的第二线路层,所述第二绝缘层包覆所述第二电子元器件。其中,所述电路基板还包括连接所述第一表面和所述第二表面的侧表面,所述电路基板的部分基板线路于所述侧表面露出并电性连接至所述第一线路层和所述第二线路层。
在一些可能的实施例中,所述侧表面具有至少一个凹槽,所述凹槽延伸至所述第一封装基板和所述第二封装基板,所述部分基板线路于所述凹槽露出,所述凹槽内设有导电层,所述导电层分别与所述部分基板线路、所述第一线路层和所述第二线路层电性连接。
在一些可能的实施例中,所述第一线路层、所述第二线路层以及所述导电层中的至少一者上设有导电部。
在一些可能的实施例中,所述导电部为植球或金属柱。
在一些可能的实施例中,所述侧表面设有重布线层,所述重布线层分别与所述第一线路层、所述第二线路层以及于所述侧表面露出的所述部分基板线路电性连接。
在一些可能的实施例中,所述第一绝缘层包括第一容纳腔,所述第一电子元器件容置于所述第一容纳腔内,所述第一容纳腔与所述第一电子元器件之间设有第一粘接层;所述第二绝缘层包括第二容纳腔,所述第二电子元器件容置于所述第二容纳腔内,所述第二容纳腔与所述第二电子元器件之间设有第二粘接层。
在一些可能的实施例中,所述第一粘接层和所述第二粘接层的材质为环氧胶。
在一些可能的实施例中,所述第一绝缘层和所述第二绝缘层的材质为热塑性树脂。
本申请实施例还提供了一种板对板连接结构,所述板对板连接结构包括功能模块以及如上所述的封装模组,所述功能模块电性连接于所述第一线路层、所述第二线路层和于所述侧表面露出的所述部分基板线路中的至少一者。具体地,所述功能模块为电路板和/或另一封装模组。
本申请实施例还提供了一种电子设备,所述电子设备包括壳体以及安装于所述壳体上的如上所述的封装模组或板对板连接结构。
相较于现有技术,本申请实施例提供的封装模组具有如下有益效果:
(1)采用异质整合电路板结构来实现双面分布零件,且在外层分布第一线路层和第二线路层可以实现植球或植铜柱,从而便于实现对外焊接及屏蔽功能,有利于提高封装模组的高集成化和微小化。
(2)用覆铜板取代传统封装材料制成第一封装基板和第二封装基板对电路基板进行封装,起到保护内部电子元器件的作用,同时便于第一线路层和第二线路层的制作。
(3)还可以在封装模组的侧表面引出部分基板线路,实现侧表面对外焊接及屏蔽功能,因此,封装模组可以实现上表面、下表面和侧表面的多方向线路引出,能够为器件封装提供更多选择的同时,更有利于进一步提高封装模组的高集成化和微小化。
(4)通过在封装模组的侧表面增加凹槽并形成导电层实现电路基板的线路引出,占空间更小,更能实现封装模组的微小化和高集成化。
(5)封装模组的上下表面及侧表面的线路能提供更大的散热面积,在封装模组工作时能够更快将内部产生的热量带走。
附图说明
图1为本申请一实施例提供的封装模组结构示意图。
图2为图1所示的封装模组在压合并形成第一线路层和第二线路层之前的结构示意图。
图3为将图1中各个部分进行压合并在侧表面形成凹槽的结构示意图。
图4为在图3的凹槽内设置导电层的结构示意图。
图5为在图1中的第一线路层上设置导电部的结构示意图。
图6为在图1中的第二线路层上设置导电部的结构示意图。
图7为在图1中的导电层上设置导电部的结构示意图。
图8为本申请一实施例提供的板对板连接结构的结构示意图。
图9为本申请一实施例提供的电子设备的结构示意图。
主要元件符号说明
封装模组 100
电路基板 1
第一表面 11
第二表面 12
侧表面 13
基板线路 14
基板绝缘层 15
凹槽 16
第一电子元器件 2
第二电子元器件 3
第一覆铜板 40
第一封装基板 4
第一绝缘层 41
第一线路层 42
第一容纳腔 43
第一金属层 44
第二覆铜板 50
第二封装基板 5
第二绝缘层 51
第二线路层 52
第二容纳腔 53
第二金属层 54
第一粘接层 6
第二粘接层 7
导电层 8
导电部 9
板对板连接结构 200
功能模块 201
电子设备 300
壳体 301
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。
需要说明的是,当元件被称为“固定于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。当一个元件被认为是“设置于”另一个元件,它可以是直接设置在另一个元件上或者可能同时存在居中元件。
请参阅图1,本申请实施例提供了一种封装模组100,所述封装模组100包括:电路基板1、第一电子元器件2、第二电子元器件3、第一封装基板4和第二封装基板5。所述电路基板1包括相对设置的第一表面11和第二表面12。所述第一电子元器件2位于所述第一表面11且与所述电路基板1电性连接。所述第二电子元器件3位于所述第二表面12且与所述电路基板1电性连接。所述第一封装基板4包括位于所述第一表面11上的第一绝缘层41和位于所述第一绝缘层41背离所述第一表面11的第一线路层42,所述第一绝缘层41包覆所述第一电子元器件2。所述第二封装基板5包括位于所述第二表面12上的第二绝缘层51和位于所述第二绝缘层51背离所述第二表面12的第二线路层52,所述第二绝缘层51包覆所述第二电子元器件3。其中,所述电路基板1还包括连接所述第一表面11和所述第二表面12的侧表面13,所述电路基板1的部分基板线路14于所述侧表面13露出并电性连接至所述第一线路层42和所述第二线路层52。
所述电路基板1中可以包括至少一层基板线路14和至少一层基板绝缘层15,其中若含有多层基板线路14和多层基板绝缘层15时,基板线路14与基板绝缘层15交替叠设。具体地,所述电基路板1可以是多层印刷线路板(printed circuit board,PCB),采用常规印刷线路板的制备工艺形成即可。其中,在所述电路基板1的边缘预先成型出用于与所述第一线路层42和所述第二线路层52侧向导通的线路(即于侧表面13露出的部分基板线路14),之后通过电镀、重布线等方式实现露出的部分基板线路14与第一线路层42和第二线路层52的导通。可以理解的,电路基板1中用于导通的部分基板线路14可以在成型电路基板1之后就从侧表面13露出,也可以在后期制备封装模组100的过程中通过激光加工等方式将侧表面13的部分绝缘层去除,从而使这部分基板线路14露出。
在一些实施例中,所述电路基板1的两外表面均为基板线路14,即第一表面11和第二表面12均为基板线路14的表面,便于第一电子元器件2和第二电子元器件3与电路基板1的电性连接。
所述第一电子元器件2可以包括一颗或多颗无源器件,无源器件包括但不限于电阻、电容、电感、滤波器、耦合器等。所述第一电子元器件2还可以包括一颗或多颗有源器件,例如有源芯片,包括但不限于电源芯片、数字芯片、射频芯片等。所述第一电子元器件2采用表面贴装技术(Surface Mounted Technology,SMT)贴装在电路基板1的第一表面11上,且所述第一绝缘层41完全包覆所述第一电子元器件2。
所述第二电子元器件3可以包括一颗或多颗无源器件,无源器件包括但不限于电阻、电容、电感、滤波器、耦合器等。所述第二电子元器件3还可以包括一颗或多颗有源器件,例如有源芯片,包括但不限于电源芯片、数字芯片、射频芯片等。所述第二电子元器件3采用表面贴装技术(Surface Mounted Technology,SMT)贴装在电路基板1的第二表面12上,且所述第二绝缘层51完全包覆所述第二电子元器件3。
可以理解的,电路基板1的内部还可以内埋电子元器件。
如图2所示,一并结合参阅图1,所述第一绝缘层41包括第一容纳腔43,所述第一电子元器件2容置于所述第一容纳腔43内。所述第二绝缘层51包括第二容纳腔53,所述第二电子元器件3容置于所述第二容纳腔53内。在一些实施例中,所述第一封装基板4和所述第二封装基体5的原材料均可以是覆铜板(Copper Clad Laminate,CCL),其中,第一绝缘层41和第二绝缘层51的材质均可以采用热塑性树脂形成,具体可以是PTFE,LCP,PI、MPI等。热塑性树脂材质的第一绝缘层41和第二绝缘层51可以通过二次加热并模压出所需要的所述第一容纳腔43和所述第二容纳腔53。采用热塑性树脂绝缘层预先模压出容纳第一电子元器件2和第二电子元器件3的腔体,可以有效避免在第一封装基板4和第二封装基板5与电路基板1模压过程中破坏第一电子元器件2和第二电子元器件3,尤其对体积较大的电子元器件,能够使第一绝缘层41和第二绝缘层51分别更好地包覆第一电子元器件2和第二电子元器件3。可以理解的,热塑性树脂中还可以添加增强材料(例如增强纤维),以提高强度。
在一些实施例中,所述第一容纳腔43与所述第一电子元器件2之间设有第一粘接层6,所述第二容纳腔53与所述第二电子元器件3之间设有第二粘接层7。通过设置第一粘接层6,可以提高第一绝缘层41与第一电子元器件2之间的结合力,实现第一封装基板4与电路基板1的封装,而且可以实现第一电子元器件2周围空腔的密封,避免爆板。同理,设置第二粘接层7,可以提高第二绝缘层51与第二电子元器件3之间的结合力,实现第二封装基板5与电路基板1的封装,而且可以实现第二电子元器件3周围空腔的密封,避免爆板。
在一些实施例中,第一粘接层6和第二粘接层7的材质可以是环氧胶。灌入环氧胶的第一封装基板4和第二封装基板5与电路基板1进行封装,环氧胶水经过升温固化后,可使电路基板1与第一封装基板4和第二封装基板5粘结,内部形成密封,同时胶水具有流动性,可以更有效的填充内部空腔。
请再次参阅图1,所述电路基板1的所述侧表面13具有至少一个凹槽16,凹槽16内设有导电层8,所述导电层8分别与露出的部分基板线路14、所述第一线路层42和所述第二线路层52电性连接。
在成型过程中,如图3所示,一并结合参阅图1,第一封装基板4和第二封装基板5的原材料分别为第一覆铜板40和第二覆铜板50,第一覆铜板40包括第一绝缘层41和第一金属层44,第二覆铜板50包括第二绝缘层51和第二金属层54,其中,第一金属层44用于形成第一线路层42,第二金属层54用于形成第二线路层52,其中,所述凹槽16延伸至所述第一覆铜板40和所述第二覆铜板50,所述部分基板线路14于所述凹槽16露出。如图4所示,为了实现这部分露出的基板线路14与第一线路层42和第二线路层52的导通,所述凹槽16内设有导电层8。
可以理解的,第一线路层42、第二线路层52以及导电层8还可以实现屏蔽功能。
可以理解的,在其他实施例中,所述电路基板1由侧表面13露出的部分基板线路14还可以通过重布线技术形成重布线层(图未示),从而实现与第一线路层42和第二线路层52的电性连接。
在一些实施例中,所述凹槽16通过激光卡槽的方式形成,主要目的是使预先成型在电路基板1内的部分基板线路14露出,以便于实现电路基板1与第一线路层42和第二线路层52的导通。
在一些实施例中,所述导电层8可以采用涂覆、溅射、化学气相沉积法、物理气相沉积等方式形成在所述凹槽16内。导电层8的材质可以是金属粒子(铜、锡、银)、碳、硅等。
请参阅图5至图7,所述第一线路层42、所述第二线路层52以及所述导电层8中的至少一者上设有导电部9,导电部9可以实现对外焊接,实现与其他功能模块进行电性连接。具体地,所述导电部9可以是植球或金属柱。如图5所示,导电部9位于第一线路层42上,此时可以在封装模组100的上表面实现与其他功能模块的焊接。如图6所示,导电部9位于第二线路层52上,此时可以在封装模组100的下表面实现与其他功能模块的焊接。如图7所示,导电部9位于导电层8上,此时可以在封装模组100的侧表面实现与其他功能模块的焊接。封装模组100可以实现上表面、下表面和侧表面的多方向线路引出,能为封装模组100提供更多与外部电路连接的触点,可以根据产品器件连接需求,在封装模组100的任何一面制作线路与其他器件进行连接,为器件封装提供更多选择。
本申请实施例提供的封装模组100具有如下有益效果:
(1)采用异质整合电路板结构来实现双面分布零件,且在外层分布第一线路层42和第二线路层52来实现植球或植铜柱,从而便于实现对外焊接及屏蔽功能,有利于提高封装模组100的高集成化和微小化。
(2)用覆铜板取代传统封装材料制成第一封装基板4和第二封装基板5对电路基板1进行封装,起到保护内部电子元器件的作用,同时便于第一线路层42和第二线路层52的制作。
(3)还可以在封装模组100的侧表面引出部分基板线路14,实现侧表面对外焊接及屏蔽功能,因此,封装模组100可以实现上表面、下表面和侧表面的多方向线路引出,能够为器件封装提供更多选择的同时,更有利于进一步提高封装模组100的高集成化和微小化。
(4)通过在封装模组100的侧表面增加凹槽16并形成导电层8实现电路基板1的线路引出,占空间更小,更能实现封装模组100的微小化和高集成化。
(5)封装模组100的上下表面及侧表面的线路能提供更大的散热面积,在封装模组100工作时能够更快将内部产生的热量带走。
请参阅图8,本申请实施例还提供了一种板对板连接结构200,所述板对板连接结构200包括功能模块201以及如上所述的封装模组100,所述功能模块201电性连接于所述第一线路层42、所述第二线路层52和于所述侧表面13露出的所述部分基板线路14中的至少一者。封装模组100可以实现上表面、下表面和侧表面的多方向线路引出,能为封装模组100提供更多与外部电路连接的触点,可以根据产品器件连接需求,在封装模组100的任何一面制作线路与其他功能模块201进行连接,为器件封装提供更多选择。
在一些实施例中,所述功能模块201可以是印制电路板(Printed Circuit Board,PCB),也可以是柔性电路板(Flexible Printed Circuit,FPC),还可以是其他功能器件,例如SIP模块或POP模块等。
在一些实施例中,可以通过异向导电胶或锡膏等实现与所述功能模块201的电性连接,通过贴异向导电胶或焊锡的方式实现功能模块201与封装模组100电性连接,便于操作,且异向导电胶或锡膏的厚度均较薄,不会占用过大的空间,有利于降低所述板对板连接结构200的总厚度,连接稳定性高,所述板对板连接结构200在发生弯折或晃动的情况下,不会发生可靠性降低的问题。另外,贴异向导电胶或焊锡工艺简单,效率高,成本低。
请参阅图9,本申请实施例还提供了一种电子设备300,所述电子设备300包括壳体301以及容置于所述壳体301内的如上所述的封装模组100或如上所述的板对板连接结构200。所述电子设备300包括但不限于手机、笔记本电脑、平板电脑等终端产品。
以上说明仅仅是对本申请一种优化的具体实施方式,但在实际的应用过程中不能仅仅局限于这种实施方式。
Claims (10)
1.一种封装模组,其特征在于,包括:
电路基板,包括相对设置的第一表面和第二表面;
第一电子元器件,位于所述第一表面且与所述电路基板电性连接;
第二电子元器件,位于所述第二表面且与所述电路基板电性连接;
第一封装基板,包括位于所述第一表面上的第一绝缘层和位于所述第一绝缘层背离所述第一表面的第一线路层,所述第一绝缘层包覆所述第一电子元器件;以及
第二封装基板,包括位于所述第二表面上的第二绝缘层和位于所述第二绝缘层背离所述第二表面的第二线路层,所述第二绝缘层包覆所述第二电子元器件,
其中,所述电路基板还包括连接所述第一表面和所述第二表面的侧表面,所述电路基板的部分基板线路于所述侧表面露出并电性连接至所述第一线路层和所述第二线路层。
2.如权利要求1所述的封装模组,其特征在于,所述侧表面具有至少一个凹槽,所述凹槽延伸至所述第一封装基板和所述第二封装基板,所述部分基板线路于所述凹槽露出,所述凹槽内设有导电层,所述导电层分别与所述部分基板线路、所述第一线路层和所述第二线路层电性连接。
3.如权利要求2所述的封装模组,其特征在于,所述第一线路层、所述第二线路层以及所述导电层中的至少一者上设有导电部。
4.如权利要求3所述的封装模组,其特征在于,所述导电部为植球或金属柱。
5.如权利要求1所述的封装模组,其特征在于,所述侧表面设有重布线层,所述重布线层分别与所述第一线路层、所述第二线路层以及于所述侧表面露出的所述部分基板线路电性连接。
6.如权利要求1所述的封装模组,其特征在于,所述第一绝缘层包括第一容纳腔,所述第一电子元器件容置于所述第一容纳腔内,所述第一容纳腔与所述第一电子元器件之间设有第一粘接层;
所述第二绝缘层包括第二容纳腔,所述第二电子元器件容置于所述第二容纳腔内,所述第二容纳腔与所述第二电子元器件之间设有第二粘接层。
7.如权利要求6所述的封装模组,其特征在于,所述第一粘接层和所述第二粘接层的材质均为环氧胶。
8.如权利要求1所述的封装模组,其特征在于,所述第一绝缘层和所述第二绝缘层的材质均为热塑性树脂。
9.一种板对板连接结构,其特征在于,包括功能模块以及如权利要求1至8任一项所述的封装模组,所述功能模块电性连接于所述第一线路层、所述第二线路层和于所述侧表面露出的所述部分基板线路中的至少一者。
10.一种电子设备,其特征在于,包括壳体以及安装于所述壳体上的封装模组或板对板连接结构,所述封装模组为如权利要求1至8中任意一项所述的封装模组,所述板对板连接结构为如权利要求9所述的板对板连接结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321247279.4U CN219811487U (zh) | 2023-05-19 | 2023-05-19 | 封装模组、板对板连接结构及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321247279.4U CN219811487U (zh) | 2023-05-19 | 2023-05-19 | 封装模组、板对板连接结构及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219811487U true CN219811487U (zh) | 2023-10-10 |
Family
ID=88216248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321247279.4U Active CN219811487U (zh) | 2023-05-19 | 2023-05-19 | 封装模组、板对板连接结构及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219811487U (zh) |
-
2023
- 2023-05-19 CN CN202321247279.4U patent/CN219811487U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11605609B2 (en) | Ultra-thin embedded semiconductor device package and method of manufacturing thereof | |
JP4208631B2 (ja) | 半導体装置の製造方法 | |
CN100472764C (zh) | 元器件内装组件及其制造方法 | |
US10490478B2 (en) | Chip packaging and composite system board | |
US7888174B2 (en) | Embedded chip package process | |
US11452199B2 (en) | Electronic module with single or multiple components partially surrounded by a thermal decoupling gap | |
US20080211083A1 (en) | Electronic package and manufacturing method thereof | |
WO2005078796A1 (ja) | 電子部品及びその製造方法 | |
US7754538B2 (en) | Packaging substrate structure with electronic components embedded therein and method for manufacturing the same | |
US20080298023A1 (en) | Electronic component-containing module and manufacturing method thereof | |
US7692102B2 (en) | Electronic circuit device | |
CN105280601A (zh) | 封装结构及封装基板结构 | |
KR20150035251A (ko) | 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법 | |
CN113766818A (zh) | 多层堆叠封装组件及多层组件的封装方法 | |
CN106358415B (zh) | 电子装置模块及其制造方法 | |
CN219811487U (zh) | 封装模组、板对板连接结构及电子设备 | |
US20080308309A1 (en) | Structure of packaging substrate having capacitor embedded therein and method for fabricating the same | |
JPH04356998A (ja) | マルチチップモジュール | |
CN113853056B (zh) | 封装模组、板对板连接结构及其制备方法和终端 | |
US11191150B2 (en) | Electronic component module and method for manufacturing the same | |
US20230056922A1 (en) | Sidewall Connections and Button Interconnects for Molded SiPs | |
WO2022170775A1 (zh) | 一种功率结构体和制备方法以及设备 | |
CN215266271U (zh) | 基于铜箔载板的正反面芯片集成封装结构 | |
EP4221474A2 (en) | Component carrier with embedded ic substrate inlay, and manufacturing method | |
US8153472B2 (en) | Embedded chip package process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |