CN115148715A - 半导体封装方法及半导体封装结构 - Google Patents

半导体封装方法及半导体封装结构 Download PDF

Info

Publication number
CN115148715A
CN115148715A CN202110336528.6A CN202110336528A CN115148715A CN 115148715 A CN115148715 A CN 115148715A CN 202110336528 A CN202110336528 A CN 202110336528A CN 115148715 A CN115148715 A CN 115148715A
Authority
CN
China
Prior art keywords
wiring substrate
wiring
electrically connected
bare chip
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110336528.6A
Other languages
English (en)
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202110336528.6A priority Critical patent/CN115148715A/zh
Publication of CN115148715A publication Critical patent/CN115148715A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Abstract

本公开提供一种半导体封装方法及半导体封装结构。该半导体封装结构包括：包封体，具有相反的第一表面和第二表面，所述第一表面具有间隔设置的多个凹陷部；多个封装件，一一对应地设于多个所述凹陷部内；第一布线基板，设于所述第一表面，多个所述封装件均电连接于所述第一布线基板；第二布线基板，设于所述第二表面，并电连接于所述第一布线基板。本公开能够提高产品良率。

Description

半导体封装方法及半导体封装结构
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体封装方法及半导体封装结构。
背景技术
随着科技的飞速发展，半导体器件在社会生产和生活中获得了越来越广泛的应用。
目前，人们常常对裸片进行封装，以形成封装件，并将多个封装件进行二次封装，以形成PIP(Package in package)封装结构。其中，PIP封装结构中的多个封装件之间需要通过具有细微布线的再布线结构进行电连接。然而，该再布线结构容易短路，降低了产品良率。
发明内容
本公开的目的在于提供一种半导体封装方法及半导体封装结构，能够提高产品良率。
根据本公开的一个方面，提供一种半导体封装结构，包括：
包封体，具有相反的第一表面和第二表面，所述第一表面具有间隔设置的多个凹陷部；
多个封装件，一一对应地设于多个所述凹陷部内；
第一布线基板，设于所述第一表面，多个所述封装件均电连接于所述第一布线基板；
第二布线基板，设于所述第二表面，并电连接于所述第一布线基板。
进一步地，至少一个所述封装件包括：
裸片，具有相反的正面和背面以及连接所述正面和所述背面的侧面，所述裸片正面面向所述第一布线基板；
包封层，至少覆盖所述裸片侧面；
布线结构，设于所述裸片正面，所述裸片正面的焊垫与所述第一布线基板均电连接于所述布线结构。
进一步地，所述裸片正面设有保护层，所述保护层设有暴露所述裸片正面的焊垫的开口，所述布线结构包括：
再布线层，覆盖所述保护层，且填充所述开口，以与所述裸片正面的焊垫接触；
导电凸柱，设于所述再布线层背向所述裸片的一侧，所述导电凸柱远离所述再布线层的一端电连接于所述第一布线基板。
进一步地，所述包封体具有贯穿所述第一表面和所述第二表面的过孔，半导体封装结构包括：
导电结构，设于所述过孔内，所述第一布线基板以及所述第二布线基板均电连接于所述导电结构，以使所述第一布线基板电连接于所述第二布线基板。
进一步地，所述第一布线基板内设有第一预布线线路，所述第二布线基板内设有第二预布线线路，所述导电结构以及多个所述封装件均电连接于所述第一预布线线路，所述第二预布线电路电连接于所述导电结构。
进一步地，所述半导体封装结构还包括第一介质层和第二介质层，所述第一介质层覆盖所述第一布线基板以及所述第一表面，所述第二介质层覆盖所述第二表面，且围绕所述第二布线基板；或者
所述第一介质层覆盖所述第一表面，且围绕所述第一布线基板，所述第二介质层覆盖所述第二布线基板以及所述第二表面。
进一步地，各所述封装件面向第一布线基板的一侧均包括布线结构，所述布线结构电连接于所述第一布线基板，所述布线结构电连接于所述第一布线基板的表面与所述第一表面平齐。
根据本公开的一个方面，提供一种半导体封装方法，包括：
形成包封体以及多个封装件，所述包封体具有相反的第一表面和第二表面，所述第一表面具有间隔设置的多个凹陷部；多个封装件一一对应地设于多个所述凹陷部内；
在所述第一表面设置第一布线基板，多个所述封装件均电连接于所述第一布线基板；
在所述第二表面设置第二布线基板，所述第二布线基板电连接于所述第一布线基板。
进一步地，至少一个所述封装件的形成方法包括：
提供裸片，所述裸片具有相反的正面和背面以及连接所述正面和所述背面的侧面；
形成至少覆盖所述裸片侧面的包封层；
在所述裸片正面形成布线结构，所述裸片正面的焊垫电连接于所述布线结构；
其中，所述裸片正面面向所述第一布线基板，所述布线结构电连接于所述第一布线基板。
进一步地，所述裸片正面设有保护层，所述保护层设有暴露所述裸片正面的焊垫的开口，在所述裸片正面形成布线结构包括：
形成覆盖所述保护层的再布线层，所述再布线层填充所述开口，以与所述裸片正面的焊垫接触；
在所述再布线层背向所述裸片的一侧形成导电凸柱，所述导电凸柱远离所述再布线层的一端电连接于所述第一布线基板。
进一步地，所述包封体具有贯穿所述第一表面和所述第二表面的过孔，所述过孔内设有导电结构，所述第一布线基板以及所述第二布线基板均电连接于所述导电结构，以使所述第一布线基板电连接于所述第二布线基板。
进一步地，在所述第一表面设置第一布线基板包括：
对第一布线基板进行测试，并将测试合格的第一布线基板设置于所述第一表面；和/或
在所述第二表面设置第二布线基板包括：
对第二布线基板进行测试，并将测试合格的第二布线基板设置于所述第二表面。
进一步地，所述半导体封装方法还包括：
形成第一介质层和第二介质层，所述第一介质层覆盖所述第一布线基板以及所述第一表面，所述第二介质层覆盖所述第二表面，且围绕所述第二布线基板；或者
所述第一介质层覆盖所述第一表面，且围绕所述第一布线基板，所述第二介质层覆盖所述第二布线基板以及所述第二表面。
进一步地，在所述裸片正面形成布线结构包括：
在所述裸片正面形成再布线层，所述裸片正面的焊垫电连接于所述再布线层；
在所述再布线层背向所述裸片的一侧形成导电凸柱，所述导电凸柱与所述再布线层构成所述布线结构；
形成包封体包括：
以所述导电凸柱作为对位标记，将具有所述裸片的所述封装件贴装于第一载板上，所述裸片正面面向所述第一载板；
形成覆盖所述第一载板和所述封装件的包封体，所述包封体对应于所述封装件的区域形成所述凹陷部。
本公开的半导体封装方法及半导体封装结构，多个封装件一一对应地设于包封体的多个凹陷部内，以使包封体包封多个封装件，且由于多个封装件均电连接于第一布线基板，从而通过第一布线基板将多个封装件电连接，解决了采用再布线结构所导致的短路的问题，提高了产品良率；同时，第二布线基板设于包封体的第二表面，且第二布线基板与第一布线基板电连接，从而实现了封装结构的双面布线。
附图说明
图1是本公开实施方式的半导体封装方法的流程图。
图2是本公开实施方式中硅片的示意图。
图3是本公开实施方式的半导体封装方法中形成包封层后的示意图。
图4是本公开实施方式的半导体封装方法中形成布线结构后的示意图。
图5是本公开实施方式的半导体封装方法中形成绝缘材料层后的示意图。
图6是本公开实施方式的半导体封装方法中形成包封体后的示意图。
图7是本公开实施方式的半导体封装方法中去除第一载板后的示意图。
图8是本公开实施方式的半导体封装方法中设置第一布线基板后的示意图。
图9是本公开实施方式的半导体封装方法中形成导电结构后的示意图。
图10是本公开实施方式的半导体封装方法中设置第二布线基板后的示意图。
图11是本公开实施方式的半导体封装方法中在第二载板上排布多个裸片的示意图。
图12是本公开实施方式的半导体封装方法中在第一载板上排布多个封装件的示意图。
附图标记说明：1、裸片；2、保护层；3、再布线层；4、导电凸柱；5、绝缘材料层；6、包封体；601、第一表面；602、第二表面；7、第一介质层；8、第一布线基板；9、导电结构；10、第二布线基板；11、包封层；12、第二介质层；13、第一载板；14、第二载板；15、焊垫；16、硅片；17、开口；18、电路引出端；100、封装件。
具体实施方式
这里将详细地对示例性实施方式进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施方式中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置的例子。
在本公开使用的术语是仅仅出于描述特定实施方式的目的，而非旨在限制本公开。除非另作定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前部”、“后部”、“下部”和/或“上部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本公开说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
本公开实施方式提供了一种半导体封装方法。如图1所示，该半导体封装方法可以包括步骤S100至步骤S120，其中：
步骤S100、形成包封体以及多个封装件，包封体具有相反的第一表面和第二表面，第一表面具有间隔设置的多个凹陷部；多个封装件一一对应地设于多个凹陷部内。
步骤S110、在第一表面设置第一布线基板，多个封装件均电连接于第一布线基板。
步骤S120、在第二表面设置第二布线基板，第二布线基板电连接于第一布线基板。
本公开实施方式的半导体封装方法，如图10所示，多个封装件100一一对应地设于包封体6的多个凹陷部内，以使包封体6包封多个封装件100，且由于多个封装件100均电连接于第一布线基板8，从而通过第一布线基板8将多个封装件100电连接，解决了采用再布线结构所导致的短路的问题，提高了产品良率；同时，第二布线基板10设于包封体6的第二表面602，且第二布线基板10与第一布线基板8电连接，从而实现了封装结构的双面布线；此外，第二布线基板10与第一布线基板8均为预制基板，其制作过程独立于封装过程进行，节省整个封装工艺的封装时间。
下面对本公开实施方式的半导体封装方法的各步骤进行详细说明：
在步骤S100中，形成包封体以及多个封装件，包封体具有相反的第一表面和第二表面，第一表面具有间隔设置的多个凹陷部；多个封装件一一对应地设于多个凹陷部内。
举例而言，步骤S100可以包括步骤S1000至步骤S1002，其中：
步骤S1000、提供裸片，裸片具有相反的正面和背面以及连接正面和背面的侧面。
如图2和图3所示，该裸片1可以通过切割硅片16形成。该硅片16具有活性面。该活性面设有焊垫15。该裸片1的正面可以设有保护层2。该保护层2可以在对硅片16进行切割前形成于硅片16上。该保护层2可以设有暴露裸片1的焊垫15的开口17。该保护层2的材料可以为塑封膜、PI(聚酰亚胺)，PBO(聚苯并恶唑)、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料，可采用层压、旋涂、印刷、模塑或者其它适合的方式形成。
步骤S1001、形成至少覆盖裸片侧面的包封层。
如图3所示，在形成包封层11前，本公开实施方式的半导体封装方法可以包括：在第二载板14上贴装裸片1，裸片1的正面面向第二载板14。该第二载板14可以为硬质载板，例如玻璃载板、不锈钢载板等。设于裸片1正面的保护层2贴合于第二载板14。如图11所示，本公开贴装于第二载板14上的裸片1的数量可以为多个。在第二载板14上排布多个裸片1的过程中，裸片1正面的保护层2的开口17可以作为对位标记，以将裸片1按照预定的排布位置更精准的排布在第二载板14上，从而提高了封装的成品率。该包封层11可以覆盖裸片1侧面和裸片1背面，该裸片1正面露出。当然，该包封层11也可以仅仅覆盖裸片1侧面。该包封层11可以通过注塑成型、热压成型等方式成型。该包封层11的材料可以为树脂，例如环氧树脂注塑化合物(epoxy molding compound，EMC)等。
步骤S1002、在裸片正面形成布线结构，裸片正面的焊垫电连接于布线结构。
如图3和图4所示，在形成布线结构前，本公开需要去除上述的第二载板14，以露出裸片1正面。以裸片1正面设有保护层2为例，形成布线结构可以包括：形成覆盖保护层2的再布线层3，再布线层3填充保护层2的开口17，以与裸片1正面的焊垫15接触，使再布线层3电连接于裸片1正面的焊垫15；在再布线层3背向裸片1的一侧形成导电凸柱4。上述包封层11的一个表面可以与保护层2背向裸片1的表面平齐，该再布线层3也可以部分覆盖包封层11与保护层2背向裸片1的表面平齐的表面。上述的再布线层3或导电凸柱4可以采用金属溅射、电解电镀、无电极电镀等方式形成。此外，如图5所示，在形成导电凸柱4后，本公开还可以形成绝缘材料层5。该绝缘材料层5可以覆盖再布线层3和包封层11，该导电凸柱4远离再布线层3的端面从包封层11露出，且导电凸柱4远离再布线层3的端面可以与绝缘材料层5远离再布线层3的表面平齐。上述步骤S1000至步骤1002可以构成多个封装件100中至少一个封装件100的形成方法。该封装件100的数量可以均为两个、三个、四个或更多个。各封装件100中裸片1的功能可以不同，利用各种功能的裸片1先进行一次封装，形成中间封装结构，各个裸片1独立实现一次再布线过程。
步骤S1003、以上述的导电凸柱作为对位标记，将具有裸片的封装件贴装于第一载板上，封装件内的裸片正面面向第一载板；形成覆盖第一载板和封装件的包封体，包封体对应于封装件的区域形成凹陷部。
如图6所示，该第一载板13可以为硬质载板，例如玻璃载板、不锈钢载板等。该导电凸柱4远离裸片1的端面和绝缘材料层5均贴合于第一载板13。其中，以导电凸柱4作为对位标记，可以将封装件100按照预定的位置更精准的设置在第一载板13上，提高了封装的成品率。如图12所示，本公开可以在第一载板13上排布多个上述的封装件100，且多个封装件100间隔设置。在形成包封体后，本公开还可以包括：去除上述的第一载板13。该包封体6面向第一载板13的表面为上述的第一表面601，该包封体6背向第一载板13的表面为上述的第二表面602。各封装件100的导电凸柱4远离再布线层3的端面可以与第一表面601平齐。此外，该包封体6可以通过注塑成型、热压成型等方式成型。该包封体6的材料可以为树脂，例如环氧树脂注塑化合物(epoxy molding compound，EMC)等。
在步骤S110中，在第一表面设置第一布线基板，多个封装件均电连接于第一布线基板。
如图6至图8所示，在设置第一布线基板8前，本公开需要去除上述的第一载板13。举例而言，步骤110可以包括：对第一布线基板8进行测试，并将测试合格的第一布线基板8设置于第一表面601。在封装之前进行布线基板的测试，避免使用已知的不良布线基板。该第一布线基板8内设有第一预布线线路。多个封装件100均电连接于第一预布线线路，以使多个封装件100均电连接于第一布线基板8。具体地，各封装件100的上述布线结构均电连接于第一预布线线路。更具体地，各封装件100上的导电凸柱4远离再布线层3的表面电连接于第一预布线线路。其中，该导电凸柱4可以通过焊锡的方式电连接于第一预布线线路。该布线结构电连接于第一布线基板8的表面与包封体6的第一表面601平齐，即导电凸柱4远离再布线层3的表面与包封体6的第一表面601平齐。该第一布线基板8具有复杂多电路，这些具有复杂多电路的第一布线基板8将多个封装件100之间进行再布线，提高了整个封装结构的性能；此外，将具有复杂多电路的第一布线基板8取代再布线结构中的细微布线，减小了短路的概率，增加了产品良率，降低工艺复杂程度，形成了具有复杂线路的PIP封装结构。
在步骤S120中，在第二表面设置第二布线基板，第二布线基板电连接于第一布线基板。
如图8至图10所示，在设置第二布线基板10前，本公开的半导体封装方法还可以包括：形成贯穿包封体6的第一表面601和第二表面602的过孔；在过孔内形成导电结构9，该导电结构9电连接于第一布线基板8。其中，该导电结构9电连接于第一布线基板8中的第一预布线线路。该导电结构9的材料可以为铜，但本公开实施方式对此不做特殊限定。举例而言，步骤120可以包括：对第二布线基板10进行测试，并将测试合格的第二布线基板10设置于第二表面602。在封装之前进行布线基板的测试，避免使用已知的不良布线基板。第二布线基板10电连接于过孔内的导电结构9，以使第二布线基板10电连接于第一布线基板8。其中，该第二布线基板10内设有第二预布线线路，该导电结构9与第二预布线电路电连接。
本公开的半导体封装方法还可以包括：
步骤S130、形成第一介质层和第二介质层。
如图10所示，在本公开一实施方式中，该第一介质层7覆盖第一布线基板8以及第一表面601，该第二介质层12覆盖第二表面602，且围绕第二布线基板10。在本公开另一实施方式中，该第一介质层7覆盖第一表面601，且围绕第一布线基板8，该第二介质层12覆盖第二布线基板10以及第二表面602。该第一介质层7或第二介质层12的材料可以为塑封膜、PI(聚酰亚胺)，PBO(聚苯并恶唑)、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料，可采用层压、旋涂、印刷、模塑或者其它适合的方式形成。此外，本公开的半导体封装方法还可以包括：在第二布线基板10远离包封体6的表面形成电路引出端18，该电路引出端18电连接于第二布线基板10中的第二预布线电路。其中，该电路引出端18可以为焊锡结构等。
本公开实施方式还提供一种半导体封装结构。该半导体封装结构可以由上述任一实施方式所述的半导体封装方法制备而成。如图10所示，该半导体封装结构可以包括包封体6、封装件100、第一布线基板8以及第二布线基板10，其中：
该包封体6具有相反的第一表面601和第二表面602，该第一表面601具有间隔设置的多个凹陷部。多个封装件100一一对应地设于多个凹陷部内。该第一布线基板8设于第一表面601，多个封装件100均电连接于第一布线基板8。该第二布线基板10设于第二表面602，并电连接于第一布线基板8。
至少一个所述封装件100包括裸片1、包封层11以及布线结构。该裸片1具有相反的正面和背面以及连接正面和背面的侧面，该裸片1正面面向第一布线基板8。该包封层11至少覆盖裸片1侧面。该布线结构设于裸片1正面，裸片1正面的焊垫15与第一布线基板8均电连接于布线结构。
该裸片1正面设有保护层2。该保护层2设有暴露裸片1正面的焊垫15的开口17。该布线结构可以包括再布线层3和导电凸柱4。该再布线层3覆盖保护层2，且填充开口17，以与裸片1正面的焊垫15接触。该导电凸柱4设于再布线层3背向裸片1的一侧，导电凸柱4远离再布线层3的一端电连接于第一布线基板8。
该包封体6具有贯穿第一表面601和第二表面602的过孔。该半导体封装结构还可以包括导电结构9。该导电结构9可以设于过孔内。该第一布线基板8以及第二布线基板10均电连接于导电结构9，以使第一布线基板8电连接于第二布线基板10。
该第一布线基板8内设有第一预布线线路，第二布线基板10内设有第二预布线线路，导电结构9以及多个封装件100均电连接于第一预布线线路，第二预布线电路电连接于导电结构9。
该半导体封装结构还包括第一介质层7和第二介质层12，第一介质层7覆盖第一布线基板8以及第一表面601，第二介质层12覆盖第二表面602，且围绕第二布线基板10。当然，在本公开其它实施方式中，该第一介质层7覆盖第一表面601，且围绕第一布线基板8，第二介质层12覆盖第二布线基板10以及第二表面602。
各封装件100面向第一布线基板8的一侧均包括布线结构，该布线结构电连接于第一布线基板8，该布线结构电连接于第一布线基板8的表面与第一表面601平齐。
本公开实施方式提供的半导体封装方法与半导体封装结构属于同一发明构思，相关细节及有益效果的描述可互相参见，不再进行赘述。
以上所述仅是本公开的较佳实施方式而已，并非对本公开做任何形式上的限制，虽然本公开已以较佳实施方式揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施方式所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。

Claims (14)

1.一种半导体封装结构，其特征在于，包括：
包封体，具有相反的第一表面和第二表面，所述第一表面具有间隔设置的多个凹陷部；
多个封装件，一一对应地设于多个所述凹陷部内；
第一布线基板，设于所述第一表面，多个所述封装件均电连接于所述第一布线基板；
第二布线基板，设于所述第二表面，并电连接于所述第一布线基板。
2.根据权利要求1所述的半导体封装结构，其特征在于，至少一个所述封装件包括：
裸片，具有相反的正面和背面以及连接所述正面和所述背面的侧面，所述裸片正面面向所述第一布线基板；
包封层，至少覆盖所述裸片侧面；
布线结构，设于所述裸片正面，所述裸片正面的焊垫与所述第一布线基板均电连接于所述布线结构。
3.根据权利要求2所述的半导体封装结构，其特征在于，所述裸片正面设有保护层，所述保护层设有暴露所述裸片正面的焊垫的开口，所述布线结构包括：
再布线层，覆盖所述保护层，且填充所述开口，以与所述裸片正面的焊垫接触；
导电凸柱，设于所述再布线层背向所述裸片的一侧，所述导电凸柱远离所述再布线层的一端电连接于所述第一布线基板。
4.根据权利要求1所述的半导体封装结构，其特征在于，所述包封体具有贯穿所述第一表面和所述第二表面的过孔，所述半导体封装结构还包括：
导电结构，设于所述过孔内，所述第一布线基板以及所述第二布线基板均电连接于所述导电结构，以使所述第一布线基板电连接于所述第二布线基板。
5.根据权利要求4所述的半导体封装结构，其特征在于，所述第一布线基板内设有第一预布线线路，所述第二布线基板内设有第二预布线线路，所述导电结构以及多个所述封装件均电连接于所述第一预布线线路，所述第二预布线电路电连接于所述导电结构。
6.根据权利要求1所述的半导体封装结构，其特征在于，所述半导体封装结构还包括第一介质层和第二介质层，所述第一介质层覆盖所述第一布线基板以及所述第一表面，所述第二介质层覆盖所述第二表面，且围绕所述第二布线基板；或者
所述第一介质层覆盖所述第一表面，且围绕所述第一布线基板，所述第二介质层覆盖所述第二布线基板以及所述第二表面。
7.根据权利要求1所述的半导体封装结构，其特征在于，各所述封装件面向所述第一布线基板的一侧均包括布线结构，所述布线结构电连接于所述第一布线基板，所述布线结构电连接于所述第一布线基板的表面与所述第一表面平齐。
8.一种半导体封装方法，其特征在于，包括：
形成包封体以及多个封装件，所述包封体具有相反的第一表面和第二表面，所述第一表面具有间隔设置的多个凹陷部；多个封装件一一对应地设于多个所述凹陷部内；
在所述第一表面设置第一布线基板，多个所述封装件均电连接于所述第一布线基板；
在所述第二表面设置第二布线基板，所述第二布线基板电连接于所述第一布线基板。
9.根据权利要求8所述的半导体封装方法，其特征在于，至少一个所述封装件的形成方法包括：
提供裸片，所述裸片具有相反的正面和背面以及连接所述正面和所述背面的侧面；
形成至少覆盖所述裸片侧面的包封层；
在所述裸片正面形成布线结构，所述裸片正面的焊垫电连接于所述布线结构；
其中，所述裸片正面面向所述第一布线基板，所述布线结构电连接于所述第一布线基板。
10.根据权利要求9所述的半导体封装方法，其特征在于，所述裸片正面设有保护层，所述保护层设有暴露所述裸片正面的焊垫的开口，在所述裸片正面形成布线结构包括：
形成覆盖所述保护层的再布线层，所述再布线层填充所述开口，以与所述裸片正面的焊垫接触；
在所述再布线层背向所述裸片的一侧形成导电凸柱，所述导电凸柱远离所述再布线层的一端电连接于所述第一布线基板。
11.根据权利要求8所述的半导体封装方法，其特征在于，所述包封体具有贯穿所述第一表面和所述第二表面的过孔，所述过孔内设有导电结构，所述第一布线基板以及所述第二布线基板均电连接于所述导电结构，以使所述第一布线基板电连接于所述第二布线基板。
12.根据权利要求8所述的半导体封装方法，其特征在于，在所述第一表面设置第一布线基板包括：
对第一布线基板进行测试，并将测试合格的第一布线基板设置于所述第一表面；和/或
在所述第二表面设置第二布线基板包括：
对第二布线基板进行测试，并将测试合格的第二布线基板设置于所述第二表面。
13.根据权利要求8所述的半导体封装方法，其特征在于，所述半导体封装方法还包括：
形成第一介质层和第二介质层，所述第一介质层覆盖所述第一布线基板以及所述第一表面，所述第二介质层覆盖所述第二表面，且围绕所述第二布线基板；或者
所述第一介质层覆盖所述第一表面，且围绕所述第一布线基板，所述第二介质层覆盖所述第二布线基板以及所述第二表面。
14.根据权利要求9所述的半导体封装方法，其特征在于，在所述裸片正面形成布线结构包括：
在所述裸片正面形成再布线层，所述裸片正面的焊垫电连接于所述再布线层；
在所述再布线层背向所述裸片的一侧形成导电凸柱，所述导电凸柱与所述再布线层构成所述布线结构；
形成包封体包括：
以所述导电凸柱作为对位标记，将具有所述裸片的所述封装件贴装于第一载板上，所述裸片正面面向所述第一载板；
形成覆盖所述第一载板和所述封装件的包封体，所述包封体对应于所述封装件的区域形成所述凹陷部。
CN202110336528.6A 2021-03-29 2021-03-29 半导体封装方法及半导体封装结构 Pending CN115148715A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110336528.6A CN115148715A (zh) 2021-03-29 2021-03-29 半导体封装方法及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110336528.6A CN115148715A (zh) 2021-03-29 2021-03-29 半导体封装方法及半导体封装结构

Publications (1)

Publication Number Publication Date
CN115148715A true CN115148715A (zh) 2022-10-04

Family

ID=83404465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110336528.6A Pending CN115148715A (zh) 2021-03-29 2021-03-29 半导体封装方法及半导体封装结构

Country Status (1)

Country Link
CN (1) CN115148715A (zh)

Similar Documents

Publication Publication Date Title
TWI541918B (zh) 積體電路封裝之組裝方法及其封裝
US9876002B2 (en) Microelectronic package with stacked microelectronic units and method for manufacture thereof
CN1983533B (zh) 用于封装半导体器件的方法
KR101476894B1 (ko) 다중 다이 패키징 인터포저 구조 및 방법
KR101653856B1 (ko) 반도체 장치 및 그 제조방법
KR101370016B1 (ko) 베이스 패키지 상에 다이를 갖는 집적 회로 패키지 시스템
US7074696B1 (en) Semiconductor circuit module and method for fabricating semiconductor circuit modules
US20220336399A1 (en) Semiconductor device
CN111883521B (zh) 多芯片3d封装结构及其制作方法
KR20080064090A (ko) 멀티-칩 패키지 및 그 제조 방법
KR20080052491A (ko) 멀티-칩 패키지 구조 및 그 제조 방법
US20090065936A1 (en) Substrate, electronic component, electronic configuration and methods of producing the same
WO2014022485A1 (en) Reconstituted wafer-level microelectronic package
CN115312487A (zh) 电子封装件及其制法
TW201041056A (en) Semiconductor substrate and method of forming conformal solder wet-enhancement layer on bump-on-lead site
CN115148715A (zh) 半导体封装方法及半导体封装结构
TWI766192B (zh) 電子封裝件及其製法
CN115148714A (zh) 半导体封装方法及半导体封装结构
CN113725096A (zh) 半导体封装方法及半导体封装结构
CN113496901A (zh) 芯片嵌入式基板结构与芯片封装结构及其制造方法
US20040089930A1 (en) Simplified stacked chip assemblies
US20220157774A1 (en) Semiconductor packages including electrical redistribution layers of different thicknesses and methods for manufacturing thereof
CN114446798A (zh) 半导体封装方法及半导体封装结构
CN114446800A (zh) 堆叠半导体封装方法及堆叠半导体封装结构
CN114429909A (zh) 半导体封装方法及半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination