CN114446798A - 半导体封装方法及半导体封装结构 - Google Patents

半导体封装方法及半导体封装结构 Download PDF

Info

Publication number
CN114446798A
CN114446798A CN202011218447.8A CN202011218447A CN114446798A CN 114446798 A CN114446798 A CN 114446798A CN 202011218447 A CN202011218447 A CN 202011218447A CN 114446798 A CN114446798 A CN 114446798A
Authority
CN
China
Prior art keywords
die
layer
wiring substrate
opening
conductive structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011218447.8A
Other languages
English (en)
Inventor
周辉星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIPLP Microelectronics Chongqing Ltd
Original Assignee
SIPLP Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIPLP Microelectronics Chongqing Ltd filed Critical SIPLP Microelectronics Chongqing Ltd
Priority to CN202011218447.8A priority Critical patent/CN114446798A/zh
Publication of CN114446798A publication Critical patent/CN114446798A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开提供一种半导体封装方法及半导体封装结构。该方法包括：将设有贯通开口的布线基板贴装于载板上；在载板暴露于贯通开口的表面贴装裸片组件，裸片组件包括第一裸片以及附接于第一裸片的第二裸片，第一裸片设有焊垫的正面面向载板，第二裸片设有焊垫的正面背向载板；在贯通开口的侧壁与裸片组件之间填充塑封层，并去除载板；形成第一导电结构，第一裸片的焊垫与布线基板均电连接于第一导电结构；形成第二导电结构，第二裸片的焊垫与布线基板均电连接于第二导电结构。本公开能够解决由于裸片上的布线密度过高所导致的布线困难的问题。

Description

半导体封装方法及半导体封装结构
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体封装方法及半导体封装结构。
背景技术
随着科技的飞速发展，半导体器件在社会生产和生活中获得了越来越广泛的应用。
目前，人们常常将具有不同功能的裸片封装在一个封装结构中，以形成具有特定作用的多芯片组件multi-chip module(MCM)。其中，各个裸片的表面均形成有导电结构，各个裸片通过各自的导电结构与别的裸片进行电连接。然而，由于导电结构中的布线密度较高，导致布线较为困难。
发明内容
本公开的目的在于提供一种半导体封装方法及半导体封装结构，能够解决由于裸片上的布线密度过高所导致的布线困难的问题。
根据本公开的一个方面，提供一种半导体封装方法，包括：
将布线基板贴装于载板上，所述布线基板设有贯通开口；
在所述载板暴露于所述贯通开口的表面贴装裸片组件，所述裸片组件与所述贯通开口间隙配合，所述裸片组件包括第一裸片以及附接于所述第一裸片的第二裸片，所述第一裸片设有焊垫的正面面向所述载板，所述第二裸片设有焊垫的正面背向所述载板；
在所述贯通开口的侧壁与所述裸片组件之间填充塑封层，并去除所述载板；
形成第一导电结构，所述第一裸片的焊垫与所述布线基板均电连接于所述第一导电结构；
形成第二导电结构，所述第二裸片的焊垫与所述布线基板均电连接于所述第二导电结构。
进一步地，所述第一裸片的正面设有第一保护层，所述第二裸片的正面设有第二保护层，在所述载板暴露于所述贯通开口的表面贴装裸片组件包括：
使所述裸片组件贴装于所述载板暴露于所述贯通开口的表面，并使所述第一保护层面向所述载板的表面与所述布线基板面向所述载板的表面平齐，使所述第二保护层背向所述载板的表面与所述布线基板背向所述载板的表面平齐。
进一步地，在所述贯通开口的侧壁与所述裸片组件之间填充塑封层包括：
形成覆盖所述布线基板和所述裸片组件的塑封材料层，所述塑封材料层的部分区域填充于所述贯通开口的侧壁与所述裸片组件之间；
将所述塑封材料层减薄，以露出所述布线基板以及所述第二保护层，减薄后的所述塑封材料层位于所述贯通开口的侧壁与所述裸片组件之间区域形成所述塑封层。
进一步地，所述第二导电结构包括第二再布线层，形成第二导电结构包括：
在所述第二保护层上形成暴露所述第二裸片的焊垫的第二开口；
形成覆盖所述第二保护层、所述塑封层以及所述布线基板的第二再布线层，所述第二再布线层填充所述第二开口。
进一步地，所述第一保护层设有暴露所述第一裸片的焊垫的第一开口，所述第一导电结构包括第一再布线层，形成第一导电结构包括：
形成覆盖所述第一保护层、所述塑封层以及所述布线基板的第一再布线层，所述第一再布线层填充所述第一开口。
进一步地，在所述载板暴露于所述贯通开口的表面贴装裸片组件包括：
在所述载板暴露于所述贯通开口的表面贴装所述第一裸片，所述第一保护层位于所述第一裸片与所述载板之间；
将第二裸片附接于所述第一裸片，所述第二保护层位于所述第二裸片背向所述第一裸片的一侧。
进一步地，所述半导体封装方法还包括：
形成覆盖所述第一导电结构的部分区域的第一介电层；
形成覆盖所述第二导电结构的部分区域的第二介电层。
进一步地，所述布线基板内设有预布线线路，所述预布线线路包括第一电路引出端和第二电路引出端，所述布线基板包括相反的第一表面和第二表面，所述第一电路引出端设于所述第一表面，所述第二电路引出端设于所述第二表面；
将布线基板贴装于载板上包括：对布线基板进行测试，并将测试合格的布线基板贴装于载板上，所述第一表面面向所述载板，所述第二表面背向所述载板；
所述第一导电结构电连接于所述第一电路引出端，所述第二导电结构电连接于所述第二电路引出端。
进一步地，所述第二裸片在所述载板上的正投影位于所述第一裸片在所述载板上的正投影区域内。
根据本公开的一个方面，提供一种半导体封装结构，包括：
布线基板，设有贯通开口；
裸片组件，设于所述贯通开口内，并与所述贯通开口间隙配合，且包括第一裸片以及附接于所述第一裸片的第二裸片，所述第一裸片设有焊垫的正面背向所述第二裸片，所述第二裸片设有焊垫的正面背向所述第一裸片；
塑封层，填充于所述贯通开口的侧壁与所述裸片组件之间；
第一导电结构，与所述第一裸片的焊垫和所述布线基板均电连接；
第二导电结构，与所述第二裸片的焊垫和所述布线基板均电连接。
进一步地，所述布线基板包括相反的第一表面和第二表面，所述第一裸片的正面设有第一保护层，所述第一保护层设有暴露所述第一裸片的焊垫的第一开口，且所述第一保护层背向所述第一裸片的表面与所述布线基板的第一表面平齐，所述第一导电结构填充所述第一开口；
所述第二裸片的正面设有第二保护层，所述第二保护层设有暴露所述第二裸片的焊垫的第二开口，且所述第二保护层背向所述第二裸片的表面与所述布线基板的第二表面平齐，所述第二导电结构填充所述第二开口。
进一步地，所述第一导电结构包括第一再布线层，所述第一再布线层覆盖所述第一保护层、所述塑封层以及所述布线基板，且填充所述第一开口；所述第二导电结构包括第二再布线层，所述第二再布线层覆盖所述第二保护层、所述塑封层以及所述布线基板，且填充所述第二开口。
进一步地，所述布线基板内设有预布线线路，所述预布线线路包括第一电路引出端和第二电路引出端，所述布线基板包括相反的第一表面和第二表面，所述第一电路引出端设于所述第一表面，所述第二电路引出端设于所述第二表面；所述第一导电结构电连接于所述第一电路引出端，所述第二导电结构电连接于所述第二电路引出端。
本公开的半导体封装方法及半导体封装结构，第一裸片的焊垫与布线基板均电连接于第一导电结构，第二裸片的焊垫与布线基板均电连接于第二导电结构，从而使第一裸片与第二裸片通过第一导电结构、布线基板以及第二导电结构电连接；采用的布线基板可以降低第一导电结构以及第二导电结构中的布线密度，解决了由于裸片上的布线密度过高所导致的布线困难的问题。
附图说明
图1是本公开实施方式的半导体封装方法的流程图。
图2是本公开实施方式的半导体封装结构的示意图。
图3是本公开实施方式的半导体封装结构的另一示意图。
图4是本公开实施方式的半导体封装方法中步骤S1200完成后的示意图。
图5是本公开实施方式中布线基板的示意图。
图6是图5所示结构的A-A剖面图。
图7是本公开实施方式中硅片的示意图。
图8是本公开实施方式中裸片组件的示意图。
图9是本公开实施方式的半导体封装方法中步骤S120完成后的示意图。
图10是本公开实施方式的半导体封装方法中第一介电层和第二介电层形成后的示意图。
图11是本公开实施方式的半导体封装方法中步骤S150的流程图。
图12是本公开实施方式的半导体封装方法中将第三裸片贴装于支撑板的示意图。
图13是本公开实施方式的第二封装件的示意图。
图14是本公开实施方式的半导体封装方法中步骤S150的另一流程图。
图15是本公开实施方式的半导体封装方法中第三介电层形成后的示意图。
图16是本公开实施方式的第二封装件的另一示意图。
附图标记说明：1、第一介电层；2、第一导电结构；201、第一再布线层；202、第一导电凸柱；3、塑封层；4、第一保护层；401、第一开口；5、第一裸片；6、第二裸片；7、第二保护层；701、第二开口；8、布线基板；801、贯通开口；802、布线区；9、第二导电结构；901、第二再布线层；902、第二导电凸柱；10、第二介电层；11、包封层；12、第三裸片；13、第三保护层；14、第三导电结构；1401、第三再布线层；1402、第三导电凸柱；15、第四裸片；16、第三介电层；17、第四导电结构；18、焊锡结构；19、载板；20、塑封材料层；21、硅片；2101、焊垫；2102、绝缘层；22、第四介电层；23、支撑板。
具体实施方式
这里将详细地对示例性实施方式进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施方式中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置的例子。
在本公开使用的术语是仅仅出于描述特定实施方式的目的，而非旨在限制本公开。除非另作定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前部”、“后部”、“下部”和/或“上部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本公开说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
本公开实施方式提供了一种半导体封装方法。如图1所示，该半导体封装方法可以包括步骤S100至步骤S140，其中：
步骤S100、将布线基板贴装于载板上，布线基板设有贯通开口。
步骤S110、在载板暴露于贯通开口的表面贴装裸片组件，裸片组件与贯通开口间隙配合，裸片组件包括第一裸片以及附接于第一裸片的第二裸片，第一裸片设有焊垫的正面面向载板，第二裸片设有焊垫的正面背向载板。
步骤S120、在贯通开口的侧壁与裸片组件之间填充塑封层，并去除载板。
步骤S130、形成第一导电结构，第一裸片的焊垫与布线基板均电连接于第一导电结构。
步骤S140、形成第二导电结构，第二裸片的焊垫与布线基板均电连接于第二导电结构。
本公开实施方式的半导体封装方法，如图2、图3以及图10所示，布线基板8与第一裸片5的焊垫均电连接于第一导电结构2，第二裸片6的焊垫与布线基板8均电连接于第二导电结构9，从而使第一裸片5与第二裸片6通过第一导电结构2、布线基板8以及第二导电结构9电连接；采用的布线基板8可以降低第一导电结构2以及第二导电结构9中的布线密度，解决了由于裸片上的布线密度过高所导致的布线困难的问题。
下面对本公开实施方式的半导体封装方法的各步骤进行详细说明：
在步骤S100中，将布线基板贴装于载板上，布线基板设有贯通开口。
如图4所示，该载板19可以为硬质载板，例如玻璃载板、不锈钢载板等。如图5和图6所示，该布线基板8设有贯通开口801。其中，一个布线基板8上可以设有多个基板单元，各基板单元均设有贯通开口801。各基板单元上还设有围绕贯通开口801的布线区802。该布线区802内设有预布线线路。该预布线线路包括第一电路引出端和第二电路引出端。该布线基板8可以包括相反的第一表面和第二表面。该第一电路引出端设于第一表面，该第二电路引出端设于第二表面。具体地，步骤S100可以包括：对布线基板8进行测试，并将测试合格的布线基板8贴装于载板19上，该第一表面面向载板19，该第二表面背向载板19。
在步骤S110中，在载板暴露于贯通开口的表面贴装裸片组件，裸片组件与贯通开口间隙配合，裸片组件包括第一裸片以及附接于第一裸片的第二裸片，第一裸片设有焊垫的正面面向载板，第二裸片设有焊垫的正面背向载板。
如图4和图8所示，该裸片组件与贯通开口801间隙配合，即裸片组件与贯通开口801的侧壁不接触。该第二裸片6在载板19上的正投影可以位于第一裸片5在载板19上的正投影区域内。该第一裸片5的焊垫2101和第二裸片6的焊垫2101均用于与外界进行电连接。如图7和图8所示，该第一裸片5和第二裸片6均可以通过切割硅片21形成。该硅片21具有活性面。该活性面设有绝缘层2102和焊垫2101。如图3所示，该第一裸片5的正面可以设有第一保护层4。该第一保护层4可以在对硅片21进行切割前形成于硅片21上。该第一保护层4可以设有暴露第一裸片5的焊垫2101的第一开口401，但本公开对此不做特殊限定。该第二裸片6的正面可以设有第二保护层7。该第二保护层7可以在对硅片21进行切割前形成于硅片21上。该第一保护层4或第二保护层7的材料可以为塑封膜、PI(聚酰亚胺)，PBO(聚苯并恶唑)、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料，可采用层压、旋涂、印刷、模塑或者其它适合的方式形成。其中，在载板19暴露于贯通开口801的表面贴装裸片组件包括：使裸片组件贴装于载板19暴露于贯通开口801的表面，并使第一保护层4面向载板19的表面与布线基板8面向载板19的表面平齐，使第二保护层7背向载板19的表面与布线基板8背向载板19的表面平齐。进一步地，在载板19暴露于贯通开口801的表面贴装裸片组件可以包括：
步骤S1100、在载板暴露于贯通开口的表面贴装第一裸片，第一保护层位于第一裸片与载板之间，且第一保护层面向载板的表面与布线基板面向载板的表面平齐。
如图4所示，该第一裸片5与第一保护层4的总体厚度小于布线基板8的厚度。该第一裸片5和第一保护层4均不与贯通开口801的侧壁接触。第一保护层4面向载板19的表面与布线基板8面向载板19的表面平齐，即第一保护层4面向载板19的表面与布线基板8的上述第一表面平齐。
步骤S1101、将第二裸片附接于第一裸片，第二保护层位于第二裸片背向第一裸片的一侧，并使第二保护层背向载板的表面与布线基板背向载板的表面平齐。
如图4所示，该第一裸片5可以包括附接区以及围绕附接区的外围区。该第二裸片6的尺寸小于第一裸片5的尺寸，该第二裸片6附接于第一裸片5的附接区。该第二裸片6可以通过附接材料层附接于第一裸片5的附接区。其中，本公开实施方式可以通过点胶的方式在第一裸片5的附接区背向载板19的一侧施加附接材料，以形成所述的附接材料层。本公开实施方式通过将第二裸片6附接于第一裸片5，使封装结构具有体积小、结构紧凑的优势，满足了小型轻量化的需求。该第一裸片5、第一保护层4以及第二裸片6的总体厚度小于布线基板8的厚度。在第二保护层7伸出布线基板8的贯通开口801时，本公开实施方式可以对第二保护层7进行研磨，以使第二保护层7背向载板19的表面与布线基板8背向载板19的表面平齐，即第二保护层7背向载板19的表面与布线基板8的上述第二表面平齐。
在步骤S120中，在贯通开口的侧壁与裸片组件之间填充塑封层，并去除载板。
如图9所示，该塑封层3用于将裸片组件粘结于贯通开口801的侧壁。该塑封层3的材料可以为聚合物、树脂、树脂复合材料、聚合物复合材料等。举例而言，该塑封层3的材料可以为具有填充物的树脂。该填充物可以为无机颗粒。其中，在贯通开口801的侧壁与裸片组件之间填充塑封层3可以包括：
步骤S1200、形成覆盖布线基板和裸片组件的塑封材料层，塑封材料层的部分区域填充于贯通开口的侧壁与裸片组件之间。
如图4所示，该塑封材料层20可以通过注塑成型、热压成型、传递成型等塑性材料成型的方式成型。该塑封材料层20的材料可以为聚合物、树脂、树脂复合材料、聚合物复合材料等。
步骤S1201、将塑封材料层减薄，以露出布线基板以及第二保护层，减薄后的塑封材料层位于贯通开口的侧壁与裸片组件之间的区域形成塑封层。
如图4和图9所示，通过研磨塑封材料层20，以减薄塑封材料层20。将塑封材料层20减薄，以露出布线基板8以及第二保护层7，即布线基板8的第二表面以及第二保护层7背向载板19的表面均与塑封材料层20背向载板19的表面平齐。
在步骤S130中，形成第一导电结构，第一裸片的焊垫与布线基板均电连接于第一导电结构。
如图10所示，该第一导电结构2可以包括第一再布线层201。以第一保护层4设有暴露第一裸片5的焊垫2101的第一开口401为例，形成第一导电结构2可以包括：形成覆盖第一保护层4、塑封层3以及布线基板8的第一再布线层201，第一再布线层201填充第一开口401。其中，填充于第一开口401的第一再布线层201与第一裸片5的焊垫2101电连接。该第一再布线层201电连接于布线基板8的第一电路引出端，以使第一导电结构2电连接于布线基板8的第一电路引出端。该第一导电结构2还可以包括连接于第一再布线层201远离第一裸片5的一侧的第一导电凸柱202，基于此，在形成上述的第一再布线层201后，本公开还可以包括：在第一再布线层201远离第一裸片5的一侧形成第一导电凸柱202。此外，在第一保护层4不含有上述的第一开口401时，在形成上述的第一再布线层201前，本公开还需要在第一保护层4上形成暴露第一裸片5的焊垫2101的第一开口401。上述的第一再布线层201或第一导电凸柱202可以采用金属溅射、电解电镀、无电极电镀等方式形成。
在步骤S140中，形成第二导电结构，第二裸片的焊垫与布线基板均电连接于第二导电结构。
如图10所示，该第二导电结构9可以包括第二再布线层901。形成第二导电结构9可以包括：在第二保护层7上形成暴露第二裸片6的焊垫2101的第二开口701；形成覆盖第二保护层7、塑封层3以及布线基板8的第二再布线层901，第二再布线层901填充第二开口701。其中，填充于第二开口701的第二再布线层901与第二裸片6的焊垫2101电连接。该第二再布线层901电连接于布线基板8的第二电路引出端，以使第二导电结构9电连接于布线基板8的第二电路引出端。该第二导电结构9还可以包括连接于第二再布线层901远离第二裸片6的一侧的第二导电凸柱902，基于此，在形成上述的第二再布线层901后，本公开还可以包括：在第二再布线层901远离第二裸片6的一侧形成第二导电凸柱902。上述的第二再布线层901或第二导电凸柱902可以采用金属溅射、电解电镀、无电极电镀等方式形成。
此外，如图10所示，本公开实施方式的半导体封装方法还可以包括：形成覆盖第一导电结构2的部分区域的第一介电层1；形成覆盖第二导电结构9的部分区域的第二介电层10。以第一导电结构2包括第一再布线层201和第一导电凸柱202为例，该第一介电层1可以覆盖第一再布线层201，该第一导电凸柱202远离第一再布线层201的端面从第一介电层1露出，且第一导电凸柱202远离第一再布线层201的端面与第一介电层1远离第一再布线层201的表面平齐。以第二导电结构9包括第二再布线层901和第二导电凸柱902为例，该第二介电层10可以覆盖第二再布线层901，该第二导电凸柱902远离第二再布线层901的端面从第二介电层10露出，且第二导电凸柱902远离第二再布线层901的端面与第二介电层10远离第二再布线层901的表面平齐。该第一介电层1或第二介电层10为一层或多层的绝缘材料。该绝缘材料可以为塑封膜、PI、PBO、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料，可以采用层压、旋涂、印刷、模塑或者其它适合的方式形成。此外，经过步骤S100至步骤S140，本公开可以使第一裸片5和第二裸片6形成第一封装件。
如图1所示，本公开实施方式的半导体封装还可以包括：
步骤S150、形成第二封装件，并使第二封装件堆叠于第一封装件。
如图2和图3所示，该第二封装件可以通过焊锡结构18连接于第一封装件。在本公开一实施方式中，如图11所示，形成第二封装件可以包括步骤S1500A和步骤S1501A，其中：
步骤S1500A、提供第三裸片，并形成包封第三裸片的包封层，第三裸片设有焊垫的正面露出。
图7所示，该第三裸片12也可以通过切割硅片21形成。该包封层11的材料可以为聚合物、树脂、树脂复合材料、聚合物复合材料等。如图12所示，举例而言，步骤S1500A可以包括：将第三裸片12贴装于支撑板23上，第三裸片12设有焊垫2101的正面面向支撑板23；形成包封层11，包封层11覆盖在支撑板23上，且包封住第三裸片12；剥离支撑板23，露出第三裸片12的正面。其中，该包封层11可以通过注塑成型、热压成型、传递成型等塑性材料成型的方式成型。此外，该第三裸片12的正面还可以设有第三保护层13。该第三保护层13可以设有暴露第三裸片12的焊垫2101的第三开口。该第三保护层13的材料可以为塑封膜、PI(聚酰亚胺)，PBO(聚苯并恶唑)、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料，可采用层压、旋涂、印刷、模塑或者其它适合的方式形成。其中，该第三保护层13可以形成于硅片21，通过对设有第三保护层13的硅片21进行切割，从而形成具有第三保护层13的第三裸片12。
步骤S1501A、形成电连接于第三裸片的焊垫的第三导电结构，以形成第二封装件，其中，堆叠于第一封装件的第二封装件的第三导电结构电连接于第一导电结构或第二导电结构。
如图13所示，该第三导电结构14可以包括与第三裸片12的焊垫2101电连接的第三再布线层1401以及位于第三再布线层1401远离第三裸片12一侧的第三导电凸柱1402。以第三裸片12的正面设有第三保护层13且第三保护层13设有暴露第三裸片12的焊垫2101的第三开口为例，该第三再布线层1401覆盖第三保护层13和包封层11，且第三再布线层1401填充第三开口，以与第三开口内的焊垫2101电连接。该第三再布线层1401或第三导电凸柱1402可以采用金属溅射、电解电镀、无电极电镀等方式形成。此外，在形成第三导电结构14后，本公开还可以包括：形成第三介电层16。该第三介电层16覆盖第三再布线层1401，第三导电凸柱1402的表面露出第三介电层16。该第三介电层16可以为一层或多层的绝缘材料。该绝缘材料可以为塑封膜、PI、PBO、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料，可以采用层压、旋涂、印刷、模塑或者其它适合的方式形成。
在本公开另一实施方式中，如图14所示，形成第二封装件可以包括步骤S1500B至步骤S1503B，其中：
步骤S1500B、提供第三裸片，并形成包封第三裸片的包封层，第三裸片设有焊垫的正面露出。
图7所示，该第三裸片12也可以通过切割硅片21形成。该包封层11的材料可以为聚合物、树脂、树脂复合材料、聚合物复合材料等。如图12所示，举例而言，步骤S1500B可以包括：将第三裸片12贴装于支撑板23上，第三裸片12设有焊垫2101的正面面向支撑板23；形成包封层11，包封层11覆盖在支撑板23上，且包封住第三裸片12；剥离支撑板23，露出第三裸片12的正面。其中，该包封层11可以通过注塑成型、热压成型、传递成型等塑性材料成型的方式成型。此外，该第三裸片12的正面还可以设有第三保护层13。该第三保护层13可以设有暴露第三裸片12的焊垫2101的第三开口。
步骤S1501B、形成第三导电结构，第三导电结构包括与第三裸片的焊垫电连接的第三再布线层以及位于第三再布线层远离第三裸片一侧的第三导电凸柱。
如图15所示，以第三裸片12的正面设有第三保护层13且第三保护层13设有暴露第三裸片12的焊垫2101的第三开口为例，该第三再布线层1401覆盖第三保护层13和包封层11，且第三再布线层1401填充第三开口，以与第三开口内的焊垫2101电连接。其中，该第三再布线层1401在平行于第三裸片12的方向上伸出第三裸片12，该第三导电凸柱1402设于第三再布线层1401伸出第三裸片12的区域。由于第三导电凸柱1402围合形成的区域的尺寸大于第三裸片12的尺寸，则后续在第三再布线层1401上设置的第四裸片15的尺寸可大于第三裸片12的尺寸，从而可实现尺寸较大的裸片的封装。
步骤S1502B、将第四裸片贴装于第三再布线层背向第三裸片的一侧，第四裸片设有焊垫的正面背向第三再布线层。
如图15所示，上述第一裸片5的面积、上述第二裸片6的面积以及上述第三裸片12的面积均小于第四裸片15的面积。该第四裸片15可以附接于第三再布线层1401背向第三裸片12的一侧，且在第四裸片15贴装完成后，在第四裸片15背向第三裸片12的一侧形成第三介电层16。当然，该第四裸片15可以与第三介电层16同时形成，具体过程为：将第三再布线层1401背向第三裸片12的一侧施加介电材料；对介电材料加热，以使介电材料的粘度减小，并将第四裸片15置于介电材料中；继续对介电材料加热，以使介电材料固化形成第三介电层16，并使第四裸片15固定在第三介电层16中。其中，该第三介电层16覆盖第三再布线层1401，第三导电凸柱1402的表面露出第三介电层16。该第三介电层16可以为一层或多层的绝缘材料。该绝缘材料可以为塑封膜、PI、PBO、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料，可以采用层压、旋涂、印刷、模塑或者其它适合的方式形成。此外，第三介电层16设有暴露第四裸片15的焊垫2101的第四开口。
步骤S1503B、形成第四导电结构，第四导电结构将第三导电凸柱与第四裸片的焊垫电连接，以形成第二封装件，其中，堆叠于第一封装件的第二封装件的第四导电结构电连接于第一导电结构或第二导电结构。
如图16所示，该第四导电结构17包括第四再布线层以及位于第四再布线层远离第四裸片15一侧的第四导电凸柱。该第四再布线层覆盖第三介电层16，并与第三导电凸柱1402接触，且填充第四开口，以与第四裸片15的焊垫2101接触。该第四导电凸柱电连接于第一导电结构2或第二导电结构9。该第四再布线层或第四导电凸柱可以采用金属溅射、电解电镀、无电极电镀等方式形成。在形成第四导电结构17后，本公开还可以包括：形成第四介电层22。该第四介电层22覆盖第四再布线层，第四导电凸柱的表面露出第四介电层22。该第四介电层22可以为一层或多层的绝缘材料。该绝缘材料可以为塑封膜、PI、PBO、有机聚合物膜、有机聚合物复合材料或者其它具有类似特性的材料，可以采用层压、旋涂、印刷、模塑或者其它适合的方式形成。
本公开实施方式还提供一种半导体封装结构。该半导体封装结构可以由上述任一实施方式所述的半导体封装方法制备而成。如图2、图3以及图10所示，该半导体封装结构可以包括布线基板8、裸片组件、塑封层3、第一导电结构2以及第二导电结构9，其中：
该布线基板8设有贯通开口801。该裸片组件设于贯通开口801内，并与贯通开口801间隙配合，且包括第一裸片5以及附接于第一裸片5的第二裸片6。该第一裸片5设有焊垫2101的正面背向第二裸片6，该第二裸片6设有焊垫2101的正面背向第一裸片5。该塑封层3填充于贯通开口801的侧壁与裸片组件之间。该第一导电结构2与第一裸片5的焊垫2101和布线基板8均电连接。该第二导电结构9与第二裸片6的焊垫2101和布线基板8均电连接。
该布线基板8可以包括相反的第一表面和第二表面。该第一裸片5的正面设有第一保护层4，该第一保护层4设有暴露第一裸片5的焊垫2101的第一开口401，且第一保护层4背向第一裸片5的表面与布线基板8的第一表面平齐，该第一导电结构2填充所述第一开口401。该第二裸片6的正面设有第二保护层7，第二保护层7设有暴露第二裸片6的焊垫2101的第二开口701，且第二保护层7背向第二裸片6的表面与布线基板8的第二表面平齐，该第二导电结构9填充第二开口701。
该第一导电结构2包括第一再布线层201。第一再布线层201覆盖第一保护层4、塑封层3以及布线基板8，且填充第一开口401。该第二导电结构9包括第二再布线层901。该第二再布线层901覆盖第二保护层7、塑封层3以及布线基板8，且填充第二开口701。
上述的布线基板8、裸片组件、塑封层3、第一导电结构2以及第二导电结构9组成第一封装件。本公开实施方式的半导体封装结构还可以包括第二封装件。该第二封装件堆叠于第一封装件。在本公开一实施方式中，该第二封装件可以包括第三裸片12、包封层11以及第三导电结构14。该包封层11包封第三裸片12。该第三裸片12设有焊垫2101的正面露出。该第三导电结构14电连接第三裸片12的焊垫2101，并电连接于第一导电结构2或第二导电结构9。
在本公开另一实施方式中，该第二封装件可以包括第三裸片12、包封层11、第三导电结构14、第四裸片15以及第四导电结构17。该包封层11包封第三裸片12，第三裸片12设有焊垫2101的正面露出。该第三导电结构14包括与第三裸片12的焊垫2101电连接的第三再布线层1401以及位于第三再布线层1401远离第三裸片12一侧的第三导电凸柱1402。该第四裸片15贴装于第三再布线层1401背向第三裸片12的一侧，且第四裸片15设有焊垫2101的正面背向第三再布线层1401。该第四导电结构17将第三导电凸柱1402与第四裸片15的焊垫2101电连接，并电连接于第一导电结构2或第二导电结构9。
本公开实施例提供的半导体封装方法与半导体封装结构属于同一发明构思，相关细节及有益效果的描述可互相参见，不再进行赘述。
以上所述仅是本公开的较佳实施方式而已，并非对本公开做任何形式上的限制，虽然本公开已以较佳实施方式揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施方式所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。

Claims (12)

1.一种半导体封装方法，其特征在于，包括：
将布线基板贴装于载板上，所述布线基板设有贯通开口；
在所述载板暴露于所述贯通开口的表面贴装裸片组件，所述裸片组件与所述贯通开口间隙配合，所述裸片组件包括第一裸片以及附接于所述第一裸片的第二裸片，所述第一裸片设有焊垫的正面面向所述载板，所述第二裸片设有焊垫的正面背向所述载板；
在所述贯通开口的侧壁与所述裸片组件之间填充塑封层，并去除所述载板；
形成第一导电结构，所述第一裸片的焊垫与所述布线基板均电连接于所述第一导电结构；
形成第二导电结构，所述第二裸片的焊垫与所述布线基板均电连接于所述第二导电结构。
2.根据权利要求1所述的半导体封装方法，其特征在于，所述第一裸片的正面设有第一保护层，所述第二裸片的正面设有第二保护层，在所述载板暴露于所述贯通开口的表面贴装裸片组件包括：
使所述裸片组件贴装于所述载板暴露于所述贯通开口的表面，并使所述第一保护层面向所述载板的表面与所述布线基板面向所述载板的表面平齐，使所述第二保护层背向所述载板的表面与所述布线基板背向所述载板的表面平齐。
3.根据权利要求2所述的半导体封装方法，其特征在于，在所述贯通开口的侧壁与所述裸片组件之间填充塑封层包括：
形成覆盖所述布线基板和所述裸片组件的塑封材料层，所述塑封材料层的部分区域填充于所述贯通开口的侧壁与所述裸片组件之间；
将所述塑封材料层减薄，以露出所述布线基板以及所述第二保护层，减薄后的所述塑封材料层位于所述贯通开口的侧壁与所述裸片组件之间的区域形成所述塑封层。
4.根据权利要求2所述的半导体封装方法，其特征在于，所述第二导电结构包括第二再布线层，形成第二导电结构包括：
在所述第二保护层上形成暴露所述第二裸片的焊垫的第二开口；
形成覆盖所述第二保护层、所述塑封层以及所述布线基板的第二再布线层，所述第二再布线层填充所述第二开口。
5.根据权利要求2所述的半导体封装方法，其特征在于，所述第一保护层设有暴露所述第一裸片的焊垫的第一开口，所述第一导电结构包括第一再布线层，形成第一导电结构包括：
形成覆盖所述第一保护层、所述塑封层以及所述布线基板的第一再布线层，所述第一再布线层填充所述第一开口。
6.根据权利要求2所述的半导体封装方法，其特征在于，在所述载板暴露于所述贯通开口的表面贴装裸片组件包括：
在所述载板暴露于所述贯通开口的表面贴装所述第一裸片，所述第一保护层位于所述第一裸片与所述载板之间；
将第二裸片附接于所述第一裸片，所述第二保护层位于所述第二裸片背向所述第一裸片的一侧。
7.根据权利要求1所述的半导体封装方法，其特征在于，所述布线基板内设有预布线线路，所述预布线线路包括第一电路引出端和第二电路引出端，所述布线基板包括相反的第一表面和第二表面，所述第一电路引出端设于所述第一表面，所述第二电路引出端设于所述第二表面；
将布线基板贴装于载板上包括：对布线基板进行测试，并将测试合格的布线基板贴装于载板上，所述第一表面面向所述载板，所述第二表面背向所述载板；
所述第一导电结构电连接于所述第一电路引出端，所述第二导电结构电连接于所述第二电路引出端。
8.根据权利要求1-7任一项所述的半导体封装方法，其特征在于，所述第二裸片在所述载板上的正投影位于所述第一裸片在所述载板上的正投影区域内。
9.一种半导体封装结构，其特征在于，包括：
布线基板，设有贯通开口；
裸片组件，设于所述贯通开口内，并与所述贯通开口间隙配合，且包括第一裸片以及附接于所述第一裸片的第二裸片，所述第一裸片设有焊垫的正面背向所述第二裸片，所述第二裸片设有焊垫的正面背向所述第一裸片；
塑封层，填充于所述贯通开口的侧壁与所述裸片组件之间；
第一导电结构，与所述第一裸片的焊垫和所述布线基板均电连接；
第二导电结构，与所述第二裸片的焊垫和所述布线基板均电连接。
10.根据权利要求9所述的半导体封装结构，其特征在于，所述布线基板包括相反的第一表面和第二表面，所述第一裸片的正面设有第一保护层，所述第一保护层设有暴露所述第一裸片的焊垫的第一开口，且所述第一保护层背向所述第一裸片的表面与所述布线基板的第一表面平齐，所述第一导电结构填充所述第一开口；
所述第二裸片的正面设有第二保护层，所述第二保护层设有暴露所述第二裸片的焊垫的第二开口，且所述第二保护层背向所述第二裸片的表面与所述布线基板的第二表面平齐，所述第二导电结构填充所述第二开口。
11.根据权利要求10所述的半导体封装结构，其特征在于，所述第一导电结构包括第一再布线层，所述第一再布线层覆盖所述第一保护层、所述塑封层以及所述布线基板，且填充所述第一开口；所述第二导电结构包括第二再布线层，所述第二再布线层覆盖所述第二保护层、所述塑封层以及所述布线基板，且填充所述第二开口。
12.根据权利要求9所述的半导体封装结构，其特征在于，所述布线基板内设有预布线线路，所述预布线线路包括第一电路引出端和第二电路引出端，所述布线基板包括相反的第一表面和第二表面，所述第一电路引出端设于所述第一表面，所述第二电路引出端设于所述第二表面；所述第一导电结构电连接于所述第一电路引出端，所述第二导电结构电连接于所述第二电路引出端。
CN202011218447.8A 2020-11-04 2020-11-04 半导体封装方法及半导体封装结构 Pending CN114446798A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011218447.8A CN114446798A (zh) 2020-11-04 2020-11-04 半导体封装方法及半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011218447.8A CN114446798A (zh) 2020-11-04 2020-11-04 半导体封装方法及半导体封装结构

Publications (1)

Publication Number Publication Date
CN114446798A true CN114446798A (zh) 2022-05-06

Family

ID=81360928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011218447.8A Pending CN114446798A (zh) 2020-11-04 2020-11-04 半导体封装方法及半导体封装结构

Country Status (1)

Country Link
CN (1) CN114446798A (zh)

Similar Documents

Publication Publication Date Title
US10804187B2 (en) Fan-out wafer level package structure
CN110098147B (zh) 半导体器件和制作半导体器件的方法
TWI541918B (zh) 積體電路封裝之組裝方法及其封裝
TWI469309B (zh) 積體電路封裝系統
US8354304B2 (en) Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
KR101883113B1 (ko) 반도체 디바이스 및 반도체 디바이스의 제조 방법
US20080136002A1 (en) Multi-chips package and method of forming the same
EP2769412B1 (en) Microelectronic package with stacked microelectronic units and method for manufacture thereof
US20080224306A1 (en) Multi-chips package and method of forming the same
CN111883521B (zh) 多芯片3d封装结构及其制作方法
WO2022042682A1 (zh) 半导体封装方法及半导体封装结构
CN115312487A (zh) 电子封装件及其制法
CN213366617U (zh) 一种扇出型led封装结构
CN114446798A (zh) 半导体封装方法及半导体封装结构
CN114446800A (zh) 堆叠半导体封装方法及堆叠半导体封装结构
CN112582283B (zh) 半导体封装方法及半导体封装结构
CN211045375U (zh) 晶圆级芯片封装结构
CN209929301U (zh) 半导体封装结构
CN114446918A (zh) Mcm封装结构及其制作方法
CN113725096A (zh) 半导体封装方法及半导体封装结构
CN114203882A (zh) 一种扇出型led封装结构及其封装方法
CN112582287A (zh) 晶圆级芯片封装结构及封装方法
CN114975398B (zh) 一种封装结构及其芯片封装方法
CN112133695B (zh) 系统级封装结构及其制作方法
CN114628263B (zh) 一种光电混合封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination