CN105470209A - 半导体封装件及其制法 - Google Patents

半导体封装件及其制法 Download PDF

Info

Publication number
CN105470209A
CN105470209A CN201410464411.6A CN201410464411A CN105470209A CN 105470209 A CN105470209 A CN 105470209A CN 201410464411 A CN201410464411 A CN 201410464411A CN 105470209 A CN105470209 A CN 105470209A
Authority
CN
China
Prior art keywords
semiconductor package
electronic component
package part
encapsulation material
making
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410464411.6A
Other languages
English (en)
Inventor
陈彦亨
詹慕萱
纪杰元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN105470209A publication Critical patent/CN105470209A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装件及其制法，该制法先提供一承载件，该承载件上设有一支撑框与多个电子元件，该支撑框具有多个容置各该电子元件的置放区，且于该承载件上具有包覆该些电子元件与该支撑框的封装材；接着，结合一承载体于该封装材上，之后移除该承载件，再沿该些置放区进行分离制程。藉由该支撑框的设计，以将整版面结构分割成所需尺寸的封装区块，而于后续可以现有机台进行切单制程，所以能省去机台开发的成本。

Description

半导体封装件及其制法
技术领域
本发明有关一种半导体封装件的制法，尤指一种提升产能的半导体封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturization)的封装需求，发展出晶圆级封装(WaferLevelPackaging,WLP)的技术。
如图1A至图1E，其为现有晶圆级半导体封装件1的制法的剖面示意图。
如图1A所示，形成一热化离型胶层(thermalreleasetape)11于一承载件10上。
接着，置放多个半导体元件12于该热化离型胶层11上，该些半导体元件12具有相对的主动面12a与非主动面12b，各该主动面12a上均具有多个电极垫120，且各该主动面12a粘着于该热化离型胶层11上。
如图1B所示，形成一封装胶体13于该热化离型胶层11上，以包覆该半导体元件12，且使该半导体元件12的非主动面12b外露于该封装胶体13。
如图1C所示，于该封装胶体13及该半导体元件12的非主动面12b上藉由一结合层170贴覆一支撑件17，再烘烤该封装胶体13以硬化该热化离型胶层11而移除该热化离型胶层11与该承载件10，使该半导体元件12的主动面12a外露。之后，固化(curing)该封装胶体13。
如图1D所示，进行线路重布层(Redistributionlayer,RDL)制程，形成一线路重布结构14于该封装胶体13与该半导体元件12的主动面12a上，令该线路重布结构14电性连接该半导体元件12的电极垫120。
接着，形成一绝缘保护层15于该线路重布结构14上，且该绝缘保护层15外露该线路重布结构14的部分表面，以供结合如焊球的导电元件16。
如图1E所示，沿如图1D所示的切割路径S进行切单制程，以获取多个半导体封装件1(即封装单元)。
现有半导体封装件1的制法为晶圆级(waferform)，而为降低生产成本，以整版面形式(Panelform)制作。目前制作的整版面形式的尺寸，其长与宽分别为370㎜×470㎜，目标发展为600㎜×700㎜。
然而，现有半导体封装件1的制法中，目前现有切单机台最大仅能置放100㎜×240㎜，因而无法放置370㎜×470㎜或更大尺寸，所以现阶段需先以人工方式切割成适合尺寸，再放入现有切单机中，导致难以提升产量。
此外，若要直接将370㎜×470㎜或更大尺寸的版面进行切单制程，需额外特制机台，导致产品制作成本提高。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明提供一种半导体封装件及其制法，藉由支撑框的设计，以将整版面结构分割成所需尺寸的封装区块，而于后续可以现有机台进行切单制程，所以能省去机台开发的成本。
本发明的半导体封装件，为整版面结构，其包括：一支撑框，其具有多个置放区；多个电子元件，其容置于各该置放区中，且单一该置放区中设有多个个该电子元件；以及封装材，其形成于该些置放区中以包覆该些电子元件。
本发明还提供一种半导体封装件，其为封装区块，其包括：一支撑框，其仅具有一置放区；多个电子元件，其容置于该置放区中；以及封装材，其形成于该置放区中以包覆该些电子元件。
前述的两种半导体封装件中，还包括一承载体，其形成于该封装材上。
本发明还提供一种半导体封装件的制法，其包括：提供一其上设有一支撑框与多个电子元件的承载件，且该支撑框具有多个容置各该电子元件的置放区，并于该承载件上形成有包覆该些电子元件与该支撑框的封装材；结合一承载体于该封装材上；移除该承载件；以及沿该些置放区进行分离制程。
前述的制法中，还包括于进行该分离制程后，移除该承载体。
前述的制法中，还包括于移除该承载件后，先移除该承载体，再进行该分离制程。
前述的制法中，还包括于进行该分离制程后，进行切单制程。
前述的两种半导体封装件及其制法中，该电子元件具有相对的主动面与非主动面，且该电子元件以其主动面结合于该承载件上。
前述的两种半导体封装件及其制法中，还包括于移除该承载件后，形成一线路重布结构于该封装材与该电子元件上，且该线路重布结构电性连接该电子元件。
由上可知，本发明的半导体封装件及其制法，藉由该支撑框的设计，以将整版面结构分割成所需尺寸的封装区块，而于后续制程中，可进行切单、封装与组装等制程，所以藉此方法可依需求增加整版面的尺寸以提升产量，且能省去机台开发的成本。
附图说明
图1A至图1E为现有半导体封装件的制法的剖面示意图；以及
图2A至图2F为本发明的半导体封装件的制法的剖面示意图；其中，图2A’与图2B’为图2A与图2B的上视图，图2F’为图2F的下视图。
符号说明
1,2,3半导体封装件
10,20承载件
11热化离型胶层
12半导体元件
12a,22a主动面
12b,22b非主动面
120电极垫
13封装胶体
14,24线路重布结构
15绝缘保护层
16,26导电元件
17,271支撑件
170,270结合层
21粘着层
22电子元件
23封装材
240介电层
241线路层
27承载体
28支撑框
280置放区
3a封装单元
L分割路径
S,S’切割路径。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2F为本发明的半导体封装件2,3的制法的剖面示意图。
如图2A及图2A’所示，设置一支撑框28于一承载件20上。
于本实施例中，该承载件20为如晶圆、硅板的半导体基板或玻璃基板，且该承载件20藉由其表面上的粘着层21以结合该支撑框28。
此外，该粘着层21为热化离型胶层(thermalreleasetape)。
又，该支撑框28为金属框，其具有多个外露出该粘着层21的置放区280。
如图2B及图2B’所示，设置多个电子元件22于该置放区280中的粘着层21上，再形成封装材23于该粘着层21上，以包覆该些电子元件22与支撑框。
于本实施例中，该承载件20藉由其表面上的粘着层21结合该些电子元件22。
此外，该电子元件22为主动元件、被动元件或其组合者，且该主动元件例如为半导体晶片，而该被动元件例如为电阻、电容及电感。例如，该电子元件22具有相对的主动面22a与非主动面22b，且该电子元件22以其主动面22a结合该粘着层21。
另外，该封装材23以压合(Lamination)方式或模压(molding)方式形成于该承载件20上，且该封装材23的材质为干膜型(DryFilmType)环氧树脂(Epoxy)或流体状环氧树脂、或有机材质，如ABF(AjinomotoBuild-upFilm)树脂。
如图2C所示，结合一承载体27于该封装材23上(于该电子元件22的非主动面22b上方)，且该承载体27包含设于该封装材23上的结合层270、及设于该结合层270上的支撑件271。
于本实施例中，该支撑件271的材质为无机材质或有机材质，该无机材质例如玻璃、硅(Si)、陶瓷、碳化硅(SiC)、二氧化硅(SiO2)、砷化镓(galliumarsenide，GaAs)、磷砷化镓(galliumarsenidephosphide，GaAsP)、磷化铟(indiumphosphide，InP)、砷化铝镓(galliumaluminumarsenide，GaAlAs)或磷化铟镓(indiumgalliumphosphide，InGaP)等，该有机材质例如塑胶、玻璃纤维强化树脂(如bismaleimide-triazine,简称BT)、玻璃纤维强化环氧树脂(fiberglassreinforcedepoxyresin)(如FR-4)或环氧树脂(epoxy)等。
此外，该结合层270为粘性材质，如干膜型环氧树脂。
又，可先以如旋涂(spincoating)方式形成该结合层270于该支撑件271上，再将该承载体27结合于该封装材23上。
另外，也可先形成该结合层270于该封装材23上，再将该支撑件271结合于该结合层270上。
如图2D所示，移除该承载件20及该粘着层21，以外露该电子元件22的主动面22a。之后，硬化(curing)该封装材23。
于本实施例中，由于该粘着层21为热化离型胶层(thermalreleasetape)，所以进行如烘烤的加热制程以硬化该封装材23，且使该粘着层21一并受热而失去粘性，藉此移除该粘着层21与该承载件20。
如图2E所示，进行线路重布层(Redistributionlayer,RDL)制程，即形成一线路重布结构24于该封装材23、支撑框与该些电子元件22上，且该线路重布结构24电性连接各该电子元件22。藉此，完成整版面(panel)结构的半导体封装件2。
于本实施例中，该线路重布结构24包含相迭的至少一线路层241与至少一介电层240，该介电层240形成于该封装材23上，且该线路层241电性连接该电子元件22。
接着，形成一绝缘保护层(图略，可参考图1D的绝缘保护层15)于该线路重布结构24上，且该绝缘保护层外露该线路层241的部分表面，俾供作为电性接触垫，以结合如焊球的导电元件26而接置其它电子装置(如电路板)。
如图2F及图2F’所示，沿如图2E所示的分割路径L(即沿该些置放区280的边缘)进行分离制程。之后移除该承载体27及该结合层270。
于本实施例中，该分离制程将整版面结构分割成多个封装区块(strip)，如图2B’所示的8块封装区块(strip)，且该封装区块的尺寸为100㎜×240㎜，其由多个封装单元3a(如图2F’所示的切单制程的切割路径S’的范围)构成。具体地，单一该封装单元3a中的电子元件22的数量可依需求而定，即藉由调整切单制程的切割路径S’，例如，图2F’所示的单一该封装单元3a中具有一个电子元件22，而于其它实施例中，单一该封装单元3a中也可具有四个电子元件22。
此外，藉由该支撑框28支撑该封装区块，以避免该封装区块发生翘曲。
于其它实施例中，也可先移除该承载体27及该结合层270，再进行该分离制程。
本发明的制法中，藉由该支撑框28的设计，以将整版面结构分割成尺寸100㎜×240㎜的封装区块，而于后续制程中，可将该封装区块进行切单制程以获得多个封装单元3a，所以藉此方法可依需求增加整版面的尺寸，而变换整版面的尺寸，以提升产量。
此外，藉由该支撑框28的设计，可将整版面结构分割成现有切单机所需的切单尺寸(即该封装区块的尺寸)，即可进行量产，无需额外开发新机台，所以能降低机台开发的成本。
又，藉由该支撑框28的设计，能以自动化方式将整版面结构分离成所需尺寸的封装区块，再放入现有切单机中，以提升产量。
本发明还提供一种半导体封装件2，包括：具有多个置放区280的一支撑框28、容置于各该置放区280中的多个电子元件22、以及形成于该些置放区280中以包覆该些电子元件22的封装材23。
所述的半导体封装件2为由多个封装区块构成的整版面结构，其单一该置放区280中设有多个该电子元件22。
所述的电子元件22具有相对的主动面22a与非主动面22b，且该电子元件22的主动面22a外露于该封装材23。
本发明还提供一种半导体封装件3，为由多个封装单元3a构成的封装区块，其支撑框28仅具有一置放区280，且多个电子元件22容置于该置放区280中。
于一实施例中，还包括一线路重布结构24，其形成于该封装材23与该电子元件22的主动面22a上，且该线路重布结构24电性连接该电子元件22的主动面22a。
于一实施例中，还包括一承载体27，其形成于该封装材23上。
综上所述，本发明的半导体封装件及其制法，主要藉由该支撑框的设计，以将整版面结构分割成所需尺寸的封装区块，以于后续制程中，可使用现有机台进行生产，所以不仅能省去机台开发的成本，且藉此可依需求增加整版面的尺寸以提升产量。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (11)

1.一种半导体封装件，其为整版面结构，其包括：
一支撑框，其具有多个置放区；
多个电子元件，其容置于各该置放区中，且单一该置放区中设有多个个该电子元件；以及
封装材，其形成于该些置放区中以包覆该些电子元件。
2.一种半导体封装件，其为封装区块，其包括：
一支撑框，其仅具有一置放区；
多个电子元件，其容置于该置放区中；以及
封装材，其形成于该置放区中以包覆该些电子元件。
3.如权利要求1或2所述的半导体封装件，其特征为，该电子元件具有相对的主动面与非主动面，且该电子元件的主动面外露于该封装材。
4.如权利要求3所述的半导体封装件，其特征为，该半导体封装件还包括一线路重布结构，其形成于该封装材与该电子元件的主动面上，且该线路重布结构电性连接该些电子元件。
5.如权利要求1或2所述的半导体封装件，其特征为，该半导体封装件还包括一承载体，其形成于该封装材上。
6.一种半导体封装件的制法，其包括：
提供一其上设有一支撑框与多个电子元件的承载件，且该支撑框具有多个容置各该电子元件的置放区，并于该承载件上形成有包覆该些电子元件与该支撑框的封装材；
结合一承载体于该封装材上；
移除该承载件；以及
沿该些置放区进行分离制程。
7.如权利要求6所述的半导体封装件的制法，其特征为，该电子元件具有相对的主动面与非主动面，且该电子元件以其主动面结合于该承载件上。
8.如权利要求6所述的半导体封装件的制法，其特征为，该半导体封装件还包括于移除该承载件后，形成一线路重布结构于该封装材与该电子元件上，并令该线路重布结构电性连接该电子元件。
9.如权利要求6所述的半导体封装件的制法，其特征为，该半导体封装件还包括于进行该分离制程后，移除该承载体。
10.如权利要求6所述的半导体封装件的制法，其特征为，该半导体封装件还包括于移除该承载件后，先移除该承载体，再进行该分离制程。
11.如权利要求6所述的半导体封装件的制法，其特征为，该半导体封装件还包括于进行该分离制程后，进行切单制程。
CN201410464411.6A 2014-08-29 2014-09-12 半导体封装件及其制法 Pending CN105470209A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103129815 2014-08-29
TW103129815A TWI543320B (zh) 2014-08-29 2014-08-29 半導體封裝件及其製法

Publications (1)

Publication Number Publication Date
CN105470209A true CN105470209A (zh) 2016-04-06

Family

ID=55607771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410464411.6A Pending CN105470209A (zh) 2014-08-29 2014-09-12 半导体封装件及其制法

Country Status (2)

Country Link
CN (1) CN105470209A (zh)
TW (1) TWI543320B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845674A (zh) * 2016-05-26 2016-08-10 厦门理工学院 晶圆级led阵列封装的方法
CN109256360A (zh) * 2017-07-14 2019-01-22 矽品精密工业股份有限公司 封装结构及其制法
CN111668113A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装组件
CN111668114A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 半导体封装方法
CN111668112A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 半导体封装方法
CN111668109A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 一种半导体芯片的封装方法及其封装过程中的两种结构
CN111668116A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 半导体封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
CN1670952A (zh) * 2004-03-19 2005-09-21 矽品精密工业股份有限公司 具有增层结构的晶圆级半导体封装件及其制法
US20110187002A1 (en) * 2010-02-04 2011-08-04 Fujitsu Limited Semiconductor device and its manufacture method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
CN1670952A (zh) * 2004-03-19 2005-09-21 矽品精密工业股份有限公司 具有增层结构的晶圆级半导体封装件及其制法
US20110187002A1 (en) * 2010-02-04 2011-08-04 Fujitsu Limited Semiconductor device and its manufacture method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845674A (zh) * 2016-05-26 2016-08-10 厦门理工学院 晶圆级led阵列封装的方法
CN105845674B (zh) * 2016-05-26 2019-04-02 厦门理工学院 晶圆级led阵列封装的方法
CN109256360A (zh) * 2017-07-14 2019-01-22 矽品精密工业股份有限公司 封装结构及其制法
CN111668113A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 半导体封装方法及半导体封装组件
CN111668114A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 半导体封装方法
CN111668112A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 半导体封装方法
CN111668109A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 一种半导体芯片的封装方法及其封装过程中的两种结构
CN111668116A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 半导体封装方法
CN111668116B (zh) * 2019-03-08 2022-08-26 矽磐微电子(重庆)有限公司 半导体封装方法

Also Published As

Publication number Publication date
TW201608686A (zh) 2016-03-01
TWI543320B (zh) 2016-07-21

Similar Documents

Publication Publication Date Title
CN105470209A (zh) 半导体封装件及其制法
CN102347251B (zh) 嵌入式晶圆级接合方法
CN103165477B (zh) 形成垂直互连结构的方法和半导体器件
CN104377171B (zh) 具有中介层的封装件及其形成方法
CN105304509B (zh) 半导体封装和封装半导体装置的方法
KR101957851B1 (ko) 동적 비아 클리핑에 의한 패널식 패키징을 위한 적응적 패터닝 방법 및 반도체 디바이스
CN106356340A (zh) 半导体器件及其制造方法
CN107799480A (zh) 半导体封装结构及制造其之方法
CN104716103B (zh) 具有间隙的底部填充图案
US10797005B2 (en) Semiconductor package and method for manufacturing the same
US10796975B2 (en) Semiconductor package with supported stacked die
CN103915414A (zh) 倒装芯片晶片级封装及其方法
CN103219309A (zh) 多芯片扇出型封装及其形成方法
CN104025288A (zh) 半导体封装及其制造方法
CN102386108A (zh) 在半导体管芯和载体上形成粘合材料的方法和半导体器件
CN103515252A (zh) 形成嵌入式sop扇出型封装的半导体器件和方法
CN103050462A (zh) 半导体器件封装件及方法
CN105428329A (zh) 具有ubm的封装件和形成方法
CN107017168A (zh) 连接件形成方法和封装的半导体器件
CN112349677A (zh) 超薄桥和多管芯超细间距贴片架构及其制造方法
Takekoshi et al. Warpage suppression during FO-WLP fabrication process
CN105633028B (zh) 半导体封装件及其制法
CN106024727A (zh) 具有ubm的封装件及其形成方法
CN105575918B (zh) 半导体封装件及其制法
CN104241216A (zh) 一种封装高度可控的扇出型封装结构及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160406

WD01 Invention patent application deemed withdrawn after publication