CN101425469A - 使用大尺寸面板的半导体构装方法 - Google Patents

使用大尺寸面板的半导体构装方法 Download PDF

Info

Publication number
CN101425469A
CN101425469A CNA200710184942XA CN200710184942A CN101425469A CN 101425469 A CN101425469 A CN 101425469A CN A200710184942X A CNA200710184942X A CN A200710184942XA CN 200710184942 A CN200710184942 A CN 200710184942A CN 101425469 A CN101425469 A CN 101425469A
Authority
CN
China
Prior art keywords
chip
semi
mould
packaging method
conductor packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710184942XA
Other languages
English (en)
Inventor
杨文焜
林志伟
余俊辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yupei Science & Technology Co Ltd
Advanced Chip Engineering Technology Inc
Original Assignee
Yupei Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yupei Science & Technology Co Ltd filed Critical Yupei Science & Technology Co Ltd
Priority to CNA200710184942XA priority Critical patent/CN101425469A/zh
Publication of CN101425469A publication Critical patent/CN101425469A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明揭示了一种使用大尺寸面板的半导体构装方法(packagingmethod)，包含将一已制造完成的硅片作晶背薄化处理步骤以得到所欲的硅片厚度；再将所述的已制造完成且薄化处理过的硅片分割成单一的芯片；随后挑选芯片(dice)并置于模具上，所述的芯片的有效电路面与模具接附；实行一封模处理将晶片以封模材料密封；随后将模具自芯片上移除形成一小单元；下一步骤为在载体上将多个小单元以矩阵的形式排列；再于芯片上形成一积层与一重分布层，的后在芯片上形成锡球(solder ball)；最后移除载体。本发明可以大幅的降低制造成本。

Description

使用大尺寸面板的半导体构装方法
技术领域
本发明与半导体的构装有关，特别是一种关于使用大尺寸面板并具有每单位最低构装成本之优点的半导体构装方法。
背景技术
由于目前的半导体晶片中终端接点(terminal)的密度太高，早期导线架形式(lead frame)的构装技术已不适用于现今先进的半导体晶片架构。因此，一种新的球栅阵列构装技术(Ball Grid Array)被开发出来满足目前先进的半导体晶片构装需求。球栅阵列构装的优点是其球状终端的接脚间距(pitch)较导线架形式构装来的短，且球栅阵列构装的终端接点不易受到损伤与变形。而且，较短的讯号传输距离有利于提高其工作频率以适应其追求效能快速的需求。大部分的构装技术都会将硅片上的芯片(dice or dies)分成个别独立的晶片(chip)并加以构装测试。另一种称为“硅片级构装”(Wafer Level Package，WLP)的构装技术则在芯片被分为个别独立的晶片之前直接对硅片进行构装。WLP构装技术有几个优点，如其生产时间周期较短、成本较低、不需要底部填胶(under-fill)或是封胶(molding)等步骤。
图1所示为美国专利6,271,469中所揭示的一种用于一般半导体构装的带状封胶(strip molding)方法。在此方法中，将一胶膜(tape)104贴附在一微电子芯片102的有效电路面106(active surface)上以保护所述的微电子芯片的有效电路面106不受任何污染。此处的有效电路面是指具有金属接触垫(pads)的表面。微电子芯片的有效电路面106上最少有配置一接面(contact)108。所述的接面108与微电子芯片102内部的集成电路(未表示)形成电路连结。此保护膜104(即上述的胶膜)就如同一般使用在工业中的保护膜一样，具有微弱的粘性可贴附在微电子芯片的有效电路面106上。这种黏性膜可在微电子芯片102放入模具中进行密封步骤(encapsulation)之前就先行粘贴。保护膜104也可以是一种无粘性的薄膜，像是乙烯-四氟乙烯(ethylene-tetrafluoroethylene，ETFE)、铁氟龙(Tetlon)或是树脂转注成形膜(Resin Transfer Molding，RTM)等，在其密封过程中被模具的内表面固定在微电子芯片的有效电路面106上。
现在参照图2，之前图1中提到的胶膜在此例中被放置在模具200(带状)的构装区域202上。参照图3，微电子芯片102被密封材112(如塑胶、树脂之类的材料)密封，如图3所示，所述的微电子晶片102的背表面114与侧边116都要覆盖到。微电子晶片102的密封可用任何已知的制造工艺达成，不只限定在射出成形、转注成形(transfer molding)与加压成形。密封材112可提供机械强度、保护微电子芯片102不受污染，更可提供表面区域用于其上线路层(trace layers)的建构。
然而，上述的方法太过复杂，且其模具200在构装区域202之间有很多的间距(spacing)。间距204会占据很多空间因而使得能构装的芯片数目减少。另一个可能的问题是封胶的过程中其芯片在胶膜上的准确度，准确度差会使得晶片移位或扭曲而造成其后的积层(build-up layers)与重分布层(re-distribution layers)步骤中良品率的损失。
发明内容
本发明揭示了一种半导体构装方法，包含将一制造完成的硅片作晶背薄化处理以得到我们期望的硅片厚度。然后，将制造完成且薄化处理过的硅片切割成一块块单一的芯片(dice)。再将芯片挑出放在一模具中，芯片的有效电路面要接附在所述的模具上。用封模材料将晶片模封。之后将模具自芯片上移除以形成一个小的单元。下个步骤为将多个小的单位在一载体上以阵列形式排列。在芯片上形成一积层(build-up layer)与一重分布层(re-distributionlayer)，随后在芯片上形成锡球(solder ball)。最后移除载体，将晶片分离。
用以贴附芯片的胶膜材质包含水溶胶、化学溶胶、可重复使用性溶胶(re-workable glue)、高温蜡(highmelting point wax)。可移除式的模具材料则包含玻璃、金属、硅、陶瓷或PCB，而载体的材料包含玻璃。在一例中，积层与重分布层于制造液晶显示屏显示面板的设备内部形成。而在另一例中，积层与重分布层则是在印制板电路的设备中形成。
附图说明
图1一般构装结构的示意图；
图2一般构装结构的示意图；
图3一般构装结构的示意图；
图4根据本发明其将晶片接附在一模具上的步骤的示意图；
图5A根据本发明封胶步骤的示意图；
图5B根据本发明封胶步骤的示意图；
图6根据本发明其在一载体上将多个小单元以矩阵形式排列的步骤的示意图；
图7根据本发明其形成积层与锡球的步骤的示意图；
图8根据本发明中晶片分离步骤的示意图。
附图标号
102  微电子芯片
104  保护膜
106  有效电路面
108  接面
112  密封材
114  背表面
116  侧边
200  模具
202  构装区域
204  间距
400  模具
402  有效电路面
404  粘胶材
406  芯片
408  连接垫
510  树脂
520  基底
600  单元
610  载体
720  积层
730  重分布层
740  锡球
800  晶片
具体实施方式
本发明的描述包含较佳实施例与其所伴随的图式。须了解其中所有的实施例皆只用以说明。因此，本发明也能应用在其他不同的实施例中，而非局限于其较佳实施例。此外，本发明仅受其随附的权利要求与等效范围所限制，而非其他任何的实施例。
为了达成本发明的目的，先准备一大尺寸的玻璃面板(如液晶显示屏)。再将已制造完成的硅片做晶背薄化处理(back lapping)以达到我们要的理想硅片厚度。随后将制造完成且薄化处理过的硅片切成多个单一的芯片。请参照图4，准备一个用于芯片重分布制程(die re-distribution)的模具400，模具的上表面有校准图形(未表示)以在放置芯片的过程中对准图形。分离后的芯片被挑选出来并将其有效电路面402颠倒朝下放置在模具400上，模具表面上有涂布一层粘胶材404以暂时粘住芯片，在特定的释放条件下可将其分离。从图4来看，芯片406包含有效电路面上的连接垫(pad)408。晶片的有效电路面402被颠倒放置并粘附在粘胶材402上。此方法的挑选与放置方式可让芯片间的空间减到最小。
粘胶的材质可以是弹性材料，如水溶胶、可重复使用式溶胶、高温蜡或是化学溶胶等，强度模具的材质可以是玻璃、金属、合金、硅、陶瓷或印制板电路板。接下来的步骤是将晶片模封，如图5A所示，可使用树脂510之类的模封材印刷或成形在模具400与芯片406上。然后，依使用者所选择的粘胶种类，可在高温的环境下以溶液与水处理模具将其与芯片分离。另外，移除部分的树脂510使其达到我们想要的厚度，再将一基底接附在芯片或是封模材料510(砂心胶合剂，core paste)上，如图5B所示。基底520可以是玻璃、金属、合金、硅、陶瓷或印制板电路板。用以接附的基底材质可与其砂心胶合剂材质相同。在一实施例中，基底520的材质可以是玻璃、金属、合金、陶瓷或PCB。
请参照图6，为封模材料510的俯视图，其上有芯片406排列。可在图中看到芯片406以矩阵的形式排列，芯片406间的间距可由使用者的设定值来判定。在模具上放置晶片可让本发明达成节省空间、成本降底与高准确度等诉求。在说明图的右上方可看到单一的基底单元600。多个单一基底单元600可以在玻璃载体610上排列成一大尺寸的面板。具有芯片的小单一单元(600在载体610上以矩阵的形式排列。载体最好是玻璃。故本发明可达成批次处理(batch process)。其生产量可以大幅的提升，成本也可以降低。以液晶显示屏形式的制造工艺来说，一些小单元600能在液晶显示屏玻璃610上排列成一大尺寸的基底用于其后续制造工艺上。在切割面板(或去框，singulation)之前的制造工艺中，液晶显示屏玻璃作为一载体。此外，单一单元600可以直接进行制造工艺而不一定要向上面所提的形成大型的矩阵排列。
接下来，实行积层与电镀步骤来制作积层(build-up layer)720与重分布层(re-distribution layer)730，如图7所示。此流程已为人所知，故其此处省略其细节描述。随后实行锡球植入(solder ball placement)与锡膏印刷(solder pasteprinting)步骤，并以红外线回焊锡建构最后的终端接点。锡球740会在分布层的上方形成。如图8所示，在最终测试后去框步骤(singulation)被用来将芯片分离形成一个别独立的晶片(chip)800。如果此方法有采用玻璃载体，则玻璃载体要在执行芯片分离步骤前先行移除。
制造液晶显示屏面板与印制板电路/基底的设备可调整修改来制作积层、涂布、显影、溅射与蚀刻制造工艺而不需要采用半导体设备。众所周知，半导体设备比液晶显示屏设备要贵上许多，因此本发明可以大幅的降低制造成本。本发明提出使用玻璃载体的方法，长方形形状的基底可装载比硅片形状(即圆形)更多的晶片。因此可以同时处理更多的构装单位，达到批量处理的目的。液晶显示屏显示面板的校准精确度约为1微米(1μm)，而印制板电路/基底型态则约为2微米(2μm)。本发明的精确度可符合晶片上积层的需求。
尽管此处针对本发明的特别实施例有特别地说明与描述，但很明显地在不背离其权利要求的限制下，所述的领域的技术人员得以对其做不同的修改。

Claims (10)

1.一种半导体构装方法，其特征在于，所述的方法包含：
挑选芯片并置于模具上，所述的芯片的有效电路面与所述的模具接附；
以封模材料密封所述的芯片；
将所述的模具自所述的芯片上移除以形成一单元；
在一载体上以矩阵的形式排列多个所述的单元；
在所述的载体的芯片上形成一积层与一重分布层；
在所述的芯片上形成锡球；
将所述的载体移除；以及
将所述的芯片分割。
2.根据权利要求1所述的半导体构装方法，其特征在于，其中用以接附所述的芯片的材料包括水溶胶、化学溶胶、易重复使用式溶胶或是高温蜡。
3.根据权利要求1所述的半导体构装方法，其特征在于，其中所述的载体材料包含玻璃。
4.根据权利要求1所述的半导体构装方法，其特征在于，所述的方法更包含所述的芯片于接附所述的模具之前的步骤：
将一已制造完成的硅片作晶背薄化处理以达到一期望的硅片厚度；
将所述的已制造完成且薄化处理过的硅片切割成单一的芯片。
5.根据权利要求1所述的半导体构装方法，其特征在于，其中更包含于移除所述的模具的步骤之前在所述的封模材料上形成一基底。
6.根据权利要求1所述的半导体封装构装方法，其特征在于，其中所述的增层积层与重分布层在用来制造液晶显示屏显示面板或印制板电路/基底的设备中形成。
7.一种半导体构装方法，其特征在于，所述的方法包含：
挑选芯片并置于模具中，所述的芯片的有效电路面与所述的模具接附；
以模封材料密封所述的芯片；
将所述的模具自所述的芯片上移除以形成一单元；
在所述的单元的芯片上形成一积层与一重分布层；
在所述的芯片上形成锡球；
将所述的芯片分割。
8.根据权利要求7所述的半导体构装方法，其特征在于，其中用以接附所述的芯片的材料包括水溶胶、化学溶胶、易修复式溶胶或高温蜡。
9.根据权利要求7所述的半导体构装方法，其特征在于，所述的方法更包含所述的芯片于接附所述的模具之前的步骤：
将一已制造完成的硅片作晶背薄化处理以达到一期望的硅片厚度；
将所述的已制造完成且薄化处理过的硅片切割成单一的芯片。
10.根据权利要求7所述的半导体构装方法，其特征在于，其中所述的积层与重分布层在用于制造液晶显示屏显示面板或印制板电路/基底的设备中形成。
CNA200710184942XA 2007-10-30 2007-10-30 使用大尺寸面板的半导体构装方法 Pending CN101425469A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA200710184942XA CN101425469A (zh) 2007-10-30 2007-10-30 使用大尺寸面板的半导体构装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA200710184942XA CN101425469A (zh) 2007-10-30 2007-10-30 使用大尺寸面板的半导体构装方法

Publications (1)

Publication Number Publication Date
CN101425469A true CN101425469A (zh) 2009-05-06

Family

ID=40615969

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710184942XA Pending CN101425469A (zh) 2007-10-30 2007-10-30 使用大尺寸面板的半导体构装方法

Country Status (1)

Country Link
CN (1) CN101425469A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157400A (zh) * 2011-01-30 2011-08-17 南通富士通微电子股份有限公司 高集成度晶圆扇出封装方法
CN102163603A (zh) * 2011-01-30 2011-08-24 南通富士通微电子股份有限公司 系统级扇出晶圆封装结构
CN102169879A (zh) * 2011-01-30 2011-08-31 南通富士通微电子股份有限公司 高集成度晶圆扇出封装结构
CN102169840A (zh) * 2011-01-30 2011-08-31 南通富士通微电子股份有限公司 系统级扇出晶圆封装方法
CN102176452A (zh) * 2011-01-30 2011-09-07 南通富士通微电子股份有限公司 高密度系统级芯片封装结构
CN102244021A (zh) * 2011-07-18 2011-11-16 江阴长电先进封装有限公司 Low-k芯片封装方法
WO2012100721A1 (zh) * 2011-01-30 2012-08-02 南通富士通微电子股份有限公司 封装结构
WO2012100720A1 (zh) * 2011-01-30 2012-08-02 南通富士通微电子股份有限公司 封装方法
CN103107103A (zh) * 2011-11-11 2013-05-15 北京大学深圳研究生院 一种基于wlp封装形式的可重构算子阵列结构的规模扩展方法
CN111037766A (zh) * 2019-12-19 2020-04-21 江苏高照新能源发展有限公司 一种用于光伏电池的低成本单晶硅片的制作方法
CN112346298A (zh) * 2019-08-06 2021-02-09 上海量子绘景电子股份有限公司 一种大尺寸压印模具及其制备方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102163603B (zh) * 2011-01-30 2013-11-06 南通富士通微电子股份有限公司 系统级扇出晶圆封装结构
US9324583B2 (en) 2011-01-30 2016-04-26 Nantong Fujitsu Microelectronics Co., Ltd. Packaging method
US9497862B2 (en) 2011-01-30 2016-11-15 Nantong Fujitsu Microelectronics Co., Ltd. Packaging structure
CN102169840A (zh) * 2011-01-30 2011-08-31 南通富士通微电子股份有限公司 系统级扇出晶圆封装方法
CN102176452B (zh) * 2011-01-30 2013-06-19 南通富士通微电子股份有限公司 高密度系统级芯片封装结构
CN102163603A (zh) * 2011-01-30 2011-08-24 南通富士通微电子股份有限公司 系统级扇出晶圆封装结构
WO2012100721A1 (zh) * 2011-01-30 2012-08-02 南通富士通微电子股份有限公司 封装结构
CN102157400B (zh) * 2011-01-30 2013-06-19 南通富士通微电子股份有限公司 高集成度晶圆扇出封装方法
CN102169879A (zh) * 2011-01-30 2011-08-31 南通富士通微电子股份有限公司 高集成度晶圆扇出封装结构
CN102176452A (zh) * 2011-01-30 2011-09-07 南通富士通微电子股份有限公司 高密度系统级芯片封装结构
WO2012100720A1 (zh) * 2011-01-30 2012-08-02 南通富士通微电子股份有限公司 封装方法
CN102169879B (zh) * 2011-01-30 2013-10-02 南通富士通微电子股份有限公司 高集成度晶圆扇出封装结构
CN102157400A (zh) * 2011-01-30 2011-08-17 南通富士通微电子股份有限公司 高集成度晶圆扇出封装方法
CN102244021A (zh) * 2011-07-18 2011-11-16 江阴长电先进封装有限公司 Low-k芯片封装方法
CN103107103A (zh) * 2011-11-11 2013-05-15 北京大学深圳研究生院 一种基于wlp封装形式的可重构算子阵列结构的规模扩展方法
CN112346298A (zh) * 2019-08-06 2021-02-09 上海量子绘景电子股份有限公司 一种大尺寸压印模具及其制备方法
CN111037766A (zh) * 2019-12-19 2020-04-21 江苏高照新能源发展有限公司 一种用于光伏电池的低成本单晶硅片的制作方法

Similar Documents

Publication Publication Date Title
CN101425469A (zh) 使用大尺寸面板的半导体构装方法
US7413925B2 (en) Method for fabricating semiconductor package
US20080085572A1 (en) Semiconductor packaging method by using large panel size
US7344915B2 (en) Method for manufacturing a semiconductor package with a laminated chip cavity
US20130203190A1 (en) Method for making a redistributed wafer using transferrable redistribution layers
KR20050063700A (ko) 반도체장치의 제조방법 및 반도체장치
US20180301352A1 (en) Chip packaging method by using a temporary carrier for flattening a multi-layer structure
CN101312203A (zh) 具有晶粒接收开孔之芯片尺寸影像传感器及其制造方法
CN109887890B (zh) 一种扇出型倒置封装结构及其制备方法
CN113363166A (zh) 扇出型堆迭式半导体封装结构的多层模封方法
US20130203240A1 (en) Method for making a redistributed electronic device using a transferrable redistribution layer
JP6525805B2 (ja) モールド金型及びモールド装置
CN109411367A (zh) 半导体封装结构及其形成方法
US7060530B2 (en) Semiconductor package having a resin cap member
US10304716B1 (en) Package structure and manufacturing method thereof
US9324686B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
CN101211792A (zh) 半导体封装件及其制法与堆叠结构
CN102332408A (zh) 芯片尺寸封装件及其制法
KR101622453B1 (ko) 반도체 디바이스 및 그 제조 방법
CN101335216A (zh) 散热型封装结构及其制法
CN110581109A (zh) 一种多芯片嵌入式异构封装结构及其制造方法
TWI484546B (zh) 補償晶粒厚度之覆晶接合製程
CN1996582B (zh) 包含多层内连线结构的载板及其制造、回收以及应用方法
US7985629B2 (en) Resin sealing method of semiconductor device
CN100539122C (zh) 系统封装的封装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090506