JP2007109872A - 半導体ウエハの検査に用いるプローブカードの針立て領域の設定方法。 - Google Patents
半導体ウエハの検査に用いるプローブカードの針立て領域の設定方法。 Download PDFInfo
- Publication number
- JP2007109872A JP2007109872A JP2005298999A JP2005298999A JP2007109872A JP 2007109872 A JP2007109872 A JP 2007109872A JP 2005298999 A JP2005298999 A JP 2005298999A JP 2005298999 A JP2005298999 A JP 2005298999A JP 2007109872 A JP2007109872 A JP 2007109872A
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- region
- area
- test
- needle holder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】本発明は、半導体ウエハの検査時間を短縮することができるプローブカードの適切な針立て領域の設定方法を提供する。
【解決手段】プローブカードの面上に複数の矩形状のテスト領域を、検査対象品に対するプローブカードの相対的移動方向と、上記相対的移動方向に対して直行する幅方向との2方向のマトリクス状に設定し、上記テスト領域のうち上記幅方向の全てにわたって上記相対的移動方向に対して最も手前側のテスト領域と、上記テスト領域から上記相対的移動方向にn個(nは1以上の整数)間隔のテスト領域とを針立て領域とする。
【選択図】図1
【解決手段】プローブカードの面上に複数の矩形状のテスト領域を、検査対象品に対するプローブカードの相対的移動方向と、上記相対的移動方向に対して直行する幅方向との2方向のマトリクス状に設定し、上記テスト領域のうち上記幅方向の全てにわたって上記相対的移動方向に対して最も手前側のテスト領域と、上記テスト領域から上記相対的移動方向にn個(nは1以上の整数)間隔のテスト領域とを針立て領域とする。
【選択図】図1
Description
本発明は、半導体ウエハの検査に用いるプローブカードの針立て領域の設定方法に関する。
半導体ウエハに形成されたチップの検査は、プローブカードを用いて行う。プローブカードには針立て領域が複数設定されており、一度に複数のチップを測定し、ウエハとプローブカードの相対的な移動と測定を繰り返して、ウエハ上の全チップの検査を行う。この検査を効率的に行うためには、針立て領域の設定を適切に行う必要がある。
針立て領域の設定において、プローブカードの針立て領域の数N、測定回数をM、半導体ウエハ上のチップ数をSとすると、N×M=Sとなることが望ましい。また、針立て領域の数が増えるとプローブカードのコストが増え、測定回数が増えると検査時間が増えるので、両者を適切に設定しながら、できるだけN×M=Sに近づくように針立て領域を設定しなければならない。
半導体ウエハは略円形をしているために、適切な針立て領域の設定を行わなければ、同じチップを重複して検査するという問題点があり、さらにウエハとプローブカードの相対的な移動が効率的に行われないという問題点があった。
上記問題点により、プローブカードのコストの増加や、検査時間や検査コストが増えるという問題がさらに発生する。
本発明では、検査時間を短縮しコストの削減が可能な半導体ウエハの検査に用いるプローブカードの適切な針立て領域の設定方法を提供することを目的とする。
本発明の半導体ウエハの検査に用いるプローブカードの針立て領域の設定方法は、プローブカードの面上に複数の矩形状のテスト領域を、検査対象品に対するプローブカードの相対的移動方向と、上記相対的移動方向に対して直行する幅方向との2方向のマトリクス状に設定し、上記テスト領域のうち上記幅方向の全てにわたって上記相対的移動方向に対して最も手前側のテスト領域と、上記テスト領域から上記相対的移動方向にn個(nは1以上の整数)間隔のテスト領域とを針立て領域とすることを特徴とする。
本発明の半導体ウエハの検査に用いるプローブカードの針立て領域の設定方法は、プローブカードの面上に複数の矩形状のテスト領域を、検査対象品に対するプローブカードの相対的移動方向と、上記相対的移動方向に対して直行する幅方向との2方向のマトリクス状に設定し、上記テスト領域のうち上記幅方向の全てにわたって上記相対的移動方向に対して最も手前側のテスト領域と、上記テスト領域から上記相対的移動方向にn個(nは1以上の整数)間隔のテスト領域とを針立て領域とすることにより、効率的な半導体ウエハの検査が可能となる。
本発明の半導体ウエハの検査に用いるプローブカードの針立て領域の設定方法について以下に詳しく説明を行う。
図1に示すのが、プローブカード1のテスト領域3及び針立て領域4を示す平面図である。プローブカード1の面上に、半導体ウエハ2上に設けられたチップの配置に対応する各々が矩形状の複数のテスト領域3を設ける。上記テスト領域3は半導体ウエハ2に対するプローブカード1の相対的移動方向と、上記相対的移動方向に対して直行する幅方向との2方向のマトリクス状に設定する。図1では相対的移動方向が縦方向、幅方向が横方向となり、図1に示す矢印のように相対的な移動方向は上から下へとなる。
上記テスト領域3のうち、上記幅方向の全てにわたって上記相対的移動方向に対して最も手前側のテスト領域5と、上記テスト領域5から上記相対的移動方向に順次n個(nは1以上の整数)間隔のテスト領域3とを針立て領域4として設定する。
図1ではn=1とし、移動方向に1個間隔で針立て領域4を設定する。1回目の半導体ウエハ上のチップの測定範囲は図1に示す針立て領域4に対応するチップとなり、1回目の測定後、相対的移動を行い図1に示す矢印の方向(図面下方)へと針立て領域4が移動し、2回目の測定を行う。
図2に示すのが、2回目の測定状況である。図2に示す針立て領域4に対応するチップの測定を行う。すでに1回目の測定が行われたテスト領域6は、網掛けで示している。
本実施形態の場合、テスト領域3が434個であるのに対し、針立て領域4は217個となる。図2に示すように本実施形態のプローブカード1を用いると2回の測定で全てのチップを測定することができる。しかも、針立て領域N×測定回数Mは、217×2=434となりチップ数Sと等しくなるので、効率的な測定を行うことができる。
本発明の針立て領域の設定方法によるプローブカードと、従来の針立て領域の設定方法によるプローブカードとを比較する。
図3に従来の針立て領域の設定方法を示す。従来の針立て領域の設定はブロック単位の設定であり、相対的移動方向は図3に示す矢印のように、左から右で、左側半分を1個のブロックとして針立て領域4を設定している。上記針立て領域4は半導体ウエハ2のチップ領域以外にも設定されている。これは、従来の針立て領域の設定によるプローブカードだと、略円形の半導体ウエハ2に対して、ブロック単位で針立て領域4を設定しているので、1回目の測定に必要無くても2回目の測定に必要となる針立て領域4が生じるので、このような配置となっている。
図3の状態で1回目の測定が完了すると、図3の矢印のように右方向に移動し2回目の測定を行う。図4に示すのが2回目の測定状況である。1回目で測定が終了している箇所6は網掛けにて示している。
2回目の測定の際に、チップ領域以外の箇所に針立て領域4が設定されているが、この箇所の測定は行われない。その結果、従来の針立て領域の設定によるプローブカード1だと、テスト領域3が434個であるのに対し、針立て領域4は288個となる。この針立て領域4にて2回測定を行うので、針立て領域N×測定回数は、288×2=576となりチップ数S=434に対し、142個の測定が余分な測定となっている。
このように、本発明の針立て領域の設定方法によると、従来の針立て領域の設定方法の場合に較べ、針立て領域が少なくなり、無駄な測定回数を減少することが可能となる。これにより、プローブカードのコストを減少でき、半導体ウエハの検査の時間及びコストが削減できる。
本発明の他の実施形態として、縦方向の各列のテスト領域において上記一個目の針立て領域5から移動方向に3個間隔のテスト領域3を針立て領域4と設定し4回の測定によりすべての測定を行う場合について説明し、従来の針立て領域の設定と比較する。
図5に示すのが、相対的移動方向に対して最も手前側のテスト領域5と、針立て領域5から矢印で示す相対的移動方向に3個間隔のテスト領域3とを針立て領域4として設定したプローブカード1である。この形態では、テスト領域3が434個であるのに対し、針立て領域4は113個となる。針立て領域N×測定回数Mは、113×4=452となる。
図6に示すのが、従来の針立て領域の設定方法であり、半導体ウエハを4個のブロックに分割し、4回の測定ですべての測定を行う場合である。この場合、テスト領域3が434個であるのに対し、針立て領域4は144個となる。針立て領域N×測定回数Mは、144×4=576となる。
本発明の針立て領域の設定方法によるプローブカードの場合、針立て領域4:113、測定回数−テスト領域=18であるのに対し、従来の針立て領域の設定方法によるプローブカードだと、針立て領域4:144、測定回数−テスト領域=142となる。このように、一個目の針立て領域5から移動方向に3個間隔のテスト領域を針立て領域4とした場合でも、針立て領域の減少と、無駄な測定回数の大幅な減少が実施できる。
このように、本発明による針立て領域の設定方法によるプローブカードにより、適切な針立て領域の設定が可能となり、それによる効果的な半導体ウエハの検査を行うことができる。
1 プローブ
2 半導体ウエハ
3 テスト領域
4 針立て領域
5 相対的移動方向に対して最も手前側のテスト領域
6 1回目の測定が終了した領域
2 半導体ウエハ
3 テスト領域
4 針立て領域
5 相対的移動方向に対して最も手前側のテスト領域
6 1回目の測定が終了した領域
Claims (1)
- プローブカードの面上に複数の矩形状のテスト領域を、検査対象品に対するプローブカードの相対的移動方向と、上記相対的移動方向に対して直行する幅方向との2方向のマトリクス状に設定し、上記テスト領域のうち上記幅方向の全てにわたって上記相対的移動方向に対して最も手前側のテスト領域と、上記テスト領域から上記相対的移動方向にn個(nは1以上の整数)間隔のテスト領域とを針立て領域とすることを特徴とするプローブカードの針立て領域の設定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005298999A JP2007109872A (ja) | 2005-10-13 | 2005-10-13 | 半導体ウエハの検査に用いるプローブカードの針立て領域の設定方法。 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005298999A JP2007109872A (ja) | 2005-10-13 | 2005-10-13 | 半導体ウエハの検査に用いるプローブカードの針立て領域の設定方法。 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007109872A true JP2007109872A (ja) | 2007-04-26 |
Family
ID=38035504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005298999A Pending JP2007109872A (ja) | 2005-10-13 | 2005-10-13 | 半導体ウエハの検査に用いるプローブカードの針立て領域の設定方法。 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007109872A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105242192A (zh) * | 2015-10-09 | 2016-01-13 | 上海华虹宏力半导体制造有限公司 | 晶圆测试方法 |
CN105353293A (zh) * | 2015-10-09 | 2016-02-24 | 上海华虹宏力半导体制造有限公司 | 晶圆测试方法 |
CN111060800A (zh) * | 2018-10-16 | 2020-04-24 | 大族激光科技产业集团股份有限公司 | 飞针测试方法、飞针测试装置、飞针测试设备及存储介质 |
-
2005
- 2005-10-13 JP JP2005298999A patent/JP2007109872A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105242192A (zh) * | 2015-10-09 | 2016-01-13 | 上海华虹宏力半导体制造有限公司 | 晶圆测试方法 |
CN105353293A (zh) * | 2015-10-09 | 2016-02-24 | 上海华虹宏力半导体制造有限公司 | 晶圆测试方法 |
CN111060800A (zh) * | 2018-10-16 | 2020-04-24 | 大族激光科技产业集团股份有限公司 | 飞针测试方法、飞针测试装置、飞针测试设备及存储介质 |
CN111060800B (zh) * | 2018-10-16 | 2022-03-15 | 深圳市大族数控科技股份有限公司 | 飞针测试方法、飞针测试装置、飞针测试设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006237378A (ja) | ウェハプローバおよびウェハ検査方法 | |
CN101826475B (zh) | 掩模检查装置和方法以及虚拟图产生装置和方法 | |
CN102623368A (zh) | 一种晶圆缺陷检测方法 | |
JP3189811U (ja) | プローブモジュール | |
JP2007109872A (ja) | 半導体ウエハの検査に用いるプローブカードの針立て領域の設定方法。 | |
KR102189285B1 (ko) | 다이들의 위치 정보를 획득하는 방법 | |
JP4972278B2 (ja) | レチクル及び半導体装置の製造方法 | |
CN108054110A (zh) | 切割道宽度定义方法、裸芯片扫描方法及裸芯片扫描设备 | |
JP2007208046A (ja) | 半導体装置の試験方法 | |
US7525089B2 (en) | Method of measuring a critical dimension of a semiconductor device and a related apparatus | |
US8729716B2 (en) | Alignment accuracy mark | |
US8487644B2 (en) | Method and pattern carrier for optimizing inspection recipe of defect inspection tool | |
JP2008098534A (ja) | 半導体チップの電極パッド、およびその電極パッドを備えた半導体チップ | |
JP2007073725A (ja) | 半導体装置 | |
JP2005051230A (ja) | 半導体素子及びその半導体素子上の所定位置を探す方法 | |
JP2004356597A (ja) | 半導体チップの検査方法及びそれに用いるプローブカード | |
KR100256806B1 (ko) | 반도체 웨이퍼 결함 검사시의 원점 통일 패턴 | |
KR100793271B1 (ko) | 프로빙 검사장치용 맵 데이터 작성 방법, 및 이를 이용한반도체 칩 검사 방법 | |
TWI591355B (zh) | 晶圓測試流程 | |
JP2913747B2 (ja) | ウェーハ検査装置 | |
JP2005069954A (ja) | 基板検査装置のための基板検査用治具および基板検査方法 | |
KR100611487B1 (ko) | 반도체 장치의 중첩 키 | |
JP2004053612A (ja) | 基板の定量的品質検査方法及び装置 | |
CN116518890A (zh) | 平坦度的检测方法 | |
JP2007157955A (ja) | プローブカードおよびこれを用いた測定方法および検査装置 |