JP2008098534A - 半導体チップの電極パッド、およびその電極パッドを備えた半導体チップ - Google Patents

半導体チップの電極パッド、およびその電極パッドを備えた半導体チップ Download PDF

Info

Publication number
JP2008098534A
JP2008098534A JP2006280825A JP2006280825A JP2008098534A JP 2008098534 A JP2008098534 A JP 2008098534A JP 2006280825 A JP2006280825 A JP 2006280825A JP 2006280825 A JP2006280825 A JP 2006280825A JP 2008098534 A JP2008098534 A JP 2008098534A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode pad
probe needle
scribe line
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006280825A
Other languages
English (en)
Inventor
Kazuya Atokawa
和也 後川
Yukitoshi Ota
行俊 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006280825A priority Critical patent/JP2008098534A/ja
Publication of JP2008098534A publication Critical patent/JP2008098534A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体チップの電気的特性を検査するためのプローブ針と電極パッドの安定したコンタクトを確保しつつ、半導体チップの面積を縮小できる半導体チップの電極パッドを提供する。
【解決手段】電極パッド３ａの形状を、長手方向の長さがプローブ針４の滑り量を確保できる長さよりも短い長方形をスクライブライン２に対して傾けた形状であって、半導体チップの内部回路方向への電極パッド長さｘがプローブ針４の滑り量を確保できる長さよりも短く、プローブ針４のコンタクト動作がスクライブライン２に対して斜めの方向に可能な形状にする。
【選択図】図２

Description

本発明は、半導体ウェハに形成された単数もしくは複数の半導体チップの電極パッド、およびその電極パッドを備えた半導体チップに関する。
半導体チップが正常に動作するか否かについての検査には、以下のような工程で行われるものがある。まず、半導体ウェハに形成された多数の半導体チップの電極パッドに、プローブ針を押し当てる。次に、半導体チップへプローブ針に接続されたテスタからの試験信号を印加し、半導体チップからの出力信号を検出する。次に、その検出した出力信号を基に、半導体チップが正常に動作するか否かを判定する。
この検査に使用されるのがプローバ装置であり、プローバ装置は半導体ウェハに形成された半導体チップにコンタクトさせるプローブ針を備え、そのプローブ針を半導体チップの電極パッドに物理的にコンタクトさせて、半導体チップの電気的特性を検査する。
図５は、プローバ装置の概略の構成を示す断面図である。プローバ装置には、プローブ針１０２が付いたプローブカード基板１０１が配置されている。プローブカード基板１０１の下に、半導体ウェハ１０３を保持するウェハステージ１０４が配置されている。
上記プローバ装置を用いた半導体チップの電気的特性検査について説明する。まず、半導体チップを形成した半導体ウェハ１０３をウェハステージ１０４に配置する。ウェハステージ１０４は、半導体ウェハ１０３を例えば真空吸着等により保持する。次に、駆動機構によってウェハステージ１０４を図５に示すＸ、Ｙ方向へ移動させるとともに、Ｘ方向からＹ方向への回転方向θに回転させ、半導体チップの電極パッドとプローブ針１０２の位置を合わせる。
次に、図６に示すように、Ｚ方向にウェハステージ１０４を上昇させ、半導体ウェハ１０３の半導体チップの電極パッドにプローブ針１０２を押し当てて、このプローブ針１０２を介してテスタにより電気的な検査を行う。
図７は、半導体ウェハ１０３に形成された半導体チップ１０５の電極パッド１０６とプローブ針１０２の関係を示す平面図である。半導体チップ１０５の電気的特性を検査するために、半導体チップ１０５の電極パッド１０６の全て、もしくは一部へプローブ針１０２がコンタクトして電気的な導通を得ている。
また、図８は、図７の拡大図である。プローブ針１０２は、電極パッド１０６のターゲット位置１０７にコンタクトできるように予め製作時に配置され、プローブ針１０２が滑ることにより生じるプローブ針跡１０８は、中心線１０９（電極パッド１０６の長手方向と平行）上に形成される。これは、昨今の微細プロセス化に伴って、チップサイズが縮小され、そのために電極パッド１０６も狭ピッチ化および小パッド化されており、８０μｍピッチを下回る電極パッドピッチの場合には、基本的には１つの方向に沿ってプローブ針１０２を配置しているためである。つまり、過去に実施していた放射状にプローブ針を並べる方法は位置決めの観点から困難になっている。
したがって、従来の電極パッド１０６は、図７に示すように、半導体チップ１０５のスクライブライン１１０に対して平行な直線と垂直な直線からなり、半導体チップ１０５の内部回路方向を長手方向とする長方形の形状をしていた（例えば、特許文献１参照。）。
この電極パッド１０６の半導体チップ１０５の内部回路方向への長さは、半導体チップ１０５の面積を増大させる要因であり、一枚のウェハあたりからの取れ数を減少させ、生産コストアップにつながっていた。
登録実用新案第３０９２３９０号公報（図１）
本発明は、上記問題点に鑑み、スクライブラインに対して垂直な方向の幅がプローブ針の滑り量を確保できる長さよりも短く、プローブ針のコンタクト動作がスクライブラインに対して斜めの方向に可能な形状の電極パッドとすることにより、プローブ針と電極パッドの安定したコンタクトを確保しつつ、半導体チップの面積を縮小することができる半導体チップの電極パッド、およびその電極パッドを備えた半導体チップを提供することを目的とする。
本発明の請求項１記載の半導体チップの電極パッドは、半導体ウェハに形成された半導体チップ上に、該半導体チップのスクライブラインに沿って配置された、該半導体チップの電気的特性を検査するためにプローブ針がコンタクトされる電極パッドであって、前記スクライブラインに対して垂直な方向の幅が、前記プローブ針のコンタクト動作による前記プローブ針の滑り量を確保できる長さよりも短く、前記プローブ針のコンタクト動作が前記スクライブラインに対して斜めの方向に可能な形状に形成されていることを特徴とする。
また、本発明の請求項２記載の半導体チップの電極パッドは、請求項１記載の半導体チップの電極パッドであって、前記スクライブラインに対して長方形あるいは正方形を傾けた形状に形成されていることを特徴とする。
また、本発明の請求項３記載の半導体チップの電極パッドは、請求項１記載の半導体チップの電極パッドであって、前記スクライブラインに対して長方形あるいは正方形を傾けた形状において、前記スクライブラインに対して垂直な方向に突出しているコーナー部のうちの少なくとも一方を直線にて面取りした五角形あるいは六角形の形状に形成されていることを特徴とする。
また、本発明の請求項４記載の半導体チップの電極パッドは、請求項３記載の半導体チップの電極パッドであって、前記面取りにより形成された辺よりも長い辺を少なくとも１辺有することを特徴とする。
また、本発明の請求項５記載の半導体チップは、請求項１ないし４のいずれかに記載の電極パッドを備えたことを特徴とする。
本発明によれば、プローブ針と電極パッドの安定したコンタクトを確保しつつ、半導体チップの面積を縮小することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
図１は、本発明の実施の形態における半導体チップの電極パッドとプローブ針の関係を示す平面図である。
図１において、半導体チップ１は図示しない半導体ウェハに形成されている。半導体チップ１上には、半導体チップ１のスクライブライン２に沿って電極パッド３ａが配置されている。電極パッド３ａには、図１に示すように、半導体チップ１の電気的特性を検査するためにプローブ針４がコンタクトされる。また図１に示すように、本実施の形態では、プローブ針４は、その長手方向が半導体チップ１のスクライブライン２に対して垂直な方向から傾いた向きに配置されている。
図２は、図１の拡大図である。図２に示すように、電極パッド３ａは、横幅よりも縦幅が大きい長方形をスクライブライン２に対して傾けた形状をしている。また、本実施の形態では、電極パッド３ａの長手方向の長さを、プローブ針４のコンタクト動作によるプローブ針４の滑り量を安定して確保できる長さよりも短くしている。
また、図２に示すように、プローブ針４は、その長手方向が電極パッド３ａの長手方向から傾いた向きとなるように配置されており、電極パッド３ａにプローブ針４を電極パッド３ａの長手方向から傾けてコンタクトさせる。よって、プローブ針４が電極パッド３ａとコンタクトし、滑ることにより生じるプローブ針跡５は、図２に示すように、電極パッド３ａの長手方向から傾いた方向に形成される。
プローブ針４は、電極パッド３ａ上の予め定められたターゲット位置とコンタクトし、電極パッド３ａの中心線６から右回りに角度θ（−９０°＜θ＜９０°。但し、θ＝０°を除く。）傾いた方向（図の矢印の方向）に、半導体チップの内部回路側へ滑る。角度θは、プローブ針跡５が電極パッド３ａ内に収まる範囲に設定される。例えば横６０μｍ、縦１００μｍの長方形状の電極パッド３ａに、長さ約３５μｍに亘るプローブ針跡５を形成する場合、角度θを３０°に設定すれば、プローブ針４の滑り量を安定して確保できる。なお、無論、コンタクト動作方向は、中心線６から右回りに角度３０°方向に限定されるものではない。
また、電極パッド３ａのスクライブライン２に対する傾き角度は、半導体チップの内部回路方向への電極パッド長さ（スクライブライン２に対して垂直な方向の幅）ｘが、プローブ針４の滑り量を安定して確保できる長さよりも短くなるようにする。
続いて、本発明の他の実施の形態について、図面を参照しながら説明する。
図３は、本発明の他の実施の形態における半導体チップの電極パッドとプローブ針の関係を示す平面図、図４は、図３の拡大図である。但し、図１、２に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。
この他の実施の形態における電極パッドは、その形状が前述の図１、２に示す電極パッド３ａと異なる。すなわち、図４に示すように、この他の実施の形態における電極パッド３ｂは、スクライブライン２に対して傾いた長方形において、スクライブライン２に対して垂直な方向に突出している１対のコーナー部をスクライブライン２に平行な直線で面取りし、その面取りにより形成された辺よりも長い辺を２辺有した形状となっている。
このように面取りした分だけ、半導体チップの内部回路方向への電極パッド長さ（スクライブライン２に対して垂直な方向の幅）は短くなる。よって、その分、半導体チップの面積を縮小できる。この面取りされた領域は、プローブ針４と電極パッド３ｂとのコンタクトに直接寄与しないため、電気的特性検査には影響を及ぼさない。なお、スクライブライン２に対して垂直な方向に突出している１対のコーナー部のうちの一方のみを面取りした場合にも、半導体チップの内部回路方向への電極パッド長さは短くなるので、その分、半導体チップの面積を縮小できる。また、正方形を傾けた形状に対して面取りをした形状であってもよい。また、例えば面取りにより形成された辺よりも長い辺を１辺有した形状としてもよい。また、面取りにより六角形あるいは五角形の形状とするのが好適であるが、これに限定されるものではなく、面取りにより形成された辺よりも長い辺を１辺あるいは２辺有する形状に限定されるものでもない。
なお、本実施の形態では、電極パッドの形状が長方形の場合と、長方形の１対のコーナー部を面取りした六角形、あるいは１対のコーナー部のうちの一方のみを面取りした五角形の場合について説明したが、電極パッドの形状はこれに限定されず、半導体チップの内部回路方向への電極パッド長さ（スクライブラインに対して垂直な方向の幅）が、プローブ針の滑り量を安定して確保できる長さよりも短い形状であればよく、例えば正方形や八角形などでもよい。但し、無論、プローブ針の滑り量を安定して確保できなくてはならならず、コンタクト動作方向はスクライブラインに対して垂直な方向以外の方向となる。さらに、半導体チップ外周に電極パッドが一列に整列された場合について説明したが、２列以上の多段パッドでも同様の効果を得ることができる。
以上のように、本実施の形態によれば、機能検査別に用意される各プローブ針を斜めにコンタクト動作をさせるのに必要な距離を確保しつつ、半導体チップ内部へ入り込む電極パッド領域を抑えることにより、半導体チップ面積を縮小することができる。
本発明にかかる半導体チップの電極パッド、およびその電極パッドを備えた半導体チップは、プローブ針と電極パッドの安定したコンタクトを確保しつつ、半導体チップの面積を縮小することができ、半導体の分野において利用可能である。
本発明の実施の形態における半導体チップの電極パッドとプローブ針の関係を示す平面図 本発明の実施の形態におけるプローブ針跡を示す拡大平面図 本発明の他の実施の形態における半導体チップの電極パッドとプローブ針の関係を示す平面図 本発明の他の実施の形態におけるプローブ針跡を示す拡大平面図 従来のプローバ装置の概略構成を示す断面図 従来のプローバ装置の概略構成を示す断面図 従来の半導体チップの電極パッドとプローブ針の関係を示す平面図 従来のプローブ針跡を示す拡大平面図
符号の説明
１、１０５ 半導体チップ
２、１１０ スクライブライン
３ａ、３ｂ、１０６ 電極パッド
４、１０２ プローブ針
５、１０８ プローブ針跡
６、１０９ 中心線
１０１ プローブカード基板
１０３ 半導体ウェハ
１０４ ウェハステージ
１０７ ターゲット位置

Claims (5)

  1. 半導体ウェハに形成された半導体チップ上に、該半導体チップのスクライブラインに沿って配置された、該半導体チップの電気的特性を検査するためにプローブ針がコンタクトされる電極パッドであって、前記スクライブラインに対して垂直な方向の幅が、前記プローブ針のコンタクト動作による前記プローブ針の滑り量を確保できる長さよりも短く、前記プローブ針のコンタクト動作が前記スクライブラインに対して斜めの方向に可能な形状に形成されていることを特徴とする半導体チップの電極パッド。
  2. 請求項１記載の半導体チップの電極パッドであって、前記スクライブラインに対して長方形あるいは正方形を傾けた形状に形成されていることを特徴とする半導体チップの電極パッド。
  3. 請求項１記載の半導体チップの電極パッドであって、前記スクライブラインに対して長方形あるいは正方形を傾けた形状において、前記スクライブラインに対して垂直な方向に突出しているコーナー部のうちの少なくとも一方を直線にて面取りした五角形あるいは六角形の形状に形成されていることを特徴とする半導体チップの電極パッド。
  4. 請求項３記載の半導体チップの電極パッドであって、前記面取りにより形成された辺よりも長い辺を少なくとも１辺有することを特徴とする半導体チップの電極パッド。
  5. 請求項１ないし４のいずれかに記載の電極パッドを備えたことを特徴とする半導体チップ。
JP2006280825A 2006-10-16 2006-10-16 半導体チップの電極パッド、およびその電極パッドを備えた半導体チップ Pending JP2008098534A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006280825A JP2008098534A (ja) 2006-10-16 2006-10-16 半導体チップの電極パッド、およびその電極パッドを備えた半導体チップ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006280825A JP2008098534A (ja) 2006-10-16 2006-10-16 半導体チップの電極パッド、およびその電極パッドを備えた半導体チップ

Publications (1)

Publication Number Publication Date
JP2008098534A true JP2008098534A (ja) 2008-04-24

Family

ID=39381033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006280825A Pending JP2008098534A (ja) 2006-10-16 2006-10-16 半導体チップの電極パッド、およびその電極パッドを備えた半導体チップ

Country Status (1)

Country Link
JP (1) JP2008098534A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2107397A1 (en) 2008-04-04 2009-10-07 Sony Corporation Conversion lens, conversion lens system, and imaging device
CN103675368A (zh) * 2013-10-23 2014-03-26 上海华力微电子有限公司 一种改善探针卡扎针效果的方法
CN106935524A (zh) * 2015-12-24 2017-07-07 台湾积体电路制造股份有限公司 探针卡和晶圆测试系统及晶圆测试方法
US11994555B2 (en) 2015-12-24 2024-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Probe card with angled probe and wafer testing method using the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2107397A1 (en) 2008-04-04 2009-10-07 Sony Corporation Conversion lens, conversion lens system, and imaging device
CN103675368A (zh) * 2013-10-23 2014-03-26 上海华力微电子有限公司 一种改善探针卡扎针效果的方法
CN106935524A (zh) * 2015-12-24 2017-07-07 台湾积体电路制造股份有限公司 探针卡和晶圆测试系统及晶圆测试方法
CN106935524B (zh) * 2015-12-24 2020-04-21 台湾积体电路制造股份有限公司 探针卡和晶圆测试系统及晶圆测试方法
US10670654B2 (en) 2015-12-24 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Probe card and wafer testing system and wafer testing method
US11105848B2 (en) 2015-12-24 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Probe card with angled probe and wafer testing method using the same
US11994555B2 (en) 2015-12-24 2024-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Probe card with angled probe and wafer testing method using the same

Similar Documents

Publication Publication Date Title
US8536572B2 (en) Assembled multi-component electronic apparatus using alignment and reference marks
KR20070115998A (ko) 웨이퍼 테스트 장치용 프로브
JP4519571B2 (ja) 半導体装置及びその検査方法と検査装置並びに半導体装置の製造方法
US7573278B2 (en) Semiconductor device
KR101534487B1 (ko) 반도체 소자 및 반도체 소자의 프로브 핀 정렬 검사 방법.
JP2008098534A (ja) 半導体チップの電極パッド、およびその電極パッドを備えた半導体チップ
US7535239B1 (en) Probe card configured for interchangeable heads
KR101120405B1 (ko) 프로브 블록 조립체
JP3453526B2 (ja) 半導体素子検査用ソケット、半導体装置、半導体装置の製造方法及び半導体装置の検査方法
TWI435151B (zh) 陣列基板
JP2007067008A (ja) 半導体検査のプローブ方法
JPH11142472A (ja) フィルムキャリア型半導体装置及び検査用プローブヘッド並びに位置合わせ方法
JP2006005163A (ja) 半導体装置及びその実装検査方法
JP2010243303A (ja) 低熱膨張インターポーザ
JP5145332B2 (ja) プローブカード
KR20140075992A (ko) 테스트 소켓의 회전을 이용한 테스트용 기기의 테스트 방법
JP2009182124A (ja) プローブパッドおよびそれを用いた電子装置
JP2006318965A (ja) 半導体デバイスの検査方法および半導体デバイス検査装置
JP4264310B2 (ja) 基板検査装置
JP7488492B2 (ja) 半導体ウエハ
JP2014070910A (ja) 半導体装置試験方法
JP2008218810A (ja) 半導体装置およびその試験方法
JP2006261391A (ja) 半導体装置およびその検査方法
JP4820731B2 (ja) 基板検査装置及び基板検査方法
KR101794136B1 (ko) 반도체 테스트를 위한 검사용 소켓 및 검사장치

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430