JPH088312A - 多数個取りプローブカード - Google Patents
多数個取りプローブカードInfo
- Publication number
- JPH088312A JPH088312A JP16285294A JP16285294A JPH088312A JP H088312 A JPH088312 A JP H088312A JP 16285294 A JP16285294 A JP 16285294A JP 16285294 A JP16285294 A JP 16285294A JP H088312 A JPH088312 A JP H088312A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- probe
- chips
- probe card
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 多数個のＩＣチップを同時に検査できるプロ
ーブカードを提供する。 【構成】 ウエハ１に格子状に形成されたＩＣチップ11
の、２列４行〜４列４行を同時検査の対象とし、各ＩＣ
チップ11の配列に対応した左右の両側に、それぞれ複数
個の単独パッドＰC と共通パッドＰC'よりなる針立てパ
ッド部４a,４b を設け、これらから選択された適当な単
独パッドＰC と共通パッドＰC'に対して、テスト信号用
と、電圧供給用または接地用のプローブピンＰB を、立
体交差により互いに接触しないようにそれぞれ針立し、
共通パッドＰC'には電圧供給用または接地用の、少なく
とも２本のプローブピンＰB を針立てし、印加電圧用の
プローブピンＰB に対して、その針立て点の近傍にノイ
ズ除去用のコンデンサＣを接続する。
ーブカードを提供する。 【構成】 ウエハ１に格子状に形成されたＩＣチップ11
の、２列４行〜４列４行を同時検査の対象とし、各ＩＣ
チップ11の配列に対応した左右の両側に、それぞれ複数
個の単独パッドＰC と共通パッドＰC'よりなる針立てパ
ッド部４a,４b を設け、これらから選択された適当な単
独パッドＰC と共通パッドＰC'に対して、テスト信号用
と、電圧供給用または接地用のプローブピンＰB を、立
体交差により互いに接触しないようにそれぞれ針立し、
共通パッドＰC'には電圧供給用または接地用の、少なく
とも２本のプローブピンＰB を針立てし、印加電圧用の
プローブピンＰB に対して、その針立て点の近傍にノイ
ズ除去用のコンデンサＣを接続する。
Description
【０００１】
【産業上の利用分野】この発明は、多数個のＩＣチップ
を同時に検査するプローブカードに関する。
を同時に検査するプローブカードに関する。
【０００２】
【従来の技術】ウエハに形成された各ＩＣチップは、そ
の性能の良否または欠陥の有無がプローブ検査装置によ
り検査される。図５はウエハ１に形成されたＩＣチップ
11を示し、各ＩＣチップ11は、(a) に示すように格子状
に配列され、それぞれには、(b) に示す同一の回路パタ
ーンＰＴが形成され、それぞれの両側には、これを外部
に接続するための複数の接続パッドＰi が配列されてい
る。ただし最近では、集積密度の向上によりＩＣチップ
11は接続パッドＰi の個数が増加し、(c) のように、こ
れらのほとんどがＩＣチップ11の中央部に小数が両側
に、合わせて縦３列に配列されたものがある。
の性能の良否または欠陥の有無がプローブ検査装置によ
り検査される。図５はウエハ１に形成されたＩＣチップ
11を示し、各ＩＣチップ11は、(a) に示すように格子状
に配列され、それぞれには、(b) に示す同一の回路パタ
ーンＰＴが形成され、それぞれの両側には、これを外部
に接続するための複数の接続パッドＰi が配列されてい
る。ただし最近では、集積密度の向上によりＩＣチップ
11は接続パッドＰi の個数が増加し、(c) のように、こ
れらのほとんどがＩＣチップ11の中央部に小数が両側
に、合わせて縦３列に配列されたものがある。
【０００３】図６はプローブ検査装置の基本構成を示
し、ウエハ１はＸＹ移動ステージ２に載置され、これに
対してプローブカード３が設けられる。プローブカード
３は、積層された複数枚の絶縁板と、各絶縁板の間に介
在した配線Ｗと接地板Ｇとを有し、その中央部にはＩＣ
チップ11に対応した開口部３a が開口され、その両側に
は複数ｎ個の針立てパッドＰC-1 〜、ＰC-n が植設され
ている。各針立てパッドＰC に対して、針立て装置によ
りプローブピンＰB-1 〜ＰB-n が針立てされ、それぞれ
に設けた配線Ｗにより外周の端子Ｔに接続され、さらに
図示しない検査部に対して配線接続される。検査におい
ては、ＸＹ移動ステージ２によりウエハ１をＸまたはＹ
方向に移動して、ＩＣチップ11を開口部３a の位置に順
次に停止し、ＸＹ移動ステージ２を上昇すると、各プロ
ーブピンＰB の先端がＩＣチップ11の対応する接続パッ
ドＰi に弾性的に接触し、検査部より直流電圧ＶCCとテ
スト信号Ｓとを、それぞれのプローブピンＰB により回
路パターンＰＴに供給して検査がなされる。
し、ウエハ１はＸＹ移動ステージ２に載置され、これに
対してプローブカード３が設けられる。プローブカード
３は、積層された複数枚の絶縁板と、各絶縁板の間に介
在した配線Ｗと接地板Ｇとを有し、その中央部にはＩＣ
チップ11に対応した開口部３a が開口され、その両側に
は複数ｎ個の針立てパッドＰC-1 〜、ＰC-n が植設され
ている。各針立てパッドＰC に対して、針立て装置によ
りプローブピンＰB-1 〜ＰB-n が針立てされ、それぞれ
に設けた配線Ｗにより外周の端子Ｔに接続され、さらに
図示しない検査部に対して配線接続される。検査におい
ては、ＸＹ移動ステージ２によりウエハ１をＸまたはＹ
方向に移動して、ＩＣチップ11を開口部３a の位置に順
次に停止し、ＸＹ移動ステージ２を上昇すると、各プロ
ーブピンＰB の先端がＩＣチップ11の対応する接続パッ
ドＰi に弾性的に接触し、検査部より直流電圧ＶCCとテ
スト信号Ｓとを、それぞれのプローブピンＰB により回
路パターンＰＴに供給して検査がなされる。
【０００４】上記のプローブ検査装置は基本構成であっ
て、１個のＩＣチップ11を検査対象とするものである
が、検査効率を向上するために、例えば４個のＩＣチッ
プ11が同時に検査できるプローブカードが実用されてい
る。図７は、４個のＩＣチップ11に対するプローブカー
ド３の構成を示す。図７(a) において、プローブカード
３は縦列の４個のＩＣチップ11-1〜11-4を同時検査の対
象とし、各ＩＣチップ11は、図５(c) に示した縦３列の
接続パッドＰi を有するものとする。各接触パッドＰi
に対応した複数ｍ個の針立てパッドＰC-1 〜ＰC-m が、
プローブカード３の左右の両側にそれぞれ２列に植設さ
れ、(b) に示すように、これらに対してプローブピンＰ
B がそれぞれ針立てされる。なお、電圧供給用のプロー
ブピンＰB は、その先端がＩＣチップ11の接続パッドＰ
i に弾性接触するとノイズが発生するので、これがテス
ト信号に混入するのを防止する必要があり、このため
に、両側の針立てパッドＰC の外側に、所要数のモジュ
ールパッドＰm を２列に植設し、(c) に示すように、２
個のモジュールパッドＰm の間にＬＲモジュールを挿入
し、また一方のモジュールパッドＰm と前記の接地板Ｇ
とにコンデンサＣが接続される。なお、図１に示した開
口部３a は、初期においては、プローブピンＰB とＩＣ
チップの接続パッドＰi の接触状態などを観察するため
に設けられたが、いまではその必要がないとして省略さ
れる場合が多い。
て、１個のＩＣチップ11を検査対象とするものである
が、検査効率を向上するために、例えば４個のＩＣチッ
プ11が同時に検査できるプローブカードが実用されてい
る。図７は、４個のＩＣチップ11に対するプローブカー
ド３の構成を示す。図７(a) において、プローブカード
３は縦列の４個のＩＣチップ11-1〜11-4を同時検査の対
象とし、各ＩＣチップ11は、図５(c) に示した縦３列の
接続パッドＰi を有するものとする。各接触パッドＰi
に対応した複数ｍ個の針立てパッドＰC-1 〜ＰC-m が、
プローブカード３の左右の両側にそれぞれ２列に植設さ
れ、(b) に示すように、これらに対してプローブピンＰ
B がそれぞれ針立てされる。なお、電圧供給用のプロー
ブピンＰB は、その先端がＩＣチップ11の接続パッドＰ
i に弾性接触するとノイズが発生するので、これがテス
ト信号に混入するのを防止する必要があり、このため
に、両側の針立てパッドＰC の外側に、所要数のモジュ
ールパッドＰm を２列に植設し、(c) に示すように、２
個のモジュールパッドＰm の間にＬＲモジュールを挿入
し、また一方のモジュールパッドＰm と前記の接地板Ｇ
とにコンデンサＣが接続される。なお、図１に示した開
口部３a は、初期においては、プローブピンＰB とＩＣ
チップの接続パッドＰi の接触状態などを観察するため
に設けられたが、いまではその必要がないとして省略さ
れる場合が多い。
【０００５】
【発明が解決しようとする課題】さて、ＩＣチップ11の
検査効率をさらに向上することが好ましく、その一方法
として同時検査の個数をさらに増加することが考えられ
る。ただしこの場合、縦列の個数をさらに増加すること
は妥当ではない。その理由は、個数が増加するほど、各
ＩＣチップ11の接続パッドＰi に対する各プローブピン
ＰB の位置決めが難しくなり、また縦列を例えば５個ま
たはそれ以上とすると、格子状の縦列の個数が、５個ま
たはそれ以上の整数倍でないため、これらを同時検査で
きない場合が多くなる。これに対して、横行の個数を増
加したときも同様であるが、さらに横行の各ＩＣチップ
11に対するプローブピンＰB が互いに交差して接触する
問題が生ずる。従って同時検査数を増加するには、縦列
と横行の数を適切に選択し、交差接触の問題に対処でき
る適当な手段が必要である。この発明は、以上の各問題
点を考慮した、従来より多数のＩＣチップ11を同時検査
できる、多数個取りプローブカードを提供することを目
的とする。
検査効率をさらに向上することが好ましく、その一方法
として同時検査の個数をさらに増加することが考えられ
る。ただしこの場合、縦列の個数をさらに増加すること
は妥当ではない。その理由は、個数が増加するほど、各
ＩＣチップ11の接続パッドＰi に対する各プローブピン
ＰB の位置決めが難しくなり、また縦列を例えば５個ま
たはそれ以上とすると、格子状の縦列の個数が、５個ま
たはそれ以上の整数倍でないため、これらを同時検査で
きない場合が多くなる。これに対して、横行の個数を増
加したときも同様であるが、さらに横行の各ＩＣチップ
11に対するプローブピンＰB が互いに交差して接触する
問題が生ずる。従って同時検査数を増加するには、縦列
と横行の数を適切に選択し、交差接触の問題に対処でき
る適当な手段が必要である。この発明は、以上の各問題
点を考慮した、従来より多数のＩＣチップ11を同時検査
できる、多数個取りプローブカードを提供することを目
的とする。
【０００６】
【課題を解決するための手段】この発明は、上記の目的
を達成した多数個取りプローブカードであって、ウエハ
の表面に格子状に形成されたＩＣチップの、縦列と横行
が２列４行〜４列４行の多数個を同時検査の対象とす
る。ＩＣチップの配列に対して、左右の両側に対称的
で、かつ縦方向に配列され、それぞれ複数個の単独パッ
ドと長細い形状の共通パッドよりなる針立てパッド部を
設ける。針立てパッド部より適当な単独パッドと共通パ
ッドを選択し、選択した各単独パッドに対してテスト信
号用のプローブピンをそれぞれ針立てし、また選択した
各共通パッドに対して、電圧供給用または接地用の、少
なくとも２本のプローブピンをそれぞれ針立てして構成
される。上記において、各プローブピンのうちの互いに
交差するものは、上下または左右方向に適当に屈曲し
て、互いに接触しないように立体交差する。また、電圧
供給用の各プローブピンに対して、それぞれの針立て点
の近傍と、プローブカードに積層された接地板との間に
コンデンサが接続される。
を達成した多数個取りプローブカードであって、ウエハ
の表面に格子状に形成されたＩＣチップの、縦列と横行
が２列４行〜４列４行の多数個を同時検査の対象とす
る。ＩＣチップの配列に対して、左右の両側に対称的
で、かつ縦方向に配列され、それぞれ複数個の単独パッ
ドと長細い形状の共通パッドよりなる針立てパッド部を
設ける。針立てパッド部より適当な単独パッドと共通パ
ッドを選択し、選択した各単独パッドに対してテスト信
号用のプローブピンをそれぞれ針立てし、また選択した
各共通パッドに対して、電圧供給用または接地用の、少
なくとも２本のプローブピンをそれぞれ針立てして構成
される。上記において、各プローブピンのうちの互いに
交差するものは、上下または左右方向に適当に屈曲し
て、互いに接触しないように立体交差する。また、電圧
供給用の各プローブピンに対して、それぞれの針立て点
の近傍と、プローブカードに積層された接地板との間に
コンデンサが接続される。
【０００７】
【作用】上記の多数個取りプローブカードにおいては、
２列４行〜４列４行のＩＣチップの配列に対して、左右
の両側に対称的で、かつ縦方向に配列された針立てパッ
ド部は、それぞれ複数個の単独パッドと長細い形状の共
通パッドよりなり、これらのうちから適当な単独パッド
と共通パッドが選択され、各単独パッドにはテスト信号
用のプローブピンがそれぞれ針立てされ、また各共通パ
ッドには、電圧供給用または接地用のプローブピンが、
少なくとも２本づつ共通に針立てされる。このように、
１個の共通パッドには、少なくとも２本のプローブピン
が共通に針立てできるので、これらに対する配線が１本
に簡略化される。上記の各プローブピンのうちに互いに
交差するものがあれば、これらは上下または左右方向に
適当に屈曲して立体交差されて互いに接触しない。検査
においてＸＹステージを上昇すると、各プローブピンの
先端は、各ＩＣチップの接続パッドに安定に弾性接触
し、各ＩＣチップが同時に検査される。この際、電圧供
給用のプローブピンの先端と接続パッドの弾性接触によ
り発生するノイズは、このプローブピンの針立て近傍に
接続されたコンデンサが従来よりノイズ発生点に近いの
で、従来以上に効率的に吸収されてテスト信号のＳ／Ｎ
比が向上して良好な検査がなされる。
２列４行〜４列４行のＩＣチップの配列に対して、左右
の両側に対称的で、かつ縦方向に配列された針立てパッ
ド部は、それぞれ複数個の単独パッドと長細い形状の共
通パッドよりなり、これらのうちから適当な単独パッド
と共通パッドが選択され、各単独パッドにはテスト信号
用のプローブピンがそれぞれ針立てされ、また各共通パ
ッドには、電圧供給用または接地用のプローブピンが、
少なくとも２本づつ共通に針立てされる。このように、
１個の共通パッドには、少なくとも２本のプローブピン
が共通に針立てできるので、これらに対する配線が１本
に簡略化される。上記の各プローブピンのうちに互いに
交差するものがあれば、これらは上下または左右方向に
適当に屈曲して立体交差されて互いに接触しない。検査
においてＸＹステージを上昇すると、各プローブピンの
先端は、各ＩＣチップの接続パッドに安定に弾性接触
し、各ＩＣチップが同時に検査される。この際、電圧供
給用のプローブピンの先端と接続パッドの弾性接触によ
り発生するノイズは、このプローブピンの針立て近傍に
接続されたコンデンサが従来よりノイズ発生点に近いの
で、従来以上に効率的に吸収されてテスト信号のＳ／Ｎ
比が向上して良好な検査がなされる。
【０００８】
【実施例】図１〜図４は、この発明の多数個取りプロー
ブカード４の一実施例を示し、図１はプローブカード４
の平面図、図２〜図４はプローブピンＰB の針立て方法
の説明図である。
ブカード４の一実施例を示し、図１はプローブカード４
の平面図、図２〜図４はプローブピンＰB の針立て方法
の説明図である。
【０００９】図１に示す多数個取りプローブカード４
は、同時検査の例として、縦横が４列４行に配列された
１６個のＩＣチップ11-1〜11-16 を対象とする。図１に
おいて、プローブカード４には、その中心の左右両側
に、１６個のＩＣチップ11の配列に対応して、例えば縦
６列の単独パッドＰC と、２列の共通パッドＰC'よりな
る針立てパッド部４a,４b を配列し、針立てパッド部４
a を左側の８個のＩＣチップ11に、また針立てパッド部
４b を右側の８個のＩＣチップ11にそれぞれ対応させ
る。共通パッドＰC'は、単独パッドＰC の例えば３個分
の長さを有する長細い形状のものとする。なお、プロー
ブカード４には、従来と同様に配線Ｗと接地板Ｇとが積
層され、また両パッド部４a,４b の外側には、モジュー
ルパッド部４c,４ｄが植設され、外周には端子Ｔが配設
される。
は、同時検査の例として、縦横が４列４行に配列された
１６個のＩＣチップ11-1〜11-16 を対象とする。図１に
おいて、プローブカード４には、その中心の左右両側
に、１６個のＩＣチップ11の配列に対応して、例えば縦
６列の単独パッドＰC と、２列の共通パッドＰC'よりな
る針立てパッド部４a,４b を配列し、針立てパッド部４
a を左側の８個のＩＣチップ11に、また針立てパッド部
４b を右側の８個のＩＣチップ11にそれぞれ対応させ
る。共通パッドＰC'は、単独パッドＰC の例えば３個分
の長さを有する長細い形状のものとする。なお、プロー
ブカード４には、従来と同様に配線Ｗと接地板Ｇとが積
層され、また両パッド部４a,４b の外側には、モジュー
ルパッド部４c,４ｄが植設され、外周には端子Ｔが配設
される。
【００１０】図２において、１６個のＩＣチップ11は、
前記した図５(c) に示した縦３列に配列された接続パッ
ドＰi を有するとし、例えば中央部の上端の３個の接続
パッドＰi は、直流電圧ＶCCの供給用とする。ここで左
側の２個のＩＣチップ11-1,11-2 についてみると、それ
ぞれの３個の接続パッドＰi に対して適当なものとし
て、左側の針立てパッド部４a のうちの、図示の位置に
ある２個の共通パッドＰC'が選択され、これらに対し
て、太実線と細実線で示すそれぞれ３本の電圧供給用プ
ローブピンＰB-1 〜ＰB-3 が、互いに接触しないように
立体交差して針立される。各電圧供給用プローブピンＰ
B には、図３(a) の水平透視図に示すように、それぞれ
の針立て点の近傍に、コンデンサＣがそれぞれ接続さ
れ、これらの他端は接地板Ｇに接続されて接地される。
次に、上記の各３個の接続パッドＰi につづく例えば３
個づつがテスト信号に対するものとすると、これらに対
して図示の位置にある６個の単独パッドＰC を適当とし
て選択し、それぞれに対して点線で示す６本のテスト信
号用プローブピンＰB が針立される。これを水平方向に
透視した状態を図３(b) に示す。また、各ＩＣチップ11
の両側の２個づつの接続パッドＰi がテスト信号用のと
きは、図示の位置の４個の単独パッドＰC を選択し、こ
れらに対して実線で示す４本のテスト信号用のプローブ
ピンＰB が針立てされ、接地用のときは、図示の位置の
２個の共通パッドＰC'を選択し、それぞれに対して接地
用プローブピンＰB が２本づつ針立てされ、接地板Ｇに
接続される。上記は左側の２個のＩＣチップ11-1,11-2
に対する一例であるが、残る１４個のＩＣチップ11に対
しても、同様にプローブピンＰB が針立てされ、また各
ＩＣチップ11の接続パッドＰi が上記と異なる配列であ
るときも、同様な方法により針立てすることができる。
前記した図５(c) に示した縦３列に配列された接続パッ
ドＰi を有するとし、例えば中央部の上端の３個の接続
パッドＰi は、直流電圧ＶCCの供給用とする。ここで左
側の２個のＩＣチップ11-1,11-2 についてみると、それ
ぞれの３個の接続パッドＰi に対して適当なものとし
て、左側の針立てパッド部４a のうちの、図示の位置に
ある２個の共通パッドＰC'が選択され、これらに対し
て、太実線と細実線で示すそれぞれ３本の電圧供給用プ
ローブピンＰB-1 〜ＰB-3 が、互いに接触しないように
立体交差して針立される。各電圧供給用プローブピンＰ
B には、図３(a) の水平透視図に示すように、それぞれ
の針立て点の近傍に、コンデンサＣがそれぞれ接続さ
れ、これらの他端は接地板Ｇに接続されて接地される。
次に、上記の各３個の接続パッドＰi につづく例えば３
個づつがテスト信号に対するものとすると、これらに対
して図示の位置にある６個の単独パッドＰC を適当とし
て選択し、それぞれに対して点線で示す６本のテスト信
号用プローブピンＰB が針立される。これを水平方向に
透視した状態を図３(b) に示す。また、各ＩＣチップ11
の両側の２個づつの接続パッドＰi がテスト信号用のと
きは、図示の位置の４個の単独パッドＰC を選択し、こ
れらに対して実線で示す４本のテスト信号用のプローブ
ピンＰB が針立てされ、接地用のときは、図示の位置の
２個の共通パッドＰC'を選択し、それぞれに対して接地
用プローブピンＰB が２本づつ針立てされ、接地板Ｇに
接続される。上記は左側の２個のＩＣチップ11-1,11-2
に対する一例であるが、残る１４個のＩＣチップ11に対
しても、同様にプローブピンＰB が針立てされ、また各
ＩＣチップ11の接続パッドＰi が上記と異なる配列であ
るときも、同様な方法により針立てすることができる。
【００１１】図４は、プローブピンＰB の立体交差を示
す斜視図で、これによりその概略を説明する。一例とし
て、図示左側の単独パッドＰC に針立てされたプローブ
ピンＰB-1 に対して、右側の単独パッドＰC に針立てさ
れたプローブピンＰB-2 が交差するとする。この場合
は、プローブピンＰB-2 を例えば図示のように上下と左
右に屈曲し、両者の先端を同一高さに調整すると、両者
は互いに接触せずに立体交差して、それぞれの先端が対
応する接続パッドＰi に安定に弾性接触する。上記は単
独パッドＰC に針立てされたプローブピンＰB 同士の場
合であるが、共通パッドＰC'に針立てされたプローブピ
ンＰB の場合も、いずれか一方または両方を、適当に上
下または左右方向に屈曲すれば、互いが接触せずに立体
交差することができる。
す斜視図で、これによりその概略を説明する。一例とし
て、図示左側の単独パッドＰC に針立てされたプローブ
ピンＰB-1 に対して、右側の単独パッドＰC に針立てさ
れたプローブピンＰB-2 が交差するとする。この場合
は、プローブピンＰB-2 を例えば図示のように上下と左
右に屈曲し、両者の先端を同一高さに調整すると、両者
は互いに接触せずに立体交差して、それぞれの先端が対
応する接続パッドＰi に安定に弾性接触する。上記は単
独パッドＰC に針立てされたプローブピンＰB 同士の場
合であるが、共通パッドＰC'に針立てされたプローブピ
ンＰB の場合も、いずれか一方または両方を、適当に上
下または左右方向に屈曲すれば、互いが接触せずに立体
交差することができる。
【００１２】
【発明の効果】以上の説明のとおり、この発明の多数個
取りプローブカードにおいては、これに配列された針立
てパッド部から選択された、適当な単独パッドと共通パ
ッドに対して、テスト信号用と印加電圧用または接地用
のプローブピンを、立体交差により互いに接触しないよ
うにそれぞれ針立して、２列４行〜４列４行の多数個の
ＩＣチップを同時に検査するもので、共通パッドには印
加電圧用または接地用のプローブピンを２本以上共通に
針立てして配線が簡略化され、また印加電圧用の各プロ
ーブピンには、その針立て点の近傍にコンデンサを接続
し、発生するノイズを効率的に吸収してテスト信号のＳ
／Ｎ比を向上するなどの考慮がなされており、ＩＣチッ
プ検査スループットの向上に寄与する効果には大きいも
のがある。
取りプローブカードにおいては、これに配列された針立
てパッド部から選択された、適当な単独パッドと共通パ
ッドに対して、テスト信号用と印加電圧用または接地用
のプローブピンを、立体交差により互いに接触しないよ
うにそれぞれ針立して、２列４行〜４列４行の多数個の
ＩＣチップを同時に検査するもので、共通パッドには印
加電圧用または接地用のプローブピンを２本以上共通に
針立てして配線が簡略化され、また印加電圧用の各プロ
ーブピンには、その針立て点の近傍にコンデンサを接続
し、発生するノイズを効率的に吸収してテスト信号のＳ
／Ｎ比を向上するなどの考慮がなされており、ＩＣチッ
プ検査スループットの向上に寄与する効果には大きいも
のがある。
【図１】図１は、この発明の一実施例における、多数個
取りプローブカード４の構成を示す平面図である。
取りプローブカード４の構成を示す平面図である。
【図２】図２は、プローブピンＰB の針立て方法を説明
する平面図である。
する平面図である。
【図３】図３は、針立てされたプローブピンＰB の水平
透視図で、(a) は印加電圧ＶCCのプローブピンＰB と、
これに接続されたコンデンサＣを示す図、(b) はテスト
信号に対する２本のプローブピンＰB を示す図である。
透視図で、(a) は印加電圧ＶCCのプローブピンＰB と、
これに接続されたコンデンサＣを示す図、(b) はテスト
信号に対する２本のプローブピンＰB を示す図である。
【図４】図４は、プローブピンＰB の立体交差の斜視図
である。
である。
【図５】図５は、ウエハ１に形成されたＩＣチップ11の
説明図で、(a) は各ＩＣチップ11の配列図、(b) は回路
パターンＰＴと、その両側に形成された外部接続用の接
続パッドＰi の配列図、(c) は、縦３列に形成された接
続パッドＰi の配列図である。
説明図で、(a) は各ＩＣチップ11の配列図、(b) は回路
パターンＰＴと、その両側に形成された外部接続用の接
続パッドＰi の配列図、(c) は、縦３列に形成された接
続パッドＰi の配列図である。
【図６】図６は、プローブ検査装置の基本構成図であ
る。
る。
【図７】図７は、縦列４個のＩＣチップ11を同時検査す
る、実用されているプローブカード３の構成図である。
る、実用されているプローブカード３の構成図である。
１…ウエハ、11…ＩＣチップ、２…ＸＹ移動ステージ、
３…従来のプローブカード、３a …開口部、４…この発
明の多数個取りプローブカード、４a,４b …針立てパッ
ド部、４c,４d …モジュールパッド部、ＰＴ…ＩＣチッ
プの回路パターン、Ｐi …ＩＣチップの接続パッド、Ｐ
C …プローブカードの針立てパッド、または単独パッ
ド、ＰC'…共通パッド、Ｐm …モジュールパッド、ＰB
…プローブピン、Ｔ…端子、Ｗ…配線、Ｇ…接地板、Ｌ
Ｒ…ＬＲモジュール、Ｃ…コンデンサ、ＶCC…ＩＣチッ
プに供給する直流電圧。
３…従来のプローブカード、３a …開口部、４…この発
明の多数個取りプローブカード、４a,４b …針立てパッ
ド部、４c,４d …モジュールパッド部、ＰＴ…ＩＣチッ
プの回路パターン、Ｐi …ＩＣチップの接続パッド、Ｐ
C …プローブカードの針立てパッド、または単独パッ
ド、ＰC'…共通パッド、Ｐm …モジュールパッド、ＰB
…プローブピン、Ｔ…端子、Ｗ…配線、Ｇ…接地板、Ｌ
Ｒ…ＬＲモジュール、Ｃ…コンデンサ、ＶCC…ＩＣチッ
プに供給する直流電圧。
Claims (3)
- 【請求項１】ウエハの表面に格子状に形成されたＩＣチ
ップの、縦列と横行が２列４行〜４列４行の多数個を同
時検査の対象とし、該ＩＣチップの配列に対して、左右
の両側に対称的で、かつ縦方向に配列され、それぞれ複
数個の単独パッドと長細い形状の共通パッドよりなる針
立てパッド部を設け、該針立てパッド部より適当な単独
パッドと共通パッドを選択し、選択した各単独パッドに
対してテスト信号用のプローブピンをそれぞれ針立て
し、また選択した各共通パッドに対して、電圧供給用ま
たは接地用の、少なくとも２本のプローブピンをそれぞ
れ針立てして構成されたことを特徴とする、多数個取り
プローブカード。 - 【請求項２】前記各プローブピンのうちの互いに交差す
るものは、上下または左右方向に適当に屈曲して、互い
に接触しないように立体交差したことを特徴とする、請
求項１記載の多数個取りプローブカード。 - 【請求項３】前記電圧供給用の各プローブピンに対し
て、それぞれの針立て点の近傍と、前記プローブカード
に積層された接地板との間にコンデンサを接続したこと
を特徴とする、請求項１記載の多数個取りプローブカー
ド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16285294A JPH088312A (ja) | 1994-06-21 | 1994-06-21 | 多数個取りプローブカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16285294A JPH088312A (ja) | 1994-06-21 | 1994-06-21 | 多数個取りプローブカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088312A true JPH088312A (ja) | 1996-01-12 |
Family
ID=15762471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16285294A Pending JPH088312A (ja) | 1994-06-21 | 1994-06-21 | 多数個取りプローブカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088312A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6040704A (en) * | 1996-05-24 | 2000-03-21 | Kabushiki Kaisha Nihon Micronics | Probe unit and inspection head |
| US6734691B2 (en) | 2001-09-27 | 2004-05-11 | Oki Electric Industry Co., Ltd. | Substrate for a probe card having conductive layers for supplying power to IC devices |
| CN100417946C (zh) * | 2005-08-10 | 2008-09-10 | 陈文祺 | 用于半导体测试板的防止噪声干扰的探针结构 |
| JP2010266465A (ja) * | 1998-12-02 | 2010-11-25 | Formfactor Inc | 電子デバイス |
-
1994
- 1994-06-21 JP JP16285294A patent/JPH088312A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6040704A (en) * | 1996-05-24 | 2000-03-21 | Kabushiki Kaisha Nihon Micronics | Probe unit and inspection head |
| JP2010266465A (ja) * | 1998-12-02 | 2010-11-25 | Formfactor Inc | 電子デバイス |
| US6734691B2 (en) | 2001-09-27 | 2004-05-11 | Oki Electric Industry Co., Ltd. | Substrate for a probe card having conductive layers for supplying power to IC devices |
| CN100417946C (zh) * | 2005-08-10 | 2008-09-10 | 陈文祺 | 用于半导体测试板的防止噪声干扰的探针结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3746973A (en) | Testing of metallization networks on insulative substrates supporting semiconductor chips | |
| US6853206B2 (en) | Method and probe card configuration for testing a plurality of integrated circuits in parallel | |
| JP2008527328A (ja) | プローブヘッドアレイ | |
| KR100580405B1 (ko) | 반도체 제품 다이 테스트용 테스트 다이를 포함하는 테스트장치 | |
| JPH088312A (ja) | 多数個取りプローブカード | |
| US6011405A (en) | Apparatus and method for probing multiple integrated circuit dice in a semiconductor wafer | |
| JP2764854B2 (ja) | プローブカード及び検査方法 | |
| JPH03231438A (ja) | プローブカード及びこれを用いたプローブ装置 | |
| JP4041663B2 (ja) | 半導体装置及びその検査装置 | |
| JPH06342600A (ja) | 半導体テスト装置、半導体テスト回路チップ及びプローブカード | |
| KR100798724B1 (ko) | 웨이퍼 테스트 방법 및 이를 위한 프로브 카드 | |
| US7157923B2 (en) | Method for full wafer contact probing, wafer design and probe card device with reduced probe contacts | |
| JPH09172143A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| US7518391B2 (en) | Probe card and a method for detecting defects using a probe card and an additional inspection | |
| JP3553731B2 (ja) | プローブカード | |
| JP3178424B2 (ja) | 集積回路試験装置及び集積回路試験方法 | |
| JP2001291750A (ja) | プローブカード及びそれを用いたチップ領域ソート方法 | |
| KR100224657B1 (ko) | 반도체 집적회로의 핀 패드(pin pad) 배치방법 | |
| JPH02189946A (ja) | 半導体集積回路装置のテスト方法 | |
| JP3564399B2 (ja) | プローブカード | |
| JP2817673B2 (ja) | プローブカード及びｉｃチップのテスト方法 | |
| JPH06196537A (ja) | 電気回路検査方法及び装置 | |
| JPS6197957A (ja) | 半導体集積回路装置 | |
| JP2000114324A (ja) | プローブカード、並びに半導体装置の検査装置及び検査方法 | |
| JPS5922336A (ja) | プロ−ブカ−ド |