CN101173970B - 用于高频测量的芯片式探测器和测量方法 - Google Patents

Abstract

本发明提供了一种用于高频测量的芯片式探测器和测量方法。该探测器包括探针、电压和控制连接器、芯片载体以及可编程端接芯片。将探针配置为接触被测装置。电压和控制连接器与探针进行电通信。可编程端接芯片具有多个通过受控坍塌芯片连接与电压和控制连接器以及芯片载体互相连接的端接。

Description

用于高频测量的芯片式探测器和测量方法

技术领域

本发明涉及一种用于高频测量的芯片式探测器和测量方法。本发明尤其涉及一种芯片式探测器及其使用方法。

背景技术

在集成电路(IC)器件和其它电子元件的设计期间，使用诸如矢量网络分析仪(VNA)的测试设备正变得越来越重要。这里，测试设备用于特定被测装置(DUT)的表征和建模。

被测装置在高频的测量需要非常精确的校正。不幸的是，将被测装置通过接口连接或连接到测试设备的接口装置(例如电缆、连接器、探测器等)能够产生使被测信号失真的寄生影响(例如，电容效应、感应作用、信号衰减等)。

为了解决接口装置的寄生影响，通过有效旁路掉接口装置不需要的影响来进行主要将测量参考面从测试设备移至被测装置的校正变得很普遍。一种已知的校正技术使用了一组电子标准将测试参考面移至被测装置。这里，测量断路、短路和50欧姆负载标准，并且结果用于求解一组联立方程，方程的解能够识别移动测量参考面所需要的误差项。

通常，在被测装置的接口处使用连接器或射频(RF)探测器进行被测装置的测量。在两种情况下，为了能够将测量的参考面从测试设备移至被测装置，就要测量外部校正标准。

不幸的是，使用射频探测器具有一些缺点。例如，射频探测器的成本可能过高，并且探测器自身非常易碎，可能很容易毁坏。射频探测器还受限于有限数量的校正标准，典型地包括短路、断路和负载。此外，射频探测器的性能随频率变化，负载可能开始看起来象短路，从而使校正恶化。此外，针对每个校正标准，射频探测器大量次数的接触和离开还增加了不确定性，导致校正不精确以及由于射频探测器的易碎性而缩短探测器的寿命。

而且，已经确定的是，即使用射频探测器校正后，探测器和/或连接器中的一些无法解释的寄生影响也会使高频处的校正恶化。

因此，一直需要一种芯片式探测器，它能够克服、降低、和/或减轻用于高频测量的现有技术芯片式探测器的一个或多个前述和其它缺点以及不足。

发明内容

提供了一种用于测量被测装置的芯片式探测器。该探测器包括探针、电压和控制连接器、芯片载体、可编程端接芯片。该探针被配置为接触被测装置。该电压和控制连接器与探针进行电通信。可编程端接芯片具有通过受控坍塌芯片连接(controlled collapsed chip connections)而与电压和控制连接器以及芯片载体互相连接的多个端接。

还提供了一种测量被测装置的方法。该方法包括使用多个集成在芯片式探测器内的可编程端接来测量被测装置的高频测量。

还提供了一种校正芯片式探测器的方法，该方法包括数字选择驻留于芯片式探测器的电路上的多个校正标准之一。

提供了一种用于减小芯片式探测器内可编程端接的寄生效应的电路，该电路包括至少两个并联的双极性晶体管。

从下面详细的说明书、附图和所附的权利要求中，本发明的上述和其它特征及优点将易于本领域技术人员所领会和理解。

附图说明

图1是根据本发明的芯片式探测器的示例性实施例的透视图；

图2是图1的芯片式探测器的截面图；

图3是图1的芯片式探测器的底视图；

图4描绘了在芯片式探测器端接上的表征期间的图1的芯片式探测器；

图5描绘了在测量四端口被测装置时与双端口矢量网络分析仪一起使用的图1的芯片式探测器；

图6描绘了图1的芯片式探测器电路图的示例性实施例和相应的Smith阻抗图；及

图7描绘了图1的芯片式探测器电路图的备选示例性实施例和相应的Smith阻抗图。

具体实施方式

参考附图，尤其是图1到图3，示出了由附图标记10概括性标记的根据本发明的芯片式探测器的示例性实施例。有利地，作为非射频探测器，芯片式探测器10使用可编程端接芯片。

芯片式探测器10包括与探针14进行电通信的直流(DC)电压和控制连接器12。探针14包括多个探测接触垫24。在所描述的实施例中，垫24排列成典型的地-信号-地(GSG)的配置。当然，本发明可以设想探针14具有任何希望配置的垫24。

因此，芯片式探测器10不需要高成本的射频连接器。相反，连接器12与芯片载体16和可编程端接芯片18进行电通信。在示例性实施例中，芯片载体16是印刷电路板。芯片18包括驻留在其上的多个校正标准，在那里经由连接器12可以数字选择期望的校正标准。

芯片18包括通过连接20而与连接器12和板16互相连接的多个端接(未示出)。优选地，连接20由简单的连接系统来提供，诸如受控坍塌芯片连接(C4)、针连接、和其它连接等，但并不限于上述连接。此外，芯片18通过晶片通孔22与针14互相连接。

这样，芯片式探测器10是低成本的基于芯片的非射频探测器，它能用于选择性地替代现有技术中用于高频测量的高成本射频探测器。例如，芯片式探测器10可以用在高频测量中，例如，但并不限于：散射参数(S参数(S-Parameters))和时域反射计(TDR)的检测。

此外，为了校正和测量达到110GHz及以上的频率，芯片式探测器10使用多于设计在芯片18上并可以数字切换的典型数量的校正标准。

芯片18允许多个芯片式探测器10的端接是选择性地可编程的，使得在毫米波(mm Wave)频率处能以非常高的精度容易地测量S参数。芯片18还允许这些端接被集成到芯片式探测器10中，使得在毫米波频率处能以非常高的精度容易地测量S参数。优选地，探针14通过晶片通孔22直接连结到芯片18。

图4显示了用于表征根据本发明的芯片式探测器10的方法30的示例性实施例。这里，当不同校正标准被接入到芯片18时，表征芯片式探测器10。在方法30期间，芯片式探测器10通过直通线36以电通信的方式连接到矢量网络分析仪(VNA)32和射频测试探测器34上。射频测试探测器32测量芯片式探测器10以表征探测器端接，包括寄生效应。

更特别的是，从C4连接20到芯片18上的校正标准的电通路具有与其相关的寄生效应。在测量被测装置之前，方法30可用于表征与芯片式探测器10相关的寄生效应。例如，VNA 32和射频探测器34能用于测量芯片式探测器10，同时通过直通线36接入它的标准以表征探测器的寄生效应，从而使除了芯片上的端接自身外的寄生效应变成已知项。

有利地是，芯片式探测器10能与标准射频探测器结合用于双端口和四端口被测装置(DUT)的测量中。这样，芯片式探测器10能替代一个或多个具有更高成本和更低精度的射频探测器。

例如，当测量双端口DUT时，一个射频探测器和一个芯片式探测器10能够与一个双端口VNA一起使用。这里，芯片式探测器10可以替代典型地使用在现有技术测量中的第二射频探测器。

进一步，芯片式探测器10能用于如图5所示的四端口DUT40的测量过程中。典型地，四端口DUT 40的测量需要两个成本昂贵的双端口VNA。有利的是，芯片式探测器10能够用单个双端口VNA 32进行四端口DUT 40的测量。

这里，四端口测量需要两个射频探测器34和两个芯片式探测器10。因此，当进行四端口测量时，芯片式探测器10能够使用更低成本的双端口VNA，这能显著节省成本。

在测量如图5所示的被测装置期间，射频探测器34依次放置在双端口VNA 32的每一个端口上，而芯片式探测器10依次放置在VNA的另一个端口上。当使用芯片式探测器10时，通过数字选择芯片式探测器中的希望的标准，利用一些端接标准能够进行一些测量，其中芯片式探测器中的标准给出了一整个系列的自动测量。一旦执行了该系列的自动测量，然后可以使用一种算法产生频率达到110GHz及以上的高精度的DUT测量矩阵。

应认识到，图5通过与单个双端口VNA一起使用的实例描述了芯片式探测器10。然而，本发明还设想芯片式探测器10用于包括两端口测量在内的任何测量配置中(n-端口)。

如上所述，芯片式探测器10的芯片18包括多个校正标准，对这些标准进行设计并使其可数字切换。现在参考图6，示出了在芯片18上的电路42的示例性实施例。电路42配置成允许数字选择多个校正标准之一。而且，图6提供了对应的Smith图44，该图说明了可从电路42得到的结果阻抗。

除了通常的短路、断路和负载外，一些其它电路42包括全部可以数字选择的阻抗附加阻抗。将电路42设计为接入不同的标准并获得直到很高频率才满足的阻抗。通过如Smith图44中所示的那样保持阻抗分离，与现有技术的探测器相比，在芯片式探测器10的表征方面可以获得更高精确度。

图6所示的实施例中，电路42包括至少两个并联的双极性晶体管46和一个电阻器48。这里，经由连接器12通过晶体管46和电阻48的控制可数字选择希望的阻抗。当然，为了特定的应用或使用，本发明可以设想电路42具有所希望数量的晶体管46。

在图7所示的电路42的实施例中，该电路包括至少两个串联的双极性晶体管46。优选地，将双极性晶体管之一的尺寸缩放，以便于与另一双极性晶体管相比提供不同的导通电阻。本发明已经发现在该实施例中电路42提供了显示很小寄生效应的端接，且避免了芯片上的导线，例如电阻与双极性器件连接的导线。

当然，应注意的是，电路42是通过仅具有双极性晶体管46的实例来描述的。然而，本发明可以设想一个或多个晶体管46是场效应晶体管(FET)，例如，但并不限于：n-FET晶体管、p-FET晶体管、PNP晶体管和位于芯片18上的其它类型的晶体管。

在表征上面讨论的芯片式探测器10时，由电路42提供的额外阻抗允许用于获得一些额外的联立方程以识别芯片式探测器10的校正误差项，并由此使芯片式探测器能够保持校正阻抗在Smith图上彼此远离，且获得对达到110GHz的频率的校正和测量。

此外，通过电路42进行的阻抗数字选择意味着芯片式探测器10在表征方法30过程中不必连接和重新连接。因此，表征方法30避免了校正的不确定性和现有技术探测器的表征方法存在的探测器老化。优选地，芯片式探测器10使用来自直流电压和控制连接器12的电源用于接入芯片上的标准。

一旦完成测量，可以执行一种算法以提取达到非常高频率的DUT四端口数据。这样，芯片式探测器10能够以最小量来进行频率达到110GHz的被测装置的S参数的四端口测量，并且在一些实施例中可以在毫米波频段内进行测量。

虽然已参考一个或多个示例性实施例对本发明进行了描述，但本领域技术人员应该理解对其元件可以作出各种改变和等效替代而不脱离本发明的范围。此外，对于本发明教导，还可以作出很多改变以适应特定情况和材料而不脱离本发明的范围。因此，本发明并不限于这些以想要的最优模式公开的特定实施例，而是包括所有落入所附权利要求范围内的实施例。

Claims (21)

1.一种用于测量被测装置的芯片式探测器（10），包括：

用于与所述被测装置接触的探针（14）；

与所述探针进行电通信的电压和控制连接器（12）；

芯片载体（16）；和

可编程端接芯片（18），所述可编程端接芯片（18）具有通过受控坍塌芯片连接而与所述电压和控制连接器（12）以及所述芯片载体（16）相互连接的多个端接，并且包括多个驻留在其上的校正标准。

2.如权利要求1所述的芯片式探测器，其中所述可编程端接芯片通过晶片通孔与所述探针相互连接。

3.如权利要求1所述的芯片式探测器，其中所述受控坍塌芯片连接通过晶片通孔与所述探针相互连接。

4.如权利要求1所述的芯片式探测器，其中所述芯片式探测器用于高频测量，所述高频测量从散射参数、时域反射计和它们的任意组合构成的组中选择。

5.如权利要求1所述的芯片式探测器，其中所述探针包括多个探测接触垫。

6.如权利要求5所述的芯片式探测器，其中所述多个探测接触垫排列成地-信号-地的配置。

7.如权利要求1所述的芯片式探测器，其中经由所述电压和控制连接器可数字选择所述多个校正标准。

8.如权利要求1所述的芯片式探测器，其中将所述多个校正标准配置为校正并测量达到110GHz的频率。

9.如权利要求1所述的芯片式探测器，其中将所述多个校正标准配置为校正并测量达到毫米波的频率。

10.如权利要求1所述的芯片式探测器，其中所述多个端接集成在所述可编程端接芯片中。

11.如权利要求1所述的芯片式探测器，其中所述探针直接连接到所 述可编程端接芯片上。

12.如权利要求1所述的芯片式探测器，还包括用于减小驻留在所述可编程端接芯片上的可编程端接的寄生效应的电路。

13.如权利要求13所述的芯片式探测器，其中所述电路包括至少两个并联的双极性晶体管。

14.一种测量被测装置的方法，包括：

使用多个集成在芯片式探测器内的可编程端接来测量所述被测装置的高频测量，

设计用于校正所述多个可编程端接的在所述芯片式探测器上驻留的多个校正标准。

15.如权利要求14所述的方法，其中所述高频测量从散射参数、时域反射计和它们的任意组合构成的组中选择。

16.如权利要求14所述的方法，其中在达到110GHz的频率处进行所述高频测量的测量。

17.如权利要求14所述的方法，还包括使用所述多个可编程端接来测量被测装置的多于一个的端口。

18.如权利要求14所述的方法，还包括使用所述多个可编程端接来测量被测装置的四端口。

19.一种校正芯片式探测器的方法，包括：

数字选择驻留在所述芯片式探测器的电路上的多个校正标准之一，其中，所述芯片式探测器的芯片包括驻留在其上的多个校正标准，允许多个芯片式探测器的端接是选择性地可编程的，并允许这些端接被集成到芯片式探测器中，并且其中，所述数字选择驻留在所述芯片式探测器的电路上的多个校正标准之一包括经由通过所述端接与芯片相连的连接器数字选择期望的校正。

20.如权利要求19所述的方法，其中所述多个校正标准包括多个数字可选择的阻抗。

21.如权利要求19所述的方法，还包括获得多个联立方程以识别芯片式探测器的校正误差项。 

Images