KR100253123B1 - Ic 테스터의 병렬 시험방법 - Google Patents

Ic 테스터의 병렬 시험방법 Download PDF

Info

Publication number
KR100253123B1
KR100253123B1 KR1019970011172A KR19970011172A KR100253123B1 KR 100253123 B1 KR100253123 B1 KR 100253123B1 KR 1019970011172 A KR1019970011172 A KR 1019970011172A KR 19970011172 A KR19970011172 A KR 19970011172A KR 100253123 B1 KR100253123 B1 KR 100253123B1
Authority
KR
South Korea
Prior art keywords
test
start request
handler
interrupt signal
request interrupt
Prior art date
Application number
KR1019970011172A
Other languages
English (en)
Other versions
KR970066599A (ko
Inventor
기요시 이토
Original Assignee
나까무라 쇼오
안도덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나까무라 쇼오, 안도덴키 가부시키가이샤 filed Critical 나까무라 쇼오
Publication of KR970066599A publication Critical patent/KR970066599A/ko
Application granted granted Critical
Publication of KR100253123B1 publication Critical patent/KR100253123B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]

Abstract

본 발명은 IC 테스터의 병렬시험방법을 개시하고 있다.
본 발명의 목적은 핸들러로부터 상태신호를 수신하여 핸들러의 처리개시 시각을 예측하고, 테스트개시요구 인터럽트 대기시간을 가변시키는 IC테스터의 병렬시험방법을 제공한다.
본 발명의 구성은 IC를 자동공급·수용하는 자동반송수단으로부터 테스트 개시 인터럽트신호를 IC테스터(1)의 외부기기 제어회로(1A)에 송출하면, 외부기기 제어회로(1A)는 모든 자동반송수단으로부터 테스트개시요구 인터럽트신호가 송출되면 각 IC측정부에서 IC의 테스트를 동시에 실행하고, 모든 자동반송수단으로부터 테스트개시요구 인터럽트신호가 송출되지 않은 때는, 테스트개시요구 인터럽트신호가 송출되지 않은 자동반송수단의 가동상태를 IC테스터(1)의 컴퓨터(1B)에서 판독입력하여 유효대기상태인가를 판정하고, 유효대기상태가 아니면 바로 테스트를 실행하고, 유효대기상태이면 최적대기시간을 산출하여, 최적대기시간 경과시점에서 테스트를 실행하는 것을 특징으로 한다.
본원 발명에 의하면, 상호간에 병렬로 배열된 테스트 스테이션상에 장착된 집적회로(IC)의 자동측정시에 측정시간을 단축할 수 있다.

Description

IC 테스터의 병렬시험방법
본 발명은 상호간에 병렬로 배열된 테스트 스테이션상에 장착된 집적회로(IC)의 자동측정시에 측정시간을 단축하는 방법에 관한 것이다.
IC 테스트를 행하는 IC테스터는 IC들이 장착되는 복수의 IC측정부(이하 테스트 스테이션이라고 한다)를 구비한다. 한 번에 복수의 IC를 측정하는 경우에는, 각 테스트 스테이션간에 동시에 같은 테스트신호를 출력하는 모드(스테이션간 병렬모드)를 설정하여, 각 테스트 스테이션에 장착된 IC측정을 행한다. 또한, 각 테스트 스테이션에는 측정되는 IC를 자동적으로 공급하는 자동반송수단(이하, 핸들러라고 한다.)을 접속하고, 테스트 스테이션에 대하여 IC의 공급 및 수용이 자동적으로 행하여진다.
IC테스터, 테스트 스테이션 및 핸들러의 접속상태를 도 3에 나타낸다. 동도면에 있어서, 참조부호 (1)은 IC테스터, 참조부호(2A 내지 2D)는 테스트 스테이션, 참조부호(3A 내지 3D)는 핸들러를 표시한다. IC테스터(1)에는 외부긱 제어회로(1A)와 컴퓨터(1B)가 구비되어 있다.
IC테스터(1)에 접속되는 테스트 스테이션(2A 내지 2D)은 4대로 하고, 핸들러(3A 내지 3D)도 4대로 하였다고 가정한다. 일반적으로 IC테스터는, 복수개의 테스트 스테이션과, 테스트 스테이션에 각각 접속되는 핸들러로 구성된다. 테스트 스테이션의 수는 2개, 3개, 또는 5개 이상이라도 좋다. 각 핸들러는, 피측정 IC가 측정준비를 완료한 시점에서, IC테스터(1)의 외부기기 제어회로(1A)에 테스트개시요구 인터럽트신호를 송출한다.
도 3에서, 테스트 스테이션(2A 내지 2D)은 각각 핸들러(3A) 내지 (3D)와 접속되어 있고, 각 핸들러(3A 내지 3D)는 각각 IC테스터(1)의 외부기기 제어회로(1A)와 전기적으로 접속되어 있다. 컴퓨터(1B)는 외부기기 제어회로(1A)에 입력된 각 핸들러(3A 내지 3D)로부터의 신호를 처리한다.
핸들러(3A 내지 3D)를 사용한 경우, IC테스터(1)에 대한 테스트 개시요구는, 통상 IC테스터의 조작자의 스위치조작이 아니라, 각 핸들러로부터 IC테스터(1)에 대하여 테스트 개시요구 인터럽트신호가 송출되고, IC테스터(1)의 외부기기 제어회로(1A)가 그것을 수신함으로써 소프트웨어처리가 행하여지고, 테스트가 개시된다.
IC테스터(1)에 접속되어 있는 모든 핸들러는, 모두가 항상 동기하여 동작하고 있는 것이 아니라, IC테스터(1)의 외부기기 제어회로(1A)에 대하여 개별적으로 테스트개시요구 인터럽트신호를 송신하므로, 테스트 스테이션(2A 내지 2D)도 동시에 테스트준비가 완료되는 것은 아니다.
동시에 테스트를 행하는 테스트 스테이션의 수를 많게 함으로써, 테스트 시간을 단축하기 위하여, IC테스터(1)는 복수의 핸들러로부터 테스트개시요구 인터럽트신호가 외부기기 제어회로(1A)에 입력되는 것을 일정시간 기다린다.
컴퓨터(1B)는 어느 핸들러로부터 테스트개시요구 인터럽트신호가 송출되었는가를 확인하기 위해서 각 핸들러로부터 발생된 인터럽트신호를 판독한다. 테스트개시요구 인터럽트신호의 확인을 할 수 있으면 외부기기 제어회로(1A)는 병렬측정에 설정되어 있는 나머지 핸들러로부터의 테스트개시요구 인터럽트신호를 기다린다.
IC테스터(1)측에서는 대기시간이 설정 또는 계측되어 있으므로, 설정된 대기시간이내에 나머지 핸들러로부터의 테스트개시요구 인터럽트가 외부기기 제어회로(1A)에 수신되지 않으면, 테스트개시요구 인터럽트신호를 수신할 수 있던 핸들러와 접속된 테스트 스테이션만이 테스트를 실행한다. 테스트의 실행중에는, 핸들러로부터의 테스트개시요구 인터럽트신호는 보류되고, 먼저 실행한 테스트가 종료될 때까지 테스트실행이 대기상태로 된다.
다음으로, 종래기술에 의한 도 3의 IC의 테스트동작을 도 2의 플로우챠트를 참조하여 설명한다. 도 2는, IC테스터(1)의 외부기기 제어회로(1A)가, 복수의 핸들러(3A 내지 3D)로부터의 테스트개시요구 인터럽트신호가 입력되는 것을 일정시간 기다리고 테스트를 개시하는 동작을 나타낸 것으로, 구체적으로 도 2는 테스트 스테이션(2A 내지 2D)이 스테이션 병렬측정으로 설정되어 있는 경우에 대하여 설명한다.
도 2의 스텝 11에서 외부기기 제어회로(1A)가 핸들러(3A 내지 3D) 중 어느 하나로부터의 테스트개시요구 인터럽트신호를 접수한다. 스텝 12에서, 컴퓨터(1B)는 이 인터럽트신호가 최초의 인터럽트인지 아닌지를 판단하고, 만약 이 테스트개시요구 인터럽트신호가 최초의 인터럽트이면, 스텝 13에서 인터럽트 대기 타이머가 인터럽트 대기시간 타이머의 카운트를 개시한다.
예를 들면, 처음에 테스트 스테이션(2A)과 접속된 핸들러(3A)로부터 테스트개시요구 인터럽트신호가 송출되었다고 하면, IC테스터(1)의 외부기기 제어회로(1A)에서는 이 인터럽트신호를 수신하고, 인터럽트신호가 어느 핸들러로부터 송출되었는가를 확인하고, 인터럽트대기 타이머는 대기시간을 카운트한다.
대기시간은 사전에 도시를 생략한 설정부 등에 의해서 설정되어 있다. 스텝 15에서, 사전에 설정된 대기시간이 경과하였는지 아닌지가 판정되고, 대기시간이 경과하지 않았으면 대기상태를 계속한다.
대기상태가 연속될 때, 외부기기 제어회로(1A)는 다른 핸들러로부터의 테스트개시요구 인터럽트신호를 접수하고 있고, 다른 핸들러로부터의 테스트개시요구 인터럽트신호를 스텝 11로부터 스텝 12의 처리로 나아간다. 스텝 12에서는 최초의 테스트개시 인터럽트가 아니므로 스텝 14로 나아간다.
스텝 14에서는, IC테스터(1)에 병렬로 접속된 각 핸들러로부터의 인터럽트가 있는지 어떤지를 판정하고, 모든 핸들러로부터의 인터럽트가 있으면, 스텝 15의 대기시간의 경과에 관계없이, 스텝 16에서 테스트를 실행시킨다.
모든 핸들러로부터의 인터럽트가 없는 경우, 스텝 11의 앞스텝으로 돌아와서, 스텝 15의 지정대기시간이 경과할 때까지, 외부기기 제어회로(1A)는 다른 핸들러로부터의 테스트개시요구 인터럽트신호를 기다린다. 여기에서, 예를 들어, 사전에 설정된 대기시간이내에 핸들러(3B)와 핸들러(3C)로부터 테스트개시요구 인터럽트신호가 송출되었을 때는, 외부기기 제어회로(1A)는 각가의 인터럽트신호가 어느 핸들러인지를 확인하고 또다시 테스트개시를 기다린다.
스텝 15에서 설정된 대기시간이 경과하면, 나머지 핸들러로부터의 테스트 개시요구 인터럽트신호를 기다리지 않고, 스텝 16에서, 이미 외부기구 제어회로(1A)에 수신된 핸들러와 접속되어 있는 테스트 스테이션만 테스트를 개시한다. 여기에서는, 핸들러(3A 내지 3C)의 병렬상태에서 테스트를 실행한다.
스텝 17에서, 지정대기시간이 경과함으로써 스텝 16에서 테스트가 실행된 경우, 핸들러(3D)가 테스트실행 후에 핸들러(3D)가 테스트개시요구 인터럽트신호를 외부기기 제어회로(1A)에 송출하였다고 하여도, 외부기기 제어회로(1A)는 핸들러의 확인만 행하고, 핸들러(3D)로부터의 테스트개시요구 인터럽트신호에 의한 인터럽트는 보류한다.
스텝 18에서, 테스트 스테이션(2A 내지 2C)의 테스트가 종료하면, 스텝 19에서, 외부기기 제어회로(1A)는 남은 핸들러로부터의 테스트개시요구 인터럽트신호를 접수하여 다시 스텝 11로부터의 처리를 반복하게 되고, 다음 대기시간의 타이머 카운트가 개시된다. 테스트 스테이션(2A 내지 2C)의 테스트가 종료하고, 피측정 IC를 배출하여 다음 측정을 위한 피측정 IC를 공급을 마친 핸들러는, 다시 외부기기 제어회로(1A)에 테스트개시요구 인터럽트신호를 송출한다.
마찬가지로, 외부기기 제어회로(1A)가 모든 핸들러로부터의 테스트개시요구 인터럽트신호를 수신할 수 있으면 그 시점에서 테스트를 실행한다. 또한, 외부기기 제어회로(1A)가 어느 것중 하나 이상의 핸들러로부터의 테스트개시요구 인터럽트신호를 수신하고 있지 않아도, 대기시간타이머에 설정된 대기시간이 경과한 시점에서 테스트를 실행한다.
도 3의 구성에서, IC테스터의 테스트 스테이션병렬측정을 행하는 경우, 도 2와 같은 처리에서는, 예를 들면, 핸들러로부터의 테스트개시요구 인터럽트신호가 테스트개시직후에 송출된 경우, IC테스터측의 대기시간이 일정하게 설정되어 있으므로, 테스트개시직후에 인터럽트를 송출한 핸들러와 접속되어 있는 테스트 스테이션은, 테스트실행이 다음 테스트까지 보류되고, 테스트시간이 쓸데없이 낭비된다는 문제가 있다.
또한, 핸들러가 고장 등의 이유에 의해서 테스트개시요구 인터럽트신호를 송출하지 않는 상태가 된 경우, IC테스터(1)의 외부기기 제어회로(1A)는, 지정시간이 경과할 때까지 테스트개시요구 인터럽트신호를 기다리므로, 마찬가지로 테스트시간이 쓸데없이 낭비가 된다는 문제가 있다.
본 발명은, 핸들러로부터 상태신호를 수신하고, 병렬측정으로 설정된 테스트 스테이션에 접속된핸들러의 처리개시시각을 예측하고, 핸들러로부터의 테스트개시요구 인터럽트 대기시간을 가변시키는 IC테스터의 병렬시험방법의 제공을 목적으로 한다.
제1도는, 본 발명의 방법에 따른 IC의 병렬시험의 동작을 나타내는 플로우챠트,
제2도는, 종래의 방법에 따른 IC의 병렬시험의 동작을 나타내는 플로우챠트,
제3도는, IC테스트 시스템의 구성예,
제4(a), 5(a) 및 6(a)도는, 각각 종래의 방법에 의한 동작을 나타내며, 제4(b), 5(b) 및 6(b)도는, 본 발명의 방법에 의한 동작을 나타내는 도면이다.
〈도면의 주요부분에 대한 부호의 설명〉
1 : IC테스터 1A : 외부기기 제어회로
1B : 컴퓨터 2A 내지 2D : 테스트 스테이션
3A 내지 3D : 핸들러
상술한 목적을 달성하기 위해서, 본 발명은, 외부기기 제어회로(1A) 및 컴퓨터(1B)를 포함하는 IC테스터(1)와, IC를 장착하여 시험을 실행하는 복수의 IC측정부(2A 내지 2D)와, 복수의 IC측정부(2A 내지 2D)에 각각 부착되어 IC를 자동공급 및 수용하는 자동반송수단(3A 내지 3D)을 구비하고, 자동반송수단(3A 내지 3D)은 각각 테스트개시 인터럽트신호를 IC테스터(1)의 외부기기 제어회로(1A)로 송출하고, 사전에 설정된 임의의 최종대기시간까지 테스트개시요구 인터럽트신호를 송출한 자동반송수단은, IC측정부에 IC를 장착하고, IC측정부(2A 내지 2D)는 동시에 측정을 행하고, 최종 대기시간 경과 후에 나머지 자동반송수단으로부터 테스트개시요구 인터럽트신호가 송출되었을 때, 외부기기 제어회로(1A)는 테스트가 종료할 때까지 접수를 보류함으로써, 측정이 종료된 IC를 각각 상기 자동반송수단에 수용하고, 외부기기 제어회로(1A)는 각 자동반송수단(3A 내지 3D)로부터의 테스트개시요구 인터럽트신호를 접수함으로써 IC측정부(2A 내지 2D)가 순차적으로 IC의 시험을 실행하는 집적회로의 시험방법에 있어서, 외부기기 제어회로(1A)가 모든 자동반송수단으로부터 테스트개시요구 인터럽트신호를 받았을 때 각 IC측정부(2A 내지 2D)에서 IC의 테스트를 실행하고, 모든 자동반송수단(3A 내지 3D)로부터 테스트개시요구 인터럽트신호가 송출되지 않은 때는 테스트개시요구 인터럽트신호가 송출되지 않은 자동반송수단의 가동상태를 IC테스터(1)의 컴퓨터(1B)에서 판독하여 상기 자동반송수단이 유효대기상태인지를 판정하고, 만약 유효대기상태가 아니면 IC측정부(2A 내지 2D)는 즉시 테스트를 실행하고, 유효대기상태이면 컴퓨터(1B)는 최적대기시간을 산출하며, IC측정부(2A 내지 2D)는 최적대기시간 경과시점에서 테스트를 실행하는 것을 특징으로 하는 방법을 제공한다.
[실시예]
본 발명에 의한 바람직한 실시형태에 따른 IC 검사방법을 도 1를 참조하여 설명한다.
종래의 IC 검사방법을 수행함에 있어서와 동일한 구성부분에 대하여는 동일한 부호를 부여하였으며, 그에 대한 설명은 생략한다.
도 1는 본 발명에 의한 테스트 스테이션 병렬측정의 동작을 나타내는 플로우챠트이며, 도 2의 동작과 마찬가지로, 테스트 스테이션(2A 내지 2D)이 스테이션 병렬측정에 설정되어 있는 경우에 대하여 설명한 것이다.
도 1의 스텝 21에서, 대기시간을 설정한다. 이 대기시간은, 도 2의 스텝 13에서 타이머 계측되는 것과 마찬가지로, 예를 들어, 1회째 테스트 실행시에 IC의 측정시간을 IC테스터측에서 설정하는 등, 사전에 측정된 시간으로부터, 평균적인 측정예측시간을 조작자가 입력하는 등으로 하여 설정한다.
스텝 22에서, 외부기기 제어회로(1A)가 인터럽트신호를 접수하면, 컴퓨터(1B)는 어느 테스트 스테이션에 접속된 핸들러로부터 인터럽트신호가 송출되었는지를 판독한다. 스텝 23에서, 이 때 모든 스테이션에 접속된 핸들러로부터 인터럽트가 송출되어 있으면, 스텝 28에서 테스트를 바로 실행한다.
병렬측정을 설정한 핸들러로부터의 테스트개시요구 인터럽트가 모든 핸들러로부터가 아니면, 스텝 24에서, 외부기기 제어회로(1A)는 테스트개시요구 인터럽트를 송출하지 않은 핸들러의 상태, 예를 들면 현재 시험부 가열중이라든가, 잼으로 정지중 등의 핸들러의 가동상태를 컴퓨터(1B)가 판독한다.
스텝 25에서, 외부기기 제어회로(1A)는 컴퓨터(1B)에 그 정보를 송출하고, 컴퓨터(1B)는 판독입력된 핸들러의 상태로부터, 그 핸들러가 설정된 대기시간이내에 테스트개시요구 인터럽트신호 송출이 가능한지, 즉, 유효대기상태(effective wait condition)인지 판단한다. 핸들러로부터 테스트개시요구 인터럽트신호 송출이 가능하다고 판단되면, 스텝 26에서 유효대기상태로 하고, 다른 임의의 핸들러로부터의 테스트 개시요구 인터럽트까지의 최적대기시간(optimal wait time)을 산출하고, 최초로 인터럽트신호 송출이 있던 테스트 스테이션에 접속된 핸들러는 테스트의 실행을 기다린다.
여기에서, 핸들러가 테스트개시요구 인터럽트신호를 송출할 때까지의 최적대기시간은, 핸들러로부터 송출된 핸들러의 상태로부터 임의로 결정할 수 있다. 예를 들면, 컴퓨터(1B)에 사전에 핸들러의 상태와 대기시간의 테이블을 작성해 두고, 핸들러의 상태에 의해서 결정할 수 있다. 핸들러의 상태로서, 핸들러의 준비완료까지의 시간을 송출하는 방법이어도 좋다.
스텝 26에서 산출된 대기시간이, 스텝 21에서 설정된 대기시간과 비교해서 작으면, 외부기기 제어회로(1A)는 스텝 27에서 핸들러로부터의 테스트개시요구 인터럽트신호의 송출을 기다린다.
즉, 스텝 21에서 설정된 대기시간이내에 병렬측정의 설정을 한 테스트 스테이션에 접속된 핸들러로부터의 인터럽트신호 송출이 가능한 것으로 예측되면, 최후의 테스트 스테이션에 접속된 핸들러의 테스트개시 인터럽트 후에 테스트를 개시한다.
스텝 25에서, 그 핸들러가 설정된 대기시간이내에 테스트개시요구 인터럽트송출이 가능한지 컴퓨터(1B)가 판단한 결과, 송출이 가능하지 않은 경우는, 스텝 28에서, 이미 테스트개시요구 인터럽트신호가 송출된 핸들러만으로 시험을 개시한다. 또한, 스텝 27에서, 최적대기시간이, 스텝 21에서 사전에 설정된 대기시간보다도 커지게 되면, 이미 인터럽트신호를 송출하고 있는 테스트 스테이션만으로 테스트를 실행한다.
스텝 29에서 테스트실행 중에 테스트개시요구 인터럽트신호가 접수되어도 보류로 하고, 스텝 30의 테스트가 종료한 시점에서, 스텝 31의 테스트개시요구 인터럽트신호접수를 행하는 것은, 도 2와 동일하다.
다음에, 도 1의 동작과 도 2의 동작예를 도 4(a) 및 도 4(b) 내지 도 6(a) 및 도 6(b)를 참조하여 설명한다. 이들 도면에 있어서는, 도 3에 나타낸 바와 같이, IC테스터(1)에 테스트 스테이션 및 핸들러가 4대 접속되어 있는 경우에 있어서, 실제로 생각할 수 있는 상황에서의 종래의 ehd작과 본 발명에 의한 동작의 원리를 시간의 흐름과 함께 비교한 것이다.
도 4(a) 및 도 4(b)에서는, 테스트 스테이션 및 핸들러가 4대 모두 정상 동작하고, 또 사전에 설정된 대기시간이 짧은 경우에, 핸들러(3D)의 처리시간이 빠르다고 가정하였을 때의 동작을 비교한 것이다. 도 4(a)는 종래기술에 의한 동작을 나타낸 것이고, 도 4(b)는 본 발명에 의한 동작을 나타낸 것이다. 도 4(a) 및 도 4(b)에서, 횡축은 시간의 경과를 나타내며, "A"는 각 테스트 스테이션에서의 테스트시간, "B"는 핸들러에서의 치리시간을 나타내고 있다.
도 4(a)에서, 테스트 스테이션(2A 내지 2D)과 핸들러(3A 내지 3D)가 각각 동작하고 있다. 핸들러(3D)는 처리가 종료하면, 도 3의 외부기기 제어회로(1A)에 대하여 테스트개시요구 인터럽트신호를 송출한다. 여기에서, 사전에 설정된 대기시간 타이머의 카운트가 개시되나, 사전에 설정된 대기시간 "D1"이 짧은 경우, 다른 핸들러의 처리종료 전에 대기시간의 카운트가 종료하여 버리고, 2회째 테스트는, 다른 핸들러로부터의 테스트개시요구 인터럽트신호가 송출되지 않으므로, 핸들러(3D)에 접속된 테스트 스테이션(2D)단독으로 실행된다.
테스트시간 "A" 및 핸들러처리시간 "B"가 경과한 후, 핸들러(3D)는 다시 테스트 개시요구 인터럽트신호를 송출한다. 핸들러(3D)에 접속된 테스트 스테이션(2D)에서 테스트를 실행하고 있는 사이에는, 다른 핸들러(3A 내지 3C)로부터 외부기기 제어회로(1A)에 대하여 송출된 테스트개시요구 인터럽트신호가 시간 "C1"의 사이에 보류되어 있으므로, 핸들러(3D)가 테스트개시요구 인터럽트신호를 송출함과 동시에, 모든 핸들러로부터 인터럽트신호가 있음으로 해서, 3회째 테스트가 실행된다.
핸들러(3D)의 처리시간이 짧으므로, 4회째의 테스트이후는, 핸들러(3D)에 접속된 테스트 스테이션(2D) 단에서의 테스트실행과, 4대를 갖춘 테스트실행이 반복된다.
도 4(b)에서, 1회째의 테스트실행으로, 핸들러(3D)의 처리시간 "B"가 짧은 것은 도 4(a)와 동일하다. 핸들러(3D)가 처리를 종료한 시점에서, 대기시간이 설정됨과 동시에, 테스트개시요구 인터럽트신호가 외부기기 제어회로(1A)에 송출된다.
이 시점에서, 다른 핸들러(3A 내지 3C)는 처리중이다. 컴퓨터(1B)는 핸들러(3A 내지 3C)의 상태를 판독하고, 이들이 아직 처리중이고, 설정된 대기시간 "D1"이내에 테스트개시요구 인터럽트신호를 송출할 수 없다고 판단한다. 따라서, 핸들러(3D)에 접속된 테스트 스테이션(2D)은 대기시간 "D1"의 경과를 기다리지 않고, 바로 2회째의 테스트를 개시한다.
핸들러(3D)에 접속된 테스트 스테이션(2D)에서 테스트를 실행하고 있는 사이에, 사전에 핸들러(3A 내지 3C)로부터 외부기기 제어회로(1A)에 대하여 송출된 테스트개시요구 인터럽트신호가 시간 "C2"의 사이에 보류되어 있으므로, 핸들러(3D)가 테스트개시요구 인터럽트신호를 송출함과 동시에, 모든 핸들러로부터 인터럽트신호가 있음으로 해서, 3회째의 테스트가 실행된다. 도 4(a) 및 도 4(b)에 의하면, 대기시간 "D1"의 경과를 기다리지 않는 분만큼, 도 4(a)의 처리시간은 빨라진다.
도 5(a) 및 도 5(b)는, 도 4와 동일한 상태로부터, 테스트 실행중에 핸들러(3A)가 정상동작하지 않게 되었다고 가정하였을 때의 동작을 비교한 것이다. 도 5(a)는 종래기술에 의한 동작을 나타낸 것이고, 도 5(b)는 본 발명에 의한 동작을 나타낸 것이다.
도 5(a)에서, 핸들러(3D)는 처리가 종료하면, 도 3의 외부기기 제어회로(1A)에 테스트개시요구 인터럽트신호를 송출한다. 여기에서, 사전에 설정된 대기시간타이머의 카운트가 개시된다.
사전에 설정된 대기시간 "D1"이 짧으므로, 다른 핸들러의 처리종료 전에 대기시간의 카운트가 종료해 버리고, 2회째의 테스트는, 다른 핸들러로부터의 테스트개시요구 인터럽트신호가 송출되지 않으므로, 핸들러(3D)에 접속된 테스트 스테이션(2D) 단독으로 실행된다.
테스트시간 "A" 및 핸들러 처리시간 "B"가 경과한 후, 핸들러(3D)는 다시 테스트 개시요구 인터럽트신호를 송출한다. 핸들러(3D)에 접속된 테스트 스테이션(2D)에서 테스트를 실행하고 있는 사이에, 다른 핸들러(3B 및 3C)로부터 외부기기 제어회로(1A)에 대하여 송출된 테스트개시요구 인터럽트신호가 시간 "C1"사이에 보류되나, 핸들러(3A)로부터는, 핸들러 처리 중에 정지해 있기 때문에 테스트개시요구 인터럽트신호의 송출이 없으므로, 핸들러(3D)가 테스트개시요구 인터럽트신호를 송출함과 동시에 3회째의 테스트를 실행할 수 없고, 또, 대기시간 "E"과 같은 값인 "D1"만 시간의 경과를 기다려서, 여기에서, 3회째의 테스트가 실행된다.
핸들러(3D)의 처리시간이 짧으므로, 4회째의 테스트이후는, 핸들러(3D)에 접속된 테스트 스테이션(2D) 단독으로의 테스트실행과, 대기시간 "E"경과 후에 3대를 갖춘 테스트실행이 반복된다.
도 5(b)에서, 1회째의 테스트실행에서, 핸들러(3D)의 처리시간 "B"가 짧은 것은 도 5(a)와 동일하다. 핸들러(3D)가 처리를 종료한 시점에서, 대기시간이 설정됨과 동시에, 테스트개시요구 인터럽트신호가 외부기기 제어회로(1A)에 송출된다.
이 시점에서, 핸들러(3A)는 정지하고, 다른 핸들러(3B 및 3C)는 처리중이다. 컴퓨터(1B)는 핸들러(3A 내지 3C)의 상태를 판독하고, 핸들러(3A)가 정지하고, 테스트개시요구 인터럽트신호를 송출할 수 없는 상황인 것을 판독함과 동시에, 핸들러(3B 및 3C)가 아직 처리중이고, 설정된 대기시간 "D1"이내에 테스트개시요구 인터럽트신호를 송출할 수 없다고 판단한다. 따라서, 핸들러(3D)에 접속된 테스트 스테이션(2D)은 대기시간 "D1"의 경과를 기다리지 않고, 바로 2회째의 테스트를 개시한다.
핸들러(3D)에 접속된 테스트 스테이션(2D)에서 테스트를 실행하고 있는 사이에, 처리중인 핸들러(3B 및 3C)로부터 외부기기 제어회로(1A)에 대하여 송출된 테스트 개시요구 인터럽트신호가 시간 "C2"의 사이에 보류되고, 핸들러(3D)가 테스트개시요구 인터럽트신호를 송출함과 동시에, 모든 핸들러로부터 인터럽트신호가 있음으로 해서, 3회째의 테스트가 실행된다. 이 때, 핸들러(3A)는 컴퓨터(1B)에 의해서 유효대기상태가 아니라고 판단되고 있으므로, 대기시간 "D1" 및 대기시간 "E"의 경과를 기다리지 않는 분만큼, 도 5(b)의 처리시간을 빨라진다.
도 6(a) 및 6(b)는, 사전에 설정된 대기시간이 긴 경우에, 테스트 실행중에 핸들러(3A)가 정상동작하지 않게 되었다고 가정하였을 때의 동작을 비교한 것이다. 도 6(b)는 종래 기술에 의해 동작을 나타낸 것이고, 도 6(b)는 본 발명에 의한 동작을 나타낸 것이다.
도 6(a)에서, 핸들러(3D)는 처리가 종료하면, 도 3의 외부기기 제어회로(1A)에 테스트개시요구 인터럽트신호를 송출한다. 여기에서, 사전에 설정된 대기시간 타이머의 카운트가 개시된다.
사전에 설정된 대기시간 "D2"가 길기 때문에, 대기시간의 카운트 중에, 핸들러(3B) 및 (3C)로부터 테스트개시요구 인터럽트신호가 송출된다. 그러나, 핸들러(3A)로부터의 테스트개시요구 인터럽트신호의 송출이 없으므로, 결국 대기시간 "D2"가 경과한 시점에서, 2회째의 테스트를 핸들러(3A)에 접속된 테스트 스테이션(2A)을 제외하여 실행하고, 이하, 동일한 처리를 반복하여 테스트를 실행한다.
도 6(b)에서, 1회째의 테스트실행에서, 핸들러(3D)의 처리시간 "B"가 짧은 것은 도 6(a)와 동일하다. 핸들러(3D)가 처리를 종료한 시점에서, 대기시간이 설정됨과 동시에, 테스트개시요구 인터럽트신호가 외부기기 제어회로(1A)에 송출된다.
이 시점에서, 핸들러(3A)는 정지하고, 다른 핸들러(3B 및 3C)는 처리중이다. 컴퓨터(1B)는 핸들러(3A 내지 3C)의 상태를 판독하고, 핸들러(3A)가 정지하고, 테스트개시요구 인터럽트신호를 송출할 수 없는 상태인 것을 리드함과 동시에, 핸들러(3B 및 3C)가 아직 처리중이고, 설정된 대기시간 "D2"이내에 테스트개시요구 인터럽트신호를 송출할 수 없다고 판단한다.
따라서, 핸들러(3D)에 접속된 테스트 스테이션(2D)은 대기시간 "D2"의 경과를 기다리지 않고, 핸들러(3B 및 3C)로부터 외부기기 제어회로(1A)에 테스트개시요구 인터럽트신호가 송출된 시점에서, 즉, 대기시간 "D3"이 경과한 시점에서 2회째의 테스트를 개시하고, 이하, 동일한 처리를 반복해서 테스트를 실행한다.
이 때, 핸들러(3A)는 컴퓨터(1B)에 의해서 유효대기상태가 아니라고 판단되고 있으므로, 대기시간 "D2"의 경과를 기다리지 않는 분만큼, 도 6(b)의 처리 시간은 빨라진다.
본 발명에 의하면, 병렬측정을 설정한 테스트 스테이션의 테스트개시 대기시간을 핸들러의 상태에 맞추어서 가변시키므로, 단위시간당의 병렬측정수를 늘릴 수 있다.

Claims (2)

  1. 외부기기 제어회로(1A) 및 컴퓨터(1B)를 포함하는 IC테스터(1)와, IC를 각각 장착하여 시험을 실행하는 복수의 IC 테스트 스테이션(2A 내지 2D)과, 복수의 IC 테스트 스테이션(2A 내지 2D)과 협동하여 IC를 자동공급 및 수용하는 자동반송수단(3A 내지 3D)을 구비하고, 자동반송수단(3A 내지 3D)은 각각 테스트개시 인터럽트신호를 IC테스터(1)의 외부기기 제어회로(1A)로 송출하고, 사전에 설정된 임의의 최종대기시간까지 테스트개시요구 인터럽트신호를 송출한 자동반송수단(3A 내지 3D)은, IC 테스트 스테이션(2A 내지 2D)에 IC를 장착하고, IC 테스트 스테이션(2A 내지 2D)은 동시에 측정을 행하고, 최종 대기시간 경과 후에 나머지 자동반송수단으로부터 테스트개시요구 인터럽트신호가 송출되었을 때, 외부기기 제어회로(1A)는 테스트가 종료할 때까지 접수를 보류함으로써, 측정이 종료된 IC를 각각 상기 자동반송수단에 수용하고, 외부기기 제어회로(1A)는 각 자동반송수단(3A 내지 3D)로부터의 테스트개시요구 인터럽트신호를 접수함으로써 IC 테스트 스테이션(2A 내지 2D)이 순차적으로 IC의 시험을 실행하는 IC 테스터의 병렬시험방법에 있어서, 외부기기 제어회로(1A)가 모든 자동반송수단으로부터 테스트개시요구 인터럽트신호를 접수하였을 때 IC 테스트 스테이션(2A 내지 2D)은 IC의 테스트를 실행하고; 모든 자동반송수단(3A 내지 3D)로부터의 테스트개시요구 인터럽트신호가 송출되지 않은 때는 테스트개시요구 인터럽트신호가 송출되지 않은 자동반송수단의 가동상태를 컴퓨터(1B)가 판독하여 상기 자동반송수단이 유효대기상태인지(즉, 핸들러가 설정된 대기시간이내에 테스트개시요구 인터럽트 신호송출이 가능한지)를 판정하고; 만약 자동반송수단이 유효대기상태에 있지 않으면 IC 테스트 스테이션(2A 내지 2D)은 즉시 테스트를 실행하고; 자동반송수단이 유효대기상태에 있으면 컴퓨터(1B)는 최적대기시간(다른 임의의 핸들러로부터 테스트개시요구 인터럽트신호가 송출될 때까지의 가장 적절한 대기시간)을 산출하며; IC 테스트 스테이션(2A 내지 2D)은 최적대기시간이 경과시점에서 테스트를 실행하는 것을 특징으로 하는 IC 테스터의 병렬시험방법.
  2. 제1항에 있어서, 자동반송수단은 핸들러(3A 내지 3D)인 것을 특징으로 하는 IC 테스터의 병렬시험방법.
KR1019970011172A 1996-03-28 1997-03-28 Ic 테스터의 병렬 시험방법 KR100253123B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-99406 1996-03-28
JP8099406A JPH09264933A (ja) 1996-03-28 1996-03-28 Icテスタの並列試験方法

Publications (2)

Publication Number Publication Date
KR970066599A KR970066599A (ko) 1997-10-13
KR100253123B1 true KR100253123B1 (ko) 2000-04-15

Family

ID=14246614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970011172A KR100253123B1 (ko) 1996-03-28 1997-03-28 Ic 테스터의 병렬 시험방법

Country Status (3)

Country Link
US (1) US5926030A (ko)
JP (1) JPH09264933A (ko)
KR (1) KR100253123B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064116A (ko) * 2001-02-01 2002-08-07 엘지이노텍 주식회사 아이씨 테스트 시스템
KR100496862B1 (ko) * 2002-10-01 2005-06-22 삼성전자주식회사 멀티칩패키지의 테스트 장치 및 방법
KR100656749B1 (ko) * 2006-06-17 2006-12-13 에이엠티 주식회사 플렉시블 셀 방식의 테스트 핸들러장치 및 그 제어방법
US8059547B2 (en) * 2008-12-08 2011-11-15 Advantest Corporation Test apparatus and test method
US8692566B2 (en) 2008-12-08 2014-04-08 Advantest Corporation Test apparatus and test method
US8666691B2 (en) 2008-12-08 2014-03-04 Advantest Corporation Test apparatus and test method
US8743702B2 (en) 2008-12-08 2014-06-03 Advantest Corporation Test apparatus and test method
CN108029242B (zh) * 2015-06-17 2019-11-01 株式会社富士 安装系统
CN116482521B (zh) * 2023-06-25 2023-10-20 江西兆驰半导体有限公司 一种芯片测试方法及系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3662881A (en) * 1971-01-29 1972-05-16 Ibm Module handling apparatus
US5440241A (en) * 1992-03-06 1995-08-08 Micron Technology, Inc. Method for testing, burning-in, and manufacturing wafer scale integrated circuits and a packaged wafer assembly produced thereby

Also Published As

Publication number Publication date
JPH09264933A (ja) 1997-10-07
US5926030A (en) 1999-07-20
KR970066599A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
US7042243B2 (en) Device test apparatus and test method including control unit(s) between controller and test units
KR0169736B1 (ko) 데이타 통신 인터페이스 및 이의 통신 방법
CN106170951B (zh) 利用共享测试器测试多个数据包信号收发器的方法
US20120131403A1 (en) Multi-chip test system and test method thereof
US20070210822A1 (en) Wireless test system
KR100253123B1 (ko) Ic 테스터의 병렬 시험방법
KR100315999B1 (ko) 바운더리 스캔소자 및 이를 사용한 통신장치
TWI477139B (zh) 用以測試無線裝置之系統與方法
JP6473747B2 (ja) データパケット信号送受信器の試験中の動的な信号干渉検出のためのシステムと方法
KR100312837B1 (ko) 반도체디바이스시험장치
US20090249143A1 (en) Scan control method, scan control circuit and apparatus
WO2015073400A1 (en) System and method for data packet transceiver testing after signal calibration and power settling to minimize test time
KR20200088757A (ko) 시험 장치, 시험 방법, 인터페이스 유닛
TWI247909B (en) System and method for controlling device testing
CN108241117B (zh) 用于测试半导体组件之系统及方法
KR102467416B1 (ko) 이종의 피검사 디바이스를 테스트하는 테스트 시스템
KR100280509B1 (ko) 테스트 데이터의 병렬 시프트 장치
JPH08220172A (ja) 検査装置
KR20070012967A (ko) 반도체 테스트 설비의 데이터 처리 방법
KR101016733B1 (ko) 스캔 제어 방법, 스캔 제어 회로 및 장치
US20070096721A1 (en) Apparatus for verifying a mobile communication system and method thereof
CN117033102A (zh) 一种lpc总线信号的测试方法、装置、电子设备及可读介质
JPS61282940A (ja) イベントテ−ブルを用いた制御プログラム検査方式
JPH0519663B2 (ko)
JPH0783998A (ja) 半導体試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee