KR100280509B1 - 테스트 데이터의 병렬 시프트 장치 - Google Patents

테스트 데이터의 병렬 시프트 장치 Download PDF

Info

Publication number
KR100280509B1
KR100280509B1 KR1019980043479A KR19980043479A KR100280509B1 KR 100280509 B1 KR100280509 B1 KR 100280509B1 KR 1019980043479 A KR1019980043479 A KR 1019980043479A KR 19980043479 A KR19980043479 A KR 19980043479A KR 100280509 B1 KR100280509 B1 KR 100280509B1
Authority
KR
South Korea
Prior art keywords
data
test
multiplexer
shifting
signal
Prior art date
Application number
KR1019980043479A
Other languages
English (en)
Other versions
KR20000026098A (ko
Inventor
임용태
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980043479A priority Critical patent/KR100280509B1/ko
Publication of KR20000026098A publication Critical patent/KR20000026098A/ko
Application granted granted Critical
Publication of KR100280509B1 publication Critical patent/KR100280509B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31915—In-circuit Testers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 백플레인 테스트 익스텐션 환경하에서 클럭신호의 상승에지와 하강에지 모두를 이용하여 두 개의 테스트 보드의 테스트 데이터를 동시에 시프트시킬 수 있도록 하기 위하여, 클럭신호(TCK)의 하강에지에서 마스터보드로부터 전송되어 오는 데이터를 캡춰한 후 상승에지에서 시프트하는 시프트레지스터(21)와; 제어부(24)의 제어하에 상기 시프트레지스터(21)의 출력 데이터나 상기 마스터보드에서 전송되는 데이터를 선택하는 멀티플렉서(22A)와; 상기 클럭신호(TCK)의 "하이" 구간에서 상기 제어부(24)에 의해 인에이블되어 상기 멀티플렉서(22A)의 출력데이터를 TDO 버스에 전송하는 출력버퍼(23)와; 후술할 데이터시프팅 카운터(25)의 카운트값을 근거로 데이터의 시프팅상태를 체크하여 비엘유(20)의 송수신모드를 설정하고 데이터의 시프팅 동작을 총괄 제어하는 제어부(24)와; 테스트 데이터의 시프트팅 횟수를 카운트하는 데이터시프팅 카운터(25)와; 상기 제어부(24)와 마스터보드간에 프로토콜을 송수신하기 위한 송신부(26) 및 수신부(27)와; 상태 이동을 위한 신호를 발생하는 발진기(28)와; 상기 발진기(28)의 출력신호 및 기 설정된 값을 이용하여 비엘유(20)의 상태를 전환하는 멀티플렉서(22B)와; 테스트 버스(TDI)의 신호나 상기 송신부(26)의 출력신호를 선택하는 멀티플렉서(22C)와; 상기 멀티플렉서(22C)의 출력신호를 테스트버스(TDO)측으로 전송하기 위한 출력버퍼(23B)로 구성한 것이다.

Description

테스트 데이터의 병렬 시프트 장치
본 발명은 IEEE 1149.1 백플레인 테스트 익스텐션(Backplane Test Extension) 환경하에서 테스트 데이터의 이동속도를 향상시키는 기술에 관한 것으로, 특히 두 개의 테스트 보드를 위한 테스트 데이터를 동시에 시프트시켜 데이터의 이동에 필요한 시간을 단축할 수 있도록한 테스트 데이터의 병렬 시프트 장치에 관한 것이다.
도 1은 종래기술에 의한 IEEE 1149.1 백플레인 테스트 확장 블록도로서 이에 도시한 바와 같이, 후술할 마스터 보드(13)의 요청에 따라 테스트 버스(TDI),(TCK), (TMS),(TDO)에 로컬 테스트 링(11B),(12B)을 연결하여 시스템 보드의 테스팅에 필요한 일련의 작업을 수행하는 비엘유(BLU: Board Link Unit)(11A),(12A)와; 테스트 버스(TDI)에 고유의 어드레스를 선택적으로 출력하여 테스트하고자 하는 보드를 선택하고, 선택된 테스트 보드의 테스트 동작을 총괄 제어하는 마스터 보드(Test & Mainterance Master)(13)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.
도 1과 같은 IEEE 1149.1 백플레인 테스트 익스텐션은 시스템 상에서의 보드 테스팅시 보드의 추가에 따른 하드웨어의 추가 없이도 테스트보드(11),(12)를 테스트할 수 있다.
마스터보드(13)는 테스트 보드(11),(12)에 대한 테스트의 전반적인 과정을 콘트롤하고, 백플레인 테스트버스 링크(Backplane Testbus Link) 즉, 비엘유(11A),(12A)는 그 마스터 보드(13)의 요청에 따라 테스트 버스(TDI),(TCK),(TMS),(TDO)에 로컬 테스트 링(11B),(12B)을 연결하여 시스템 보드의 테스팅에 필요한 일련의 작업을 수행한다.
시스템에 장착된 테스트 보드(11),(12)의 TAP 콘트롤러가 테스트-로직-리세트(Test -Logic-Reset) 상태에 있을 경우 상기 마스터보드(13)는 테스트 보드(11),(12) 중 테스트하고자 하는 보드의 어드레스를 테스트 버스(TDI)를 통해 전파한다. 이때, 각 테스트 보드(11),(12)들은 고유의 어드레스를 가지고 있으며, 상기 테스트 버스(TDI)를 통해 전파되는 어드레스와 자신의 어드레스를 비교하여 일치하는 경우 로컬 테스트 링(11B),(12B)을 테스트 버스(TDI),(TCK),(TMS),(TDO)에 연결한다.
이후의 모든 테스트 작업은 상기 마스터 보드(13)의 제어를 따른다. 테스트 보드(11),(12) 중 테스트가 종료된 보드는 다시 테스트 버스(TDI),(TCK),(TMS),(TDO)에서 분리되므로 마스터 보드(13)가 다음 보드의 테스트를 정상적으로 수행할 수 있게 한다.
이와 같은 방식으로 테스트하고자 하는 보드를 차례로 테스트 버스(TDI),(TCK), (TMS),(TDO)에 연결하여 테스트 작업을 수행한다. 이때, 테스트 데이터의 이동은 테스트 버스(TDI),(TDO)를 통해 이루어지며, 충돌을 피하기 위해 오직 하나의 보드만이 테스트 버스를 점유하게 된다.
그러나, 이와 같은 종래의 테스트 장치에 있어서는 테스트 데이터의 시프트 동작을 위해 오직 하나의 보드만을 테스트 버스에 연결할 수 있게 되어 있어 데이터를 시프팅하는데 많은 시간을 필요로 하는 결함이 있어다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 클럭신호의 상승에지와 하강에지 모두를 이용하여 두 개의 테스트 보드의 테스트 데이터를 동시에 시프트시키는 테스트 데이터의 병렬 시프트 장치를 제공함에 있다.
도 1은 종래기술에 의한 IEEE 1149.1 백플레인 테스트 확장 블록도.
도 2는 본 발명에 의한 테스트 데이터의 병렬 시프트 장치의 일실시 예시 블록도.
도 3은 본 발명에서 테스트 데이터 송수신모드 표.
도 4는 본 발명에 적용되는 프로토콜의 포맷도.
***도면의 주요 부분에 대한 부호의 설명***
20 : 비엘유 21 : 시프트레지스터
22A-22C : 멀티플렉서 23A,23B : 출력버퍼
24 : 제어부 25 : 데이터시프팅 카운터
26 : 송신부 27 : 수신부
28 : 발진기
도 2는 본 발명의 목적을 달성하기 위한 테스트 데이터의 병렬 시프트 장치의 일실시 예시 블록도로서 이에 도시한 바와 같이, 클럭신호(TCK)의 하강에지에서 마스터보드로부터 전송되어 오는 데이터를 캡춰한 후 상승에지에서 시프트하는 시프트레지스터(21)와; 제어부(24)의 제어하에 상기 시프트레지스터(21)의 출력 데이터나 상기 마스터보드에서 전송되는 데이터를 선택하는 멀티플렉서(22A)와; 상기 클럭신호(TCK)의 "하이" 구간에서 상기 제어부(24)에 의해 인에이블되어 상기 멀티플렉서(22A)의 출력데이터를 TDO 버스에 전송하는 출력버퍼(23)와; 후술할 데이터시프팅 카운터(25)의 카운트값을 근거로 데이터의 시프팅상태를 체크하여 비엘유(20)의 송수신모드를 설정하고 데이터의 시프팅 동작을 총괄 제어하는 제어부(24)와; 테스트 데이터의 시프트팅 횟수를 카운트하는 데이터시프팅 카운터(25)와; 상기 제어부(24)와 마스터보드간에 프로토콜을 송수신하기 위한 송신부(26) 및 수신부(27)와; 상태 이동을 위한 신호를 발생하는 발진기(28)와; 상기 발진기(28)의 출력신호 및 기 설정된 값을 이용하여 비엘유(20)의 상태를 전환하는 멀티플렉서(22B)와; 테스트 버스(TDI)의 신호나 상기 송신부(26)의 출력신호를 선택하는 멀티플렉서(22C)와; 상기 멀티플렉서(22C)의 출력신호를 테스트버스(TDO)측으로 전송하기 위한 출력버퍼(23B)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 첨부한 도 1, 도 3 및 도 4를 참조하여 상세히 설명하면 다음과 같다.
테스트하고자 하는 데이터의 시프팅 시간을 단축하기 위해 두 개의 보드를 동시에 테스트 버스(TDI),(TCK),(TMS),(TDO)에 연결하여 데이터를 시프팅 시킨다.
이를 위해 마스터보드(13)와 도 2와 같은 구성을 갖는 비티-링크(BT-Link) 즉, 비엘유(BLU: Board Link Unit)(20)에서는 클럭신호(TCK)의 상승에지와 하강에지를 모두 사용하여 데이터를 주고 받는다. 하지만, IEEE 1149.1 TDI에서의 데이터 시프팅은 상기 클럭신호(TCK)의 상승에지에서, TDO에서의 데이터 시프팅은 그 클럭신호(TCK)의 하강에지에서 일어나야 함을 의무화 하고 있다.
따라서, 이를 충족시키기 위해 도 2의 비엘유(20) 모듈에서는 데이터의 이동 모듈에 따라 동작을 달리해야 한다.
도 2에서 CTDI,CTDO,CTCK,CTMS는 테스트 버스에 대한 인터페이스이고 ITDI,ITDO, ITCK,ITMS는 로컬 테스트 링에 대한 인터페이스이다. 시프트레지스터(21)는 클럭신호(TCK)의 하강에지에서 동작하며 마스터보드(13)로부터 전송되어 온 데이터를 캡춰한다. 멀티플렉서(22A)는 모드신호에 따라 상기 시프트레지스터(21)의 출력 데이터와 TDI버스 데이터 중에서 어느 하나의 데이터를 선택하여 출력한다. 데이터시프팅 카운터(25)는 시프트상태(Shift-DR State)에서 시프트 동작이 일어날때마다 감산동작을 수행한다. 송신부(26)와 수신부(27)는 각각 보드의 연결을 통해 필요한 프로토콜을 마스터보드(13)와 주고 받기 위해 사용된 것이다. 발진기(28)는 상태(state) 이동을 위한 신호를 생성한다.
테스트하고자 하는 데이터의 이동과정을 설명하면 다음과 같다.
클럭신호(TCK)의 상승에지와 하강에지를 모두 사용하기 위해 각 비엘유(20)들은 테스트 데이터의 수신모드를 설정해야 한다. 이는 제어부(24)내의 1-bit 레지스터를 프로그래밍 함으로써 가능하게 되며, 도 3은 테스트 데이터의 송수신 모듈을 나타낸 것이다.
비엘유(20)가 A모드일 경우, CTDI→ITDO→첫번째 스캔 셀의 TDI로 경로가 형성되어 테스트 데이터가 클럭신호(TCK)의 상승에지에서 시프트된다. 또한, 로컬 테스트 링의 마지막 스캔 셀→ITDI→CTDO로 경로가 형성되어 테스트 결과가 클럭신호(TCK)의 하강에지에서 시프트된다.
반면, 비엘유(20)가 B모드일 경우, 시프트레지스터(21)→ITDO→첫번째 스캔 셀의 TDI로 경로가 형성된다. 이때, 시프트레지스터(21)는 이전 클럭신호(TCK)의 하강에지에서 TDI 버스로부터 캡춰한 테스트 데이터를 저장하고 있으며, 클럭신호(TCK)의 상승에지에서 시프트된다.
또한, 마지막 스캔 셀→ITDI→CTDO로 경로가 형성되고 이전 클럭신호(TCK)의 하강에지에서 시프트된 테스트 결과는 그 클럭신호(TCK)가 "하이"로 되는 순간 제어부(24)에 의해 인에이블된 출력버퍼(23A)를 통해 TDO 버스에 실리게 된다.
이와 같은 방식으로 1149.1의 의무사항을 준수하면서 두 보드를 위한 테스트 데이터를 동시에 시프트시킬 수 있다.
한편, 전체적인 테스트 과정은 보드의 연결→테스트 데이터 시프팅→다음 보드 연결→테스트 데이터 시프팅→시프트가 끝난 보드의 홀딩→테스트 수행이 반복되는 형태이다.
마스터보드(13)는 비엘유(20)가 각각의 상태(Test-Logic-Reset),(Run-Test/idle), (Pause-DR/Pause-IR)에 있을 경우 TMS 버스를 통해 연결할 보드의 어드레스를 전송한다. 이때, 각 비엘유(20)는 멀티플렉서(22B)를 통해 TMS신호를 '0','1'(Test- Logic-Reset)로 유지하고 수신부(27)를 인에이블시켜 전송되는 어드레스를 수신한다.
상기 수신된 어드레스가 지정된 어드레스와 일치할 경우 상기 수신부(27)는 디스에이블되고 송신부(26)를 통해 연결확인 신호를 마스터보드(13)에 보내고 각각의 멀티플렉서(22A),(22B),(22C)를 통해 로컬 테스트링과 테스트 버스(TDI),(TCK), (TMS),(TDO)를 연결한 후 마스터보드(13)의 제어에 따라 동작하게 된다.
상기 마스터보드(13)는 테스트 데이터를 프트시키기 위해 시스템의 상태를 상태(Shift-DR),(Shift-IR)로 전환하여 테스트 데이터를 선택된 보드의 모드에 따라 송수신한다. 비엘유(20)는 상태(Shift-DR),(Shift-IR)에서 다시 멀티플렉서(22B)를 제어하여 TMS를 '0'으로 고정시켜 현재의 상태를 유지한다.
이때, 상기 수신부(27)는 디스에이블 상태를 유지하여 새로운 프로토콜에 의한 오동작을 방지할 수 있도록한다. 상기 마스터보드(13)는 이전과 같은 방식으로 TMS 버스를 통해 다른 보드에 어드레스를 전파하고 이에 의해 선택된 보드는 상기의 설명에서와 같은 방식으로 자신의 모듈에 따라 로컬 테스트링을 테스트 버스에 연결한다.
그리고, 상기 마스터보드(13)는 선택된 보드의 모드에 따라 필요한 테스트 데이터를 송수신한다. 상태(Shift-DR),(Shift-IR)에서 상기 비엘유(20)는 상기와 같이 TMS신호를 '0'으로 고정시켜 현재의 상태를 유지한다.
이때, 시프트 상태에 있는 비엘유(20)들은 클럭신호(TCK)에 따라 로컬 테스트링의 사이즈로 초기화 된 데이터 시프팅 카운터(25)의 카운트값을 감소시킨다. 이렇게 하여 그 데이터 시프팅 카운터(25)의 카운트값이 '0'이 되는 순간 데이터의 시프팅동작이 종료되고 곧바로 다음 상태로 이동하여야 한다.
이를 위해서는 데이터의 시프팅이 끝나기 전 상기 마스터보드(13)는 다시 보드를 연결하여 콘트롤해야 한다. 하지만, 현재 비엘유(20)는 테스트 결과의 시프팅을 위해 TDO버스를 사용하고 있으므로 프로토콜을 주고 받을 수 없다.
따라서, 상기 데이터 시프팅 카운터(25)의 카운트값이 '0'이 된 비엘유(20)는 발진기(28)를 인에이블시켜 포즈상태(Pause-DR),(/Pause-IR)로 이동하기 위해 필요한 TMS 신호인 'IO'를 생성하여 로컬 테스트링을 포즈상태(Pause-DR),(Pause-IR)로 전환시킨다.
이때, 비엘유(20)의 FSM(FSM : Finite State Machine)을 로컬 테스트 링과 일치시키기 위해 멀티플렉서(22D)를 통해 발진기(28)의 출력신호를 공급받아 상태를 전환한다. 이렇게 포즈상태(Pause-DR),(Pause-IR)로 이동한 비엘유(20)는 이를 상기 마스터보드(13)에 알리기 위해 TDO 버스를 통해 마스터보드(13)로 데이터의 이동이 끝났음을 알리는 프로토콜을 전송하게 된다.
따라서, 상기 마스터보드(20)는 이에 반응하여 새로운 보드를 모드에 따라 연결하여 필요한 데이터를 시프트시킨다. 이와 같은 방식으로 테스트중인 모든 보드가 포즈상태(Pause-DR),(Pause-IR)로 이동한 후 마스터보드(13)는 테스트하고자 하는 보드들을 일제히 연결하고 상태를 전환시켜 테스트작업을 수행하게 된다.
도 4는 상기 프로토콜의 포맷을 보인 예시도이다. 여기서, Link/Intr는 링크 프로토콜과 인터럽트 프로토콜(shift-DR/shift-IR stste)에서 포즈상태(Pause-DR), (Pause-IR)로의 이동후 발생하는 프로토콜을 구분하기 위한 필드로서 '0'일 경우 테스트 버스에 TMS신호 포트를 연결한 상태를 유지하고 '1'일 경우 테스트로직 리세트 상태(Test-Logic-Reset state)에서는 ITMS를 '1'로 고정시키고, 기타 상태(Run-Test/Idle,Shift-DR/Shift-IR, Pause-DR/Pause-IR state)에서는 '0'으로 고정시킨 후 TMS 버스로부터 연결을 해제한다.
어드레스는 비엘유(20)의 고유 어드레스를 나타내고, 이는 장착된 보드의 수에 따라 변한다. 주소 필드가 모두 '1'일 경우 테스트중인 모드 보드들이 테스트 버스에 연결된다(Pause-DR/Pause-IR 상태에서 Update-DR/Update-IR 상태로의 이동시 사용). 스타트(Start)와 엔드(End)는 모두 '11'로 코딩되며, 어드레스 필드로의 데이터는 '0'일 경우 '10'로, '1'일 경우 '01'로 코딩된다.
이상에서 상세히 설명한 바와 같이, 본 발명은 비엘유에서 테스트 받고자 하는 데이터를 처리할 때 클럭신호의 상승에지와 하강에지 모두를 이용하여 두 개의 테스트 보드의 데이터를 동시에 시프트시킬 수 있게 처리함으로서 약정된 규정을 준수하면서 테스트 속도를 배가시킬 수 있는 효과가 있다.

Claims (1)

  1. 클럭신호(TCK)의 하강에지에서 마스터보드로부터 전송되어 오는 데이터를 캡춰한 후 상승에지에서 시프트하는 시프트레지스터(21)와; 제어부(24)의 제어하에 상기 시프트레지스터(21)의 출력 데이터나 상기 마스터보드에서 전송되는 데이터를 선택하는 멀티플렉서(22A)와; 상기 클럭신호(TCK)의 "하이" 구간에서 상기 제어부(24)에 의해 인에이블되어 상기 멀티플렉서(22A)의 출력데이터를 TDO 버스에 전송하는 출력버퍼(23)와; 후술할 데이터시프팅 카운터(25)의 카운트값을 근거로 데이터의 시프팅상태를 체크하여 비엘유(20)의 송수신모드를 설정하고 데이터의 시프팅 동작을 총괄 제어하는 제어부(24)와; 테스트 데이터의 시프트팅 횟수를 카운트하는 데이터시프팅 카운터(25)와; 상기 제어부(24)와 마스터보드간에 프로토콜을 송수신하기 위한 송신부(26) 및 수신부(27)와; 상태 이동을 위한 신호를 발생하는 발진기(28)와; 상기 발진기(28)의 출력신호 및 기 설정된 값을 이용하여 비엘유(20)의 상태를 전환하는 멀티플렉서(22B)와; 테스트 버스(TDI)의 신호나 상기 송신부(26)의 출력신호를 선택하는 멀티플렉서(22C)와; 상기 멀티플렉서(22C)의 출력신호를 테스트버스(TDO)측으로 전송하기 위한 출력버퍼(23B)로 이루어져 두 개의 테스트 보드의 테스트 데이터를 동시에 시프트시키도록 구성한 것을 특징으로 하는 테스트 데이터의 병렬 시프트 장치.
KR1019980043479A 1998-10-17 1998-10-17 테스트 데이터의 병렬 시프트 장치 KR100280509B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980043479A KR100280509B1 (ko) 1998-10-17 1998-10-17 테스트 데이터의 병렬 시프트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980043479A KR100280509B1 (ko) 1998-10-17 1998-10-17 테스트 데이터의 병렬 시프트 장치

Publications (2)

Publication Number Publication Date
KR20000026098A KR20000026098A (ko) 2000-05-06
KR100280509B1 true KR100280509B1 (ko) 2001-02-01

Family

ID=19554369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980043479A KR100280509B1 (ko) 1998-10-17 1998-10-17 테스트 데이터의 병렬 시프트 장치

Country Status (1)

Country Link
KR (1) KR100280509B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100524925B1 (ko) * 1999-06-15 2005-10-31 삼성전자주식회사 테스트 시간을 줄일 수 있는 병렬 비트 테스트를 구현하는 반도체 메모리 장치 및 이를 이용한 병렬 비트 테스트 방법
KR100594206B1 (ko) * 1999-11-05 2006-06-28 삼성전자주식회사 메모리를 구비하는 반도체장치의 메모리 테스트방법

Also Published As

Publication number Publication date
KR20000026098A (ko) 2000-05-06

Similar Documents

Publication Publication Date Title
US5109190A (en) Semiconductor apparatus including semiconductor integrated circuit and operating method thereof
US11041905B2 (en) Combinatorial serial and parallel test access port selection in a JTAG interface
JP4037494B2 (ja) テストアクセスポート制御器及びそれを用いた有効な通信方法
EP0470803B1 (en) Event qualified test architecture
US4621363A (en) Testing and diagnostic device for digital computers
US7404128B2 (en) Serial data I/O on JTAG TCK with TMS clocking
CA2291681C (en) Boundary scan element and communication device made by using the same
US20040017219A1 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
US20080255791A1 (en) Interface to full and reduce pin jtag devices
WO2004073027A2 (en) Microprocessor based self-diagnostic port
US6877121B1 (en) Boundary scan cell for testing AC coupled line using phase modulation technique
US7007201B1 (en) Shared embedded trace macrocell
US8225155B2 (en) JTAG mailbox
US7174492B1 (en) AC coupled line testing using boundary scan test methodology
EP1817596A1 (en) Integrated circuit and a method for testing a multi-tap integrated circuit
KR100280509B1 (ko) 테스트 데이터의 병렬 시프트 장치
US5353308A (en) Event qualified test methods and circuitry
KR100694315B1 (ko) 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기
CN106896317B (zh) 通过扫描测试的扫描链所执行的电路排错方法及电路排错系统
EP0470802B1 (en) Event qualified test methods and circuitry
US6321355B1 (en) Semiconductor integrated circuit and method of testing the same
US7089470B1 (en) Programmable test pattern and capture mechanism for boundary scan
KR100422129B1 (ko) 회로시스템에서 오동작여부 진단을 위한 경로를안정화하는 백플레인 장치
Wu et al. Interconnect delay fault testing with IEEE 1149.1
JPH1123660A (ja) 集積回路のテスト容易化回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070927

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee