JPH09264933A - Ｉｃテスタの並列試験方法 - Google Patents
Ｉｃテスタの並列試験方法Info
- Publication number
- JPH09264933A JPH09264933A JP8099406A JP9940696A JPH09264933A JP H09264933 A JPH09264933 A JP H09264933A JP 8099406 A JP8099406 A JP 8099406A JP 9940696 A JP9940696 A JP 9940696A JP H09264933 A JPH09264933 A JP H09264933A
- Authority
- JP
- Japan
- Prior art keywords
- test
- handler
- interrupt signal
- start request
- waiting time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Abstract
(57)【要約】
【課題】 ハンドラから状態信号を受信してハンドラの
処理開始時刻を予測し、テスト開始要求割り込み待ち時
間を可変させるＩＣテスタの並列試験方法を提供する。 【解決手段】 ＩＣを自動供給・収容する自動搬送手段
からテスト開始割り込み信号をＩＣテスタ１の外部機器
制御回路１Ａに送出すると、外部機器制御回路１Ａは全
ての自動搬送手段からテスト開始要求割り込み信号が送
出されれば各ＩＣ測定部でＩＣのテストを同時に実行
し、全ての自動搬送手段からテスト開始要求割り込み信
号が送出されていないときは、テスト開始要求割り込み
信号が送出されていない自動搬送手段の稼動状態をＩＣ
テスタ１のコンピュータ１Ｂで読み込んで有効な待ち状
態かを判定し、有効な待ち状態でなければ直ちにテスト
を実行し、有効な待ち状態であれば最適待ち時間を算出
して、最適待ち時間経過時点でテストを実行する。
処理開始時刻を予測し、テスト開始要求割り込み待ち時
間を可変させるＩＣテスタの並列試験方法を提供する。 【解決手段】 ＩＣを自動供給・収容する自動搬送手段
からテスト開始割り込み信号をＩＣテスタ１の外部機器
制御回路１Ａに送出すると、外部機器制御回路１Ａは全
ての自動搬送手段からテスト開始要求割り込み信号が送
出されれば各ＩＣ測定部でＩＣのテストを同時に実行
し、全ての自動搬送手段からテスト開始要求割り込み信
号が送出されていないときは、テスト開始要求割り込み
信号が送出されていない自動搬送手段の稼動状態をＩＣ
テスタ１のコンピュータ１Ｂで読み込んで有効な待ち状
態かを判定し、有効な待ち状態でなければ直ちにテスト
を実行し、有効な待ち状態であれば最適待ち時間を算出
して、最適待ち時間経過時点でテストを実行する。
Description
【０００１】
【発明の属する技術分野】この発明はＩＣの自動測定に
おいて、並列測定時の測定時間を短縮する方法について
のものである。
おいて、並列測定時の測定時間を短縮する方法について
のものである。
【０００２】
【従来の技術】一般に、ＩＣの試験を行うＩＣテスタは
複数のＩＣ測定部（以下、テストステーションとい
う。）を備え、一度に複数のＩＣを測定する場合には、
各テストステーション間に同時に同じ試験信号を出力す
るモード（ステーション間並列モード）を設定して、各
テストステーションに装着されたＩＣの測定を行う。ま
た、各テストステーションには測定されるＩＣを自動的
に供給するの自動搬送手段（以下、ハンドラという。）
を接続し、テストステーションに対してＩＣの供給・収
容が自動的に行われる。
複数のＩＣ測定部（以下、テストステーションとい
う。）を備え、一度に複数のＩＣを測定する場合には、
各テストステーション間に同時に同じ試験信号を出力す
るモード（ステーション間並列モード）を設定して、各
テストステーションに装着されたＩＣの測定を行う。ま
た、各テストステーションには測定されるＩＣを自動的
に供給するの自動搬送手段（以下、ハンドラという。）
を接続し、テストステーションに対してＩＣの供給・収
容が自動的に行われる。
【０００３】次に、ＩＣテスタとテストステーションお
よびハンドラの接続状態を図３に示す。図３の１はＩＣ
テスタ、２Ａ〜２Ｄはテストステーション、３Ａ〜３Ｄ
はハンドラである。ＩＣテスタ１には外部機器制御回路
１Ａとコンピュータ１Ｂが備えられている。
よびハンドラの接続状態を図３に示す。図３の１はＩＣ
テスタ、２Ａ〜２Ｄはテストステーション、３Ａ〜３Ｄ
はハンドラである。ＩＣテスタ１には外部機器制御回路
１Ａとコンピュータ１Ｂが備えられている。
【０００４】図３では、例としてＩＣテスタ１に接続さ
れるテストステーションの数を２Ａ〜２Ｄの４台とし、
ハンドラの数もテストステーションの数と同数の３Ａ〜
３Ｄの４台として説明している。一般にＩＣテスタは、
複数個のテストステーションと、テストステーションに
それぞれ接続されるハンドラで構成される。テストステ
ーションの数は２個でも３個でもまたは５個以上でも良
い。各ハンドラは、被測定ＩＣが測定準備を完了した時
点で、ＩＣテスタ１の外部機器制御回路１Ａにテスト開
始要求割り込み信号を送出する。
れるテストステーションの数を２Ａ〜２Ｄの４台とし、
ハンドラの数もテストステーションの数と同数の３Ａ〜
３Ｄの４台として説明している。一般にＩＣテスタは、
複数個のテストステーションと、テストステーションに
それぞれ接続されるハンドラで構成される。テストステ
ーションの数は２個でも３個でもまたは５個以上でも良
い。各ハンドラは、被測定ＩＣが測定準備を完了した時
点で、ＩＣテスタ１の外部機器制御回路１Ａにテスト開
始要求割り込み信号を送出する。
【０００５】図３で、テストステーション２Ａ〜２Ｄは
それぞれハンドラ３Ａ〜３Ｄと接続されており、各ハン
ドラ３Ａ〜３ＤはそれぞれＩＣテスタ１の外部機器制御
回路１Ａと電気的に接続されている。コンピュータ１Ｂ
は外部機器制御回路１Ａに入力された各ハンドラ３Ａ〜
３Ｄからの信号を処理する。
それぞれハンドラ３Ａ〜３Ｄと接続されており、各ハン
ドラ３Ａ〜３ＤはそれぞれＩＣテスタ１の外部機器制御
回路１Ａと電気的に接続されている。コンピュータ１Ｂ
は外部機器制御回路１Ａに入力された各ハンドラ３Ａ〜
３Ｄからの信号を処理する。
【０００６】ハンドラ３Ａ〜３Ｄを使用した場合、ＩＣ
テスタ１に対するテスト開始要求は、通常ＩＣテスタの
操作者のスイッチ操作ではなく、各ハンドラからＩＣテ
スタ１に対してテスト開始要求割り込み信号が送出さ
れ、ＩＣテスタ１の外部機器制御回路１Ａがそれを受信
することによりソフトウェア処理が行われ、テストが開
始される。
テスタ１に対するテスト開始要求は、通常ＩＣテスタの
操作者のスイッチ操作ではなく、各ハンドラからＩＣテ
スタ１に対してテスト開始要求割り込み信号が送出さ
れ、ＩＣテスタ１の外部機器制御回路１Ａがそれを受信
することによりソフトウェア処理が行われ、テストが開
始される。
【０００７】ＩＣテスタ１に接続されている各ハンドラ
は、全てが常に同期して動作しているわけではなく、Ｉ
Ｃテスタ１の外部機器制御回路１Ａに対し別々にテスト
開始要求割り込み信号を送信するので、テストステーシ
ョン２Ａ〜２Ｄも同時にテスト準備が完了するわけでは
ない。
は、全てが常に同期して動作しているわけではなく、Ｉ
Ｃテスタ１の外部機器制御回路１Ａに対し別々にテスト
開始要求割り込み信号を送信するので、テストステーシ
ョン２Ａ〜２Ｄも同時にテスト準備が完了するわけでは
ない。
【０００８】通常は、同時にテストを行うテストステー
ションの数を多くしてテスト時間を短縮するために、Ｉ
Ｃテスタ１は複数のハンドラからテスト開始要求割り込
み信号が外部機器制御回路１Ａに入力されるのを一定時
間待つ。
ションの数を多くしてテスト時間を短縮するために、Ｉ
Ｃテスタ１は複数のハンドラからテスト開始要求割り込
み信号が外部機器制御回路１Ａに入力されるのを一定時
間待つ。
【０００９】外部機器制御回路１Ａはどのハンドラから
割り込みが送出されたのかを確認するため各ハンドラの
割り込み信号をリードする。割り込み信号の確認ができ
たら並列測定に設定されている残りのハンドラからのテ
スト開始要求割り込み信号を待つ。
割り込みが送出されたのかを確認するため各ハンドラの
割り込み信号をリードする。割り込み信号の確認ができ
たら並列測定に設定されている残りのハンドラからのテ
スト開始要求割り込み信号を待つ。
【００１０】この時ＩＣテスタ１側では待ち時間が計測
されており、設定された待ち時間以内に残りのハンドラ
からのテスト開始要求割り込みが外部機器制御回路１Ａ
に受信されなければ、テスト開始要求割り込み信号が受
信できたハンドラと接続されたテストステーションのみ
がテストを実行する。テストを実行中はハンドラからの
テスト開始要求割り込み信号は保留され、先に実行した
テストが終了するまでテスト実行待ち状態となる。
されており、設定された待ち時間以内に残りのハンドラ
からのテスト開始要求割り込みが外部機器制御回路１Ａ
に受信されなければ、テスト開始要求割り込み信号が受
信できたハンドラと接続されたテストステーションのみ
がテストを実行する。テストを実行中はハンドラからの
テスト開始要求割り込み信号は保留され、先に実行した
テストが終了するまでテスト実行待ち状態となる。
【００１１】次に、従来技術による図３の動作を図２の
フローチャートを参照して説明する。図２は、ＩＣテス
タ１の外部機器制御回路１Ａが、複数のハンドラからの
テスト開始要求割り込み信号が入力されるのを一定時間
待ってテストを開始する動作を示したものであり、具体
的にはテストステーション２Ａ〜２Ｄがステーション並
列測定に設定されている場合について説明する。
フローチャートを参照して説明する。図２は、ＩＣテス
タ１の外部機器制御回路１Ａが、複数のハンドラからの
テスト開始要求割り込み信号が入力されるのを一定時間
待ってテストを開始する動作を示したものであり、具体
的にはテストステーション２Ａ〜２Ｄがステーション並
列測定に設定されている場合について説明する。
【００１２】図２のステップ１１で、外部機器制御回路
１Ａがハンドラ３Ａ〜３Ｄのどれか一つからのテスト開
始要求割り込み信号を受信する。ステップ１２ではこの
割り込み信号が最初の割り込みかどうかを判断し、最初
の割り込みであれば、ステップ１３で割り込み待ち時間
タイマーのカウントを開始する。
１Ａがハンドラ３Ａ〜３Ｄのどれか一つからのテスト開
始要求割り込み信号を受信する。ステップ１２ではこの
割り込み信号が最初の割り込みかどうかを判断し、最初
の割り込みであれば、ステップ１３で割り込み待ち時間
タイマーのカウントを開始する。
【００１３】例えば、初めにテストステーション２Ａと
接続されたハンドラ３Ａからテスト開始要求割り込み信
号が送出されたとすると、ＩＣテスタ１の外部機器制御
回路１Ａではこの割り込み信号を受信し、割り込み信号
がどのハンドラから送出されたのかを確認し、待ち時間
用のタイマーカウントを開始する。
接続されたハンドラ３Ａからテスト開始要求割り込み信
号が送出されたとすると、ＩＣテスタ１の外部機器制御
回路１Ａではこの割り込み信号を受信し、割り込み信号
がどのハンドラから送出されたのかを確認し、待ち時間
用のタイマーカウントを開始する。
【００１４】待ち時間はあらかじめ図示を省略した設定
部等により設定されており、ステップ１５で、あらかじ
め設定された待ち時間が経過したかどうかが判定され、
待ち時間が経過していなければ待ち状態を継続する。
部等により設定されており、ステップ１５で、あらかじ
め設定された待ち時間が経過したかどうかが判定され、
待ち時間が経過していなければ待ち状態を継続する。
【００１５】この間、外部機器制御回路１Ａは他のハン
ドラからのテスト開始要求割り込み信号を受け付けてお
り、他のハンドラからのテスト開始要求割り込み信号は
ステップ１１からステップ１２の処理に進み、ステップ
１２では最初のテスト開始割り込みではないのでステッ
プ１４に進む。
ドラからのテスト開始要求割り込み信号を受け付けてお
り、他のハンドラからのテスト開始要求割り込み信号は
ステップ１１からステップ１２の処理に進み、ステップ
１２では最初のテスト開始割り込みではないのでステッ
プ１４に進む。
【００１６】ステップ１４では、ＩＣテスタ１に並列に
接続された各ハンドラからの割り込みがあるかどうかを
判定し、全ハンドラからの割り込みがあれば、ステップ
１５の待ち時間の経過にかかわりなく、ステップ１６で
テストを実行させる。
接続された各ハンドラからの割り込みがあるかどうかを
判定し、全ハンドラからの割り込みがあれば、ステップ
１５の待ち時間の経過にかかわりなく、ステップ１６で
テストを実行させる。
【００１７】全ハンドラからの割り込みでない場合、ス
テップ１１の前に戻って、ステップ１５の指定待ち時間
が経過するまで、他のハンドラからのテスト開始要求割
り込み信号を待つ。ここで、例えば、あらかじめ設定さ
れた待ち時間以内にハンドラ３Ｂとハンドラ３Ｃからテ
スト開始要求割り込み信号が送出されたときは、外部機
器制御回路１Ａはそれぞれの割り込み信号がどのハンド
ラかを確認してさらにテスト開始を待つ。
テップ１１の前に戻って、ステップ１５の指定待ち時間
が経過するまで、他のハンドラからのテスト開始要求割
り込み信号を待つ。ここで、例えば、あらかじめ設定さ
れた待ち時間以内にハンドラ３Ｂとハンドラ３Ｃからテ
スト開始要求割り込み信号が送出されたときは、外部機
器制御回路１Ａはそれぞれの割り込み信号がどのハンド
ラかを確認してさらにテスト開始を待つ。
【００１８】ステップ１５で設定された待ち時間が経過
すれば、残りのハンドラからのテスト開始要求割り込み
信号を待たずに、ステップ１６で、すでに外部機器制御
回路１Ａに受信されたハンドラと接続されているテスト
ステーションのみテストを開始する。ここでは、ハンド
ラ３Ａ〜３Ｃの並列状態でテストを実行する。
すれば、残りのハンドラからのテスト開始要求割り込み
信号を待たずに、ステップ１６で、すでに外部機器制御
回路１Ａに受信されたハンドラと接続されているテスト
ステーションのみテストを開始する。ここでは、ハンド
ラ３Ａ〜３Ｃの並列状態でテストを実行する。
【００１９】ステップ１７で、指定待ち時間が経過した
ことによりステップ１６でテストが実行された場合、ハ
ンドラ３Ｄがテスト実行後にハンドラ３Ｄがテスト開始
要求割り込み信号を外部機器制御回路１Ａに送出したと
しても、外部機器制御回路１Ａはハンドラの確認のみ行
い、ハンドラ３Ｄからのテスト開始要求割り込み信号に
よる割り込みは保留する。
ことによりステップ１６でテストが実行された場合、ハ
ンドラ３Ｄがテスト実行後にハンドラ３Ｄがテスト開始
要求割り込み信号を外部機器制御回路１Ａに送出したと
しても、外部機器制御回路１Ａはハンドラの確認のみ行
い、ハンドラ３Ｄからのテスト開始要求割り込み信号に
よる割り込みは保留する。
【００２０】ステップ１８で、テストステーション２Ａ
〜２Ｃのテストが終了したら、ステップ１９で、外部機
器制御回路１Ａは残ったハンドラからのテスト開始要求
割り込み信号を受け付け再びステップ１１からの処理を
繰り返すことになり、次の待ち時間のタイマーカウント
が開始される。テストステーション２Ａ〜２Ｃのテスト
が終了し、被測定ＩＣを排出して次の測定のための被測
定ＩＣを供給し終えたハンドラは、再び外部機器制御回
路１Ａにテスト開始要求割り込み信号を送出する。
〜２Ｃのテストが終了したら、ステップ１９で、外部機
器制御回路１Ａは残ったハンドラからのテスト開始要求
割り込み信号を受け付け再びステップ１１からの処理を
繰り返すことになり、次の待ち時間のタイマーカウント
が開始される。テストステーション２Ａ〜２Ｃのテスト
が終了し、被測定ＩＣを排出して次の測定のための被測
定ＩＣを供給し終えたハンドラは、再び外部機器制御回
路１Ａにテスト開始要求割り込み信号を送出する。
【００２１】以下同様に、全てのハンドラからのテスト
開始要求割り込み信号が受信できていればその時点でテ
ストを実行する。また、どれか１つ以上のハンドラから
のテスト開始要求割り込み信号を外部機器制御回路１Ａ
が受信していなくても、待ち時間タイマーに設定された
待ち時間が経過した時点でテストを実行する。
開始要求割り込み信号が受信できていればその時点でテ
ストを実行する。また、どれか１つ以上のハンドラから
のテスト開始要求割り込み信号を外部機器制御回路１Ａ
が受信していなくても、待ち時間タイマーに設定された
待ち時間が経過した時点でテストを実行する。
【００２２】
【発明が解決しようとする課題】図３の構成で、ＩＣテ
スタのテストステーション並列測定を行う場合、図２の
ような処理では、例えば、ハンドラからのテスト開始要
求割り込み信号がテスト開始直後に送出された場合、Ｉ
Ｃテスタ側の待ち時間が一定に設定されているので、テ
スト開始直後に割り込みを送出したハンドラと接続され
ているテストステーションは、テスト実行が次のテスト
まで保留され、テスト時間が無駄になるという問題があ
る。
スタのテストステーション並列測定を行う場合、図２の
ような処理では、例えば、ハンドラからのテスト開始要
求割り込み信号がテスト開始直後に送出された場合、Ｉ
Ｃテスタ側の待ち時間が一定に設定されているので、テ
スト開始直後に割り込みを送出したハンドラと接続され
ているテストステーションは、テスト実行が次のテスト
まで保留され、テスト時間が無駄になるという問題があ
る。
【００２３】また、ハンドラが故障などの理由によりテ
スト開始要求割り込み信号を送出しない状態になった場
合、ＩＣテスタ１の外部機器制御回路１Ａは、指定時間
が経過するまでテスト開始要求割り込み信号を待つの
で、同様にテスト時間が無駄になるという問題がある。
スト開始要求割り込み信号を送出しない状態になった場
合、ＩＣテスタ１の外部機器制御回路１Ａは、指定時間
が経過するまでテスト開始要求割り込み信号を待つの
で、同様にテスト時間が無駄になるという問題がある。
【００２４】この発明は、ハンドラから状態信号を受信
し、並列測定に設定されたテストステーションと接続さ
れたハンドラの処理開始時刻を予測し、ハンドラからの
テスト開始要求割り込み待ち時間を可変させるＩＣテス
タの並列試験方法の提供を目的とする。
し、並列測定に設定されたテストステーションと接続さ
れたハンドラの処理開始時刻を予測し、ハンドラからの
テスト開始要求割り込み待ち時間を可変させるＩＣテス
タの並列試験方法の提供を目的とする。
【００２５】
【課題を解決するための手段】この目的を達成するた
め、この発明は、ＩＣテスタ１に接続し、ＩＣを装着し
て試験を実行する複数のＩＣ測定部と、複数のＩＣ測定
部にそれぞれ取り付け、ＩＣを自動供給・収容する自動
搬送手段を備え、自動搬送手段からテスト開始割り込み
信号をＩＣテスタ１の外部機器制御回路１Ａに送出し、
あらかじめ設定された任意の最終待ち時間までにテスト
開始要求割り込み信号を送出した自動搬送手段は、ＩＣ
測定部にＩＣを装着して各ＩＣ測定部で同時に測定し、
最終待ち時間経過後に残りの自動搬送手段からテスト開
始要求割り込み信号が送出されたときは、外部機器制御
回路１Ａはテストが終了するまで受付を保留し、測定の
終了したＩＣをそれぞれ前記自動搬送手段に収容すると
ともに各自動搬送手段からのテスト開始要求割り込み信
号を受け付け、順次ＩＣの試験を実行するＩＣテスタの
並列試験方法において、外部機器制御回路１Ａは全ての
自動搬送手段からテスト開始要求割り込み信号が送出さ
れれば各ＩＣ測定部でＩＣのテストを実行し、全ての自
動搬送手段からテスト開始要求割り込み信号が送出され
ていないときは、テスト開始要求割り込み信号が送出さ
れていない自動搬送手段の稼動状態をＩＣテスタ１のコ
ンピュータ１Ｂで読み込んで有効な待ち状態かを判定
し、有効な待ち状態でなければ直ちにテストを実行し、
有効な待ち状態であれば最適待ち時間を算出して、最適
待ち時間経過時点でテストを実行する。
め、この発明は、ＩＣテスタ１に接続し、ＩＣを装着し
て試験を実行する複数のＩＣ測定部と、複数のＩＣ測定
部にそれぞれ取り付け、ＩＣを自動供給・収容する自動
搬送手段を備え、自動搬送手段からテスト開始割り込み
信号をＩＣテスタ１の外部機器制御回路１Ａに送出し、
あらかじめ設定された任意の最終待ち時間までにテスト
開始要求割り込み信号を送出した自動搬送手段は、ＩＣ
測定部にＩＣを装着して各ＩＣ測定部で同時に測定し、
最終待ち時間経過後に残りの自動搬送手段からテスト開
始要求割り込み信号が送出されたときは、外部機器制御
回路１Ａはテストが終了するまで受付を保留し、測定の
終了したＩＣをそれぞれ前記自動搬送手段に収容すると
ともに各自動搬送手段からのテスト開始要求割り込み信
号を受け付け、順次ＩＣの試験を実行するＩＣテスタの
並列試験方法において、外部機器制御回路１Ａは全ての
自動搬送手段からテスト開始要求割り込み信号が送出さ
れれば各ＩＣ測定部でＩＣのテストを実行し、全ての自
動搬送手段からテスト開始要求割り込み信号が送出され
ていないときは、テスト開始要求割り込み信号が送出さ
れていない自動搬送手段の稼動状態をＩＣテスタ１のコ
ンピュータ１Ｂで読み込んで有効な待ち状態かを判定
し、有効な待ち状態でなければ直ちにテストを実行し、
有効な待ち状態であれば最適待ち時間を算出して、最適
待ち時間経過時点でテストを実行する。
【００２６】
【発明の実施の形態】次に、この発明による実施の形態
を図１を参照して説明する。図１はこの発明によるテス
トステーション並列測定の動作を示すフローチャートで
あり、図２の動作と同様に、テストステーション２Ａ〜
２Ｄがステーション並列測定に設定されている場合につ
いて説明したものである。
を図１を参照して説明する。図１はこの発明によるテス
トステーション並列測定の動作を示すフローチャートで
あり、図２の動作と同様に、テストステーション２Ａ〜
２Ｄがステーション並列測定に設定されている場合につ
いて説明したものである。
【００２７】図１のステップ２１で、待ち時間を設定す
る。この待ち時間は、図２のステップ１３でタイマー計
測されるものと同じであり、例えば、一回目のテスト実
行時にＩＣの測定時間をＩＣテスタ側で測定するなど、
あらかじめ測定された時間から、平均的な測定予測時間
を操作者が入力するなどして設定する。
る。この待ち時間は、図２のステップ１３でタイマー計
測されるものと同じであり、例えば、一回目のテスト実
行時にＩＣの測定時間をＩＣテスタ側で測定するなど、
あらかじめ測定された時間から、平均的な測定予測時間
を操作者が入力するなどして設定する。
【００２８】ステップ２２で、外部機器制御回路１Ａが
割り込みを受け付けると、どのテストステーションと接
続されたハンドラから割り込みが送出されたのかを読み
込む。ステップ２３で、この時全てのステーションと接
続されたハンドラから割り込みが送出されていれば、ス
テップ２８でテストを直ちに実行する。
割り込みを受け付けると、どのテストステーションと接
続されたハンドラから割り込みが送出されたのかを読み
込む。ステップ２３で、この時全てのステーションと接
続されたハンドラから割り込みが送出されていれば、ス
テップ２８でテストを直ちに実行する。
【００２９】並列測定を設定したハンドラからのテスト
開始要求割り込みが全てのハンドラからでなければ、ス
テップ２４で、外部機器制御回路１Ａはテスト開始要求
割り込みを送出していないハンドラの状態、例えば現在
試験部加熱中とか、ジャムで停止中などのハンドラの稼
働状態を読み込む。
開始要求割り込みが全てのハンドラからでなければ、ス
テップ２４で、外部機器制御回路１Ａはテスト開始要求
割り込みを送出していないハンドラの状態、例えば現在
試験部加熱中とか、ジャムで停止中などのハンドラの稼
働状態を読み込む。
【００３０】ステップ２５で、外部機器制御回路１Ａは
コンピュータ１Ｂにその情報を送出し、コンピュータ１
Ｂは読み込まれたハンドラの状態から、そのハンドラが
設定された待ち時間以内にテスト開始要求割り込み送出
可能か、すなわち、有効な待ち状態か判断する。ハンド
ラからテスト開始要求割り込み発生可能と判断されれ
ば、ステップ２６で有効な待ち状態とし、他の任意のハ
ンドラからのテスト開始要求割り込みまでの最適待ち時
間を算出し、最初に割り込みのあったテストステーショ
ンと接続されたハンドラはテストの実行を待つ。
コンピュータ１Ｂにその情報を送出し、コンピュータ１
Ｂは読み込まれたハンドラの状態から、そのハンドラが
設定された待ち時間以内にテスト開始要求割り込み送出
可能か、すなわち、有効な待ち状態か判断する。ハンド
ラからテスト開始要求割り込み発生可能と判断されれ
ば、ステップ２６で有効な待ち状態とし、他の任意のハ
ンドラからのテスト開始要求割り込みまでの最適待ち時
間を算出し、最初に割り込みのあったテストステーショ
ンと接続されたハンドラはテストの実行を待つ。
【００３１】ここで、ハンドラがテスト開始要求割り込
み信号を送出するまでの最適待ち時間は、ハンドラから
送出されたハンドラの状態から一意的に決めることがで
きる。たとえば、コンピュータ１Ｂにあらかじめハンド
ラの状態と待ち時間のテーブルを作成しておき、ハンド
ラの状態により決めることができる。ハンドラの状態と
して、ハンドラの準備完了までの時間を送出する方法で
も良い。
み信号を送出するまでの最適待ち時間は、ハンドラから
送出されたハンドラの状態から一意的に決めることがで
きる。たとえば、コンピュータ１Ｂにあらかじめハンド
ラの状態と待ち時間のテーブルを作成しておき、ハンド
ラの状態により決めることができる。ハンドラの状態と
して、ハンドラの準備完了までの時間を送出する方法で
も良い。
【００３２】ステップ２６で算出された待ち時間が、ス
テップ２１で設定された待ち時間と比べ小さければ、ス
テップ２７でハンドラからのテスト開始要求割り込み信
号の送出を待つ。
テップ２１で設定された待ち時間と比べ小さければ、ス
テップ２７でハンドラからのテスト開始要求割り込み信
号の送出を待つ。
【００３３】すなわち、ステップ２１で設定された待ち
時間以内に並列測定の設定をしたテストステーションと
接続されたハンドラからの割り込みがあると予測されれ
ば、最後のテストステーションと接続されたハンドラの
テスト開始割り込み後にテストを開始する。
時間以内に並列測定の設定をしたテストステーションと
接続されたハンドラからの割り込みがあると予測されれ
ば、最後のテストステーションと接続されたハンドラの
テスト開始割り込み後にテストを開始する。
【００３４】ステップ２５で、そのハンドラが設定され
た待ち時間以内にテスト開始要求割り込み送出可能か判
断した結果、送出が可能でない場合は、ステップ２８
で、すでにテスト開始要求割り込み信号が送出されたハ
ンドラのみで試験を開始する。また、ステップ２７で、
最適待ち時間が、ステップ２１であらかじめ設定された
待ち時間よりも大きくなるならば、すでに割り込みを送
出しているテストステーションのみでテストを実行す
る。
た待ち時間以内にテスト開始要求割り込み送出可能か判
断した結果、送出が可能でない場合は、ステップ２８
で、すでにテスト開始要求割り込み信号が送出されたハ
ンドラのみで試験を開始する。また、ステップ２７で、
最適待ち時間が、ステップ２１であらかじめ設定された
待ち時間よりも大きくなるならば、すでに割り込みを送
出しているテストステーションのみでテストを実行す
る。
【００３５】ステップ２９で、テスト実行中のテスト開
始要求割り込みは受け付けても保留とし、ステップ３０
のテストが終了した時点で、ステップ３１のテスト開始
要求割り込み信号受け付けを行うのは、図２と同様であ
る。
始要求割り込みは受け付けても保留とし、ステップ３０
のテストが終了した時点で、ステップ３１のテスト開始
要求割り込み信号受け付けを行うのは、図２と同様であ
る。
【００３６】
【実施例】次に、図１の動作と図２の動作例を図４〜図
６を参照して説明する。図４〜図６は、図３に示すよう
に、ＩＣテスタ１にテストステーションおよびハンドラ
が４台接続されている場合において、実際に考えられる
状況での従来の動作とこの発明による動作の原理を、時
間の流れとともに比較したものである。
６を参照して説明する。図４〜図６は、図３に示すよう
に、ＩＣテスタ１にテストステーションおよびハンドラ
が４台接続されている場合において、実際に考えられる
状況での従来の動作とこの発明による動作の原理を、時
間の流れとともに比較したものである。
【００３７】図４は、テストステーションおよびハンド
ラが４台とも正常動作で、かつ、あらかじめ設定された
待ち時間が短い場合に、ハンドラ３Ｄの処理時間が速い
と仮定したときの動作を比較したものである。図４アは
従来技術による動作を示したものであり、図４イはこの
発明による動作を示したものである。図４ア・イで、横
軸は時間の経過を示し、「Ａ」は各テストステーション
でのテスト時間、「Ｂ」はハンドラでの処理時間を示し
ており、ハンドラ３Ｄの処理時間「Ｂ」は短くなってい
る。
ラが４台とも正常動作で、かつ、あらかじめ設定された
待ち時間が短い場合に、ハンドラ３Ｄの処理時間が速い
と仮定したときの動作を比較したものである。図４アは
従来技術による動作を示したものであり、図４イはこの
発明による動作を示したものである。図４ア・イで、横
軸は時間の経過を示し、「Ａ」は各テストステーション
でのテスト時間、「Ｂ」はハンドラでの処理時間を示し
ており、ハンドラ３Ｄの処理時間「Ｂ」は短くなってい
る。
【００３８】図４アで、テストステーション２Ａ〜２Ｄ
とハンドラ３Ａ〜３Ｄがそれぞれ動作している。ハンド
ラ３Ｄは処理が終了すると、図３の外部機器制御回路１
Ａに対してテスト開始要求割り込み信号を送出する。こ
こで、あらかじめ設定された待ち時間タイマのカウント
が開始されるが、あらかじめ設定された待ち時間「Ｄ
１」が短い場合、他のハンドラの処理終了前に待ち時間
のカウントが終了してしまい、２回目のテストは、他の
ハンドラからのテスト開始要求割り込み信号が送出され
ないので、テストステーション２Ｄ・ハンドラ３Ｄ単独
で実行される。
とハンドラ３Ａ〜３Ｄがそれぞれ動作している。ハンド
ラ３Ｄは処理が終了すると、図３の外部機器制御回路１
Ａに対してテスト開始要求割り込み信号を送出する。こ
こで、あらかじめ設定された待ち時間タイマのカウント
が開始されるが、あらかじめ設定された待ち時間「Ｄ
１」が短い場合、他のハンドラの処理終了前に待ち時間
のカウントが終了してしまい、２回目のテストは、他の
ハンドラからのテスト開始要求割り込み信号が送出され
ないので、テストステーション２Ｄ・ハンドラ３Ｄ単独
で実行される。
【００３９】テスト時間「Ａ」・ハンドラ処理時間
「Ｂ」が経過した後、ハンドラ３Ｄは再びテスト開始要
求割り込み信号を送出するが、今度は、テストステーシ
ョン２Ｄ・ハンドラ３Ｄでテストを実行している間に、
他のハンドラ３Ａ〜３Ｃから外部機器制御回路１Ａに対
し送出されたテスト開始要求割り込み信号が時間「Ｃ
１」の間保留されているので、ハンドラ３Ｄがテスト開
始要求割り込み信号を送出すると同時に、全ハンドラか
ら割り込み信号有りとして、３回目のテストが実行され
る。
「Ｂ」が経過した後、ハンドラ３Ｄは再びテスト開始要
求割り込み信号を送出するが、今度は、テストステーシ
ョン２Ｄ・ハンドラ３Ｄでテストを実行している間に、
他のハンドラ３Ａ〜３Ｃから外部機器制御回路１Ａに対
し送出されたテスト開始要求割り込み信号が時間「Ｃ
１」の間保留されているので、ハンドラ３Ｄがテスト開
始要求割り込み信号を送出すると同時に、全ハンドラか
ら割り込み信号有りとして、３回目のテストが実行され
る。
【００４０】ハンドラ３Ｄの処理時間が短いので、４回
目のテスト以降は、テストステーション２Ｄ・ハンドラ
３Ｄ単独でのテスト実行と、４台揃ったテスト実行が繰
り返される。
目のテスト以降は、テストステーション２Ｄ・ハンドラ
３Ｄ単独でのテスト実行と、４台揃ったテスト実行が繰
り返される。
【００４１】図４イで、１回目のテスト実行で、ハンド
ラ３Ｄの処理時間「Ｂ」が短いのは図４アと同じであ
る。ハンドラ３Ｄが処理を終了した時点で、待ち時間が
設定されるとともに、テスト開始要求割り込み信号が外
部機器制御回路１Ａに送出される。
ラ３Ｄの処理時間「Ｂ」が短いのは図４アと同じであ
る。ハンドラ３Ｄが処理を終了した時点で、待ち時間が
設定されるとともに、テスト開始要求割り込み信号が外
部機器制御回路１Ａに送出される。
【００４２】この時点で、他のハンドラ３Ａ〜３Ｃは処
理中である。コンピュータ１Ｂはハンドラ３Ａ〜３Ｃの
状態をリードし、これらがまだ処理中であり、設定され
た待ち時間「Ｄ１」以内にテスト開始要求割り込み信号
を送出することができないと判断する。したがって、テ
ストステーション２Ｄ・ハンドラ３Ｄは待ち時間「Ｄ
１」の経過を待つことなく、すぐに２回目のテストを開
始する。
理中である。コンピュータ１Ｂはハンドラ３Ａ〜３Ｃの
状態をリードし、これらがまだ処理中であり、設定され
た待ち時間「Ｄ１」以内にテスト開始要求割り込み信号
を送出することができないと判断する。したがって、テ
ストステーション２Ｄ・ハンドラ３Ｄは待ち時間「Ｄ
１」の経過を待つことなく、すぐに２回目のテストを開
始する。
【００４３】テストステーション２Ｄ・ハンドラ３Ｄで
テストを実行している間に、他のハンドラ３Ａ〜３Ｃか
ら外部機器制御回路１Ａに対し送出されたテスト開始要
求割り込み信号が時間「Ｃ２」の間保留されているの
で、ハンドラ３Ｄがテスト開始要求割り込み信号を送出
すると同時に、全ハンドラから割り込み信号有りとし
て、３回目のテストが実行される。図４ア・イによれ
ば、待ち時間「Ｄ１」の経過を待たない分だけ、図４イ
の処理時間は速くなる。
テストを実行している間に、他のハンドラ３Ａ〜３Ｃか
ら外部機器制御回路１Ａに対し送出されたテスト開始要
求割り込み信号が時間「Ｃ２」の間保留されているの
で、ハンドラ３Ｄがテスト開始要求割り込み信号を送出
すると同時に、全ハンドラから割り込み信号有りとし
て、３回目のテストが実行される。図４ア・イによれ
ば、待ち時間「Ｄ１」の経過を待たない分だけ、図４イ
の処理時間は速くなる。
【００４４】図５は、図４と同様の状態から、テスト実
行中にハンドラ３Ａが正常動作しなくなったと仮定した
ときの動作を比較したものである。図５アは従来技術に
よる動作を示したものであり、図５イはこの発明による
動作を示したものである。
行中にハンドラ３Ａが正常動作しなくなったと仮定した
ときの動作を比較したものである。図５アは従来技術に
よる動作を示したものであり、図５イはこの発明による
動作を示したものである。
【００４５】図５アで、ハンドラ３Ｄは処理が終了する
と、図３の外部機器制御回路１Ａにテスト開始要求割り
込み信号を送出する。ここで、あらかじめ設定された待
ち時間タイマのカウントが開始される。
と、図３の外部機器制御回路１Ａにテスト開始要求割り
込み信号を送出する。ここで、あらかじめ設定された待
ち時間タイマのカウントが開始される。
【００４６】あらかじめ設定された待ち時間「Ｄ１」が
短いので、他のハンドラの処理終了前に待ち時間のカウ
ントが終了してしまい、２回目のテストは、他のハンド
ラからのテスト開始要求割り込み信号が送出されないの
で、テストステーション２Ｄ・ハンドラ３Ｄ単独で実行
される。
短いので、他のハンドラの処理終了前に待ち時間のカウ
ントが終了してしまい、２回目のテストは、他のハンド
ラからのテスト開始要求割り込み信号が送出されないの
で、テストステーション２Ｄ・ハンドラ３Ｄ単独で実行
される。
【００４７】テスト時間「Ａ」・ハンドラ処理時間
「Ｂ」が経過した後、ハンドラ３Ｄは再びテスト開始要
求割り込み信号を送出する。テストステーション２Ｄ・
ハンドラ３Ｄでテストを実行している間に、他のハンド
ラ３Ｂ・３Ｃから外部機器制御回路１Ａに対し送出され
たテスト開始要求割り込み信号が時間「Ｃ１」の間保留
されるが、ハンドラ３Ａからは、ハンドラ処理中に停止
しているためテスト開始要求割り込み信号の送出がない
ので、ハンドラ３Ｄがテスト開始要求割り込み信号を送
出すると同時に３回目のテストを実行することはでき
ず、さらに、待ち時間「Ｅ」＝「Ｄ１」だけ時間の経過
を待ち、ここで、３回目のテストが実行される。
「Ｂ」が経過した後、ハンドラ３Ｄは再びテスト開始要
求割り込み信号を送出する。テストステーション２Ｄ・
ハンドラ３Ｄでテストを実行している間に、他のハンド
ラ３Ｂ・３Ｃから外部機器制御回路１Ａに対し送出され
たテスト開始要求割り込み信号が時間「Ｃ１」の間保留
されるが、ハンドラ３Ａからは、ハンドラ処理中に停止
しているためテスト開始要求割り込み信号の送出がない
ので、ハンドラ３Ｄがテスト開始要求割り込み信号を送
出すると同時に３回目のテストを実行することはでき
ず、さらに、待ち時間「Ｅ」＝「Ｄ１」だけ時間の経過
を待ち、ここで、３回目のテストが実行される。
【００４８】ハンドラ３Ｄの処理時間が短いので、４回
目のテスト以降は、テストステーション２Ｄ・ハンドラ
３Ｄ単独でのテスト実行と、待ち時間「Ｅ」経過後に３
台揃ったテスト実行が繰り返される。
目のテスト以降は、テストステーション２Ｄ・ハンドラ
３Ｄ単独でのテスト実行と、待ち時間「Ｅ」経過後に３
台揃ったテスト実行が繰り返される。
【００４９】図５イで、１回目のテスト実行で、ハンド
ラ３Ｄの処理時間「Ｂ」が短いのは図５アと同じであ
る。ハンドラ３Ｄが処理を終了した時点で、待ち時間が
設定されるとともに、テスト開始要求割り込み信号が外
部機器制御回路１Ａに送出される。
ラ３Ｄの処理時間「Ｂ」が短いのは図５アと同じであ
る。ハンドラ３Ｄが処理を終了した時点で、待ち時間が
設定されるとともに、テスト開始要求割り込み信号が外
部機器制御回路１Ａに送出される。
【００５０】この時点で、ハンドラ３Ａは停止し、他の
ハンドラ３Ｂ・３Ｃは処理中である。コンピュータ１Ｂ
はハンドラ３Ａ〜３Ｃの状態をリードし、ハンドラ３Ａ
が停止し、テスト開始要求割り込み信号を送出できない
状況であることをリードするとともに、ハンドラ３Ｂ・
３Ｃがまだ処理中であり、設定された待ち時間「Ｄ１」
以内にテスト開始要求割り込み信号を送出することがで
きないと判断する。したがって、テストステーション２
Ｄ・ハンドラ３Ｄは待ち時間「Ｄ１」の経過を待つこと
なく、すぐに２回目のテストを開始する。
ハンドラ３Ｂ・３Ｃは処理中である。コンピュータ１Ｂ
はハンドラ３Ａ〜３Ｃの状態をリードし、ハンドラ３Ａ
が停止し、テスト開始要求割り込み信号を送出できない
状況であることをリードするとともに、ハンドラ３Ｂ・
３Ｃがまだ処理中であり、設定された待ち時間「Ｄ１」
以内にテスト開始要求割り込み信号を送出することがで
きないと判断する。したがって、テストステーション２
Ｄ・ハンドラ３Ｄは待ち時間「Ｄ１」の経過を待つこと
なく、すぐに２回目のテストを開始する。
【００５１】テストステーション２Ｄ・ハンドラ３Ｄで
テストを実行している間に、処理中のハンドラ３Ｂ・３
Ｃから外部機器制御回路１Ａに対し送出されたテスト開
始要求割り込み信号が時間「Ｃ２」の間保留され、ハン
ドラ３Ｄがテスト開始要求割り込み信号を送出すると同
時に、全ハンドラから割り込み信号有りとして、３回目
のテストが実行される。このとき、ハンドラ３Ａはコン
ピュータ１Ｂにより有効な待ち状態ではないと判断され
ているので、待ち時間「Ｄ１」および待ち時間「Ｅ」の
経過を待たない分だけ、図５イの処理時間は速くなる。
テストを実行している間に、処理中のハンドラ３Ｂ・３
Ｃから外部機器制御回路１Ａに対し送出されたテスト開
始要求割り込み信号が時間「Ｃ２」の間保留され、ハン
ドラ３Ｄがテスト開始要求割り込み信号を送出すると同
時に、全ハンドラから割り込み信号有りとして、３回目
のテストが実行される。このとき、ハンドラ３Ａはコン
ピュータ１Ｂにより有効な待ち状態ではないと判断され
ているので、待ち時間「Ｄ１」および待ち時間「Ｅ」の
経過を待たない分だけ、図５イの処理時間は速くなる。
【００５２】図６は、あらかじめ設定された待ち時間が
長い場合で、テスト実行中にハンドラ３Ａが正常動作し
なくなったと仮定したときの動作を比較したものであ
る。図６アは従来技術による動作を示したものであり、
図６イはこの発明による動作を示したものである。
長い場合で、テスト実行中にハンドラ３Ａが正常動作し
なくなったと仮定したときの動作を比較したものであ
る。図６アは従来技術による動作を示したものであり、
図６イはこの発明による動作を示したものである。
【００５３】図６アで、ハンドラ３Ｄは処理が終了する
と、図３の外部機器制御回路１Ａにテスト開始要求割り
込み信号を送出する。ここで、あらかじめ設定された待
ち時間タイマのカウントが開始される。
と、図３の外部機器制御回路１Ａにテスト開始要求割り
込み信号を送出する。ここで、あらかじめ設定された待
ち時間タイマのカウントが開始される。
【００５４】あらかじめ設定された待ち時間「Ｄ２」が
長いので、待ち時間のカウント中に、ハンドラ３Ｂ・３
Ｃからテスト開始要求割り込み信号が送出される。しか
し、ハンドラ３Ａからのテスト開始要求割り込み信号の
送出がないので、結局待ち時間「Ｄ２」が経過した時点
で、２回目のテストをテストステーション２Ａ・ハンド
ラ３Ａを除いて実行し、以下、同様の処理を繰り返して
テストを実行する。
長いので、待ち時間のカウント中に、ハンドラ３Ｂ・３
Ｃからテスト開始要求割り込み信号が送出される。しか
し、ハンドラ３Ａからのテスト開始要求割り込み信号の
送出がないので、結局待ち時間「Ｄ２」が経過した時点
で、２回目のテストをテストステーション２Ａ・ハンド
ラ３Ａを除いて実行し、以下、同様の処理を繰り返して
テストを実行する。
【００５５】図６イで、１回目のテスト実行で、ハンド
ラ３Ｄの処理時間「Ｂ」が短いのは図６アと同じであ
る。ハンドラ３Ｄが処理を終了した時点で、待ち時間が
設定されるとともに、テスト開始要求割り込み信号が外
部機器制御回路１Ａに送出される。
ラ３Ｄの処理時間「Ｂ」が短いのは図６アと同じであ
る。ハンドラ３Ｄが処理を終了した時点で、待ち時間が
設定されるとともに、テスト開始要求割り込み信号が外
部機器制御回路１Ａに送出される。
【００５６】この時点で、ハンドラ３Ａは停止し、他の
ハンドラ３Ｂ・３Ｃは処理中である。コンピュータ１Ｂ
はハンドラ３Ａ〜３Ｃの状態をリードし、ハンドラ３Ａ
が停止し、テスト開始要求割り込み信号を送出できない
状況であることをリードするとともに、ハンドラ３Ｂ・
３Ｃがまだ処理中であり、設定された待ち時間「Ｄ２」
以内にテスト開始要求割り込み信号を送出することがで
きないと判断する。
ハンドラ３Ｂ・３Ｃは処理中である。コンピュータ１Ｂ
はハンドラ３Ａ〜３Ｃの状態をリードし、ハンドラ３Ａ
が停止し、テスト開始要求割り込み信号を送出できない
状況であることをリードするとともに、ハンドラ３Ｂ・
３Ｃがまだ処理中であり、設定された待ち時間「Ｄ２」
以内にテスト開始要求割り込み信号を送出することがで
きないと判断する。
【００５７】したがって、テストステーション２Ｄ・ハ
ンドラ３Ｄは待ち時間「Ｄ２」の経過を待つことなく、
ハンドラ３Ｂ・３Ｃから外部機器制御回路１Ａにテスト
開始要求割り込み信号が送出された時点で、すなわち、
待ち時間「Ｄ３」が経過した時点で２回目のテストを開
始し、以下、同様の処理を繰り返してテストを実行す
る。
ンドラ３Ｄは待ち時間「Ｄ２」の経過を待つことなく、
ハンドラ３Ｂ・３Ｃから外部機器制御回路１Ａにテスト
開始要求割り込み信号が送出された時点で、すなわち、
待ち時間「Ｄ３」が経過した時点で２回目のテストを開
始し、以下、同様の処理を繰り返してテストを実行す
る。
【００５８】このとき、ハンドラ３Ａはコンピュータ１
Ｂにより有効な待ち状態ではないと判断されているの
で、待ち時間「Ｄ２」の経過を待たない分だけ、図６イ
の処理時間は速くなる。
Ｂにより有効な待ち状態ではないと判断されているの
で、待ち時間「Ｄ２」の経過を待たない分だけ、図６イ
の処理時間は速くなる。
【００５９】
【発明の効果】この発明によれば、並列測定を設定した
テストステーションのテスト開始待ち時間をハンドラの
状態に合わせて可変させるので、単位時間当たりの並列
測定数を増やすことができる。
テストステーションのテスト開始待ち時間をハンドラの
状態に合わせて可変させるので、単位時間当たりの並列
測定数を増やすことができる。
【図１】この発明の実施例を示すフローチャートであ
る。
る。
【図２】従来の方法を示すフローチャートである。
【図３】ＩＣテストシステムの構成例である。
１ ＩＣテスタ １Ａ 外部機器制御回路 １Ｂ コンピュータ ２Ａ〜２Ｄ テストステーション ３Ａ〜３Ｄ ハンドラ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年６月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】この発明の実施例を示すフローチャートであ
る。
る。
【図２】従来の方法を示すフローチャートである。
【図３】ＩＣテストシステムの構成例である。
【図４】図１の動作と図２の動作を比較した第１の説明
図である。
図である。
【図５】図１の動作と図２の動作を比較した第２の説明
図である。
図である。
【図６】図１の動作と図２の動作を比較した第３の説明
図である。
図である。
【符号の説明】 １ ＩＣテスタ １Ａ 外部機器制御回路 １Ｂ コンピュータ ２Ａ〜２Ｄ テストステーション ３Ａ〜３Ｄ ハンドラ
Claims (1)
- 【請求項１】 ＩＣテスタ(1) に接続し、ＩＣを装着し
て試験を実行する複数のＩＣ測定部と、前記複数のＩＣ
測定部にそれぞれ取り付け、前記ＩＣを自動供給・収容
する自動搬送手段を備え、前記自動搬送手段からテスト
開始割り込み信号をＩＣテスタ(1) の外部機器制御回路
(1A)に送出し、あらかじめ設定された任意の最終待ち時
間までにテスト開始要求割り込み信号を送出した自動搬
送手段は、ＩＣ測定部に前記ＩＣを装着して各ＩＣ測定
部で同時に測定し、最終待ち時間経過後に残りの自動搬
送手段からテスト開始要求割り込み信号が送出されたと
きは、外部機器制御回路(1A)はテストが終了するまで受
付を保留し、測定の終了した前記ＩＣをそれぞれ前記自
動搬送手段に収容するとともに各自動搬送手段からのテ
スト開始要求割り込み信号を受け付け、順次ＩＣの試験
を実行するＩＣテスタの並列試験方法において、 外部機器制御回路(1A)は全ての自動搬送手段からテスト
開始要求割り込み信号が送出されれば各ＩＣ測定部で前
記ＩＣのテストを実行し、 全ての自動搬送手段からテスト開始要求割り込み信号が
送出されていないときは、テスト開始要求割り込み信号
が送出されていない自動搬送手段の稼動状態をＩＣテス
タ(1) のコンピュータ(1B)で読み込んで有効な待ち状態
かを判定し、 有効な待ち状態でなければ直ちにテストを実行し、有効
な待ち状態であれば最適待ち時間を算出して、最適待ち
時間経過時点でテストを実行することを特徴とするＩＣ
テスタの並列試験方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8099406A JPH09264933A (ja) | 1996-03-28 | 1996-03-28 | Ｉｃテスタの並列試験方法 |
| US08/816,835 US5926030A (en) | 1996-03-28 | 1997-03-13 | Method of reducing a measuring time during an automatic measurement of integrated circuits |
| KR1019970011172A KR100253123B1 (ko) | 1996-03-28 | 1997-03-28 | Ic 테스터의 병렬 시험방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8099406A JPH09264933A (ja) | 1996-03-28 | 1996-03-28 | Ｉｃテスタの並列試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09264933A true JPH09264933A (ja) | 1997-10-07 |
Family
ID=14246614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8099406A Pending JPH09264933A (ja) | 1996-03-28 | 1996-03-28 | Ｉｃテスタの並列試験方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5926030A (ja) |
| JP (1) | JPH09264933A (ja) |
| KR (1) | KR100253123B1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020064116A (ko) * | 2001-02-01 | 2002-08-07 | 엘지이노텍 주식회사 | 아이씨 테스트 시스템 |
| KR100656749B1 (ko) * | 2006-06-17 | 2006-12-13 | 에이엠티 주식회사 | 플렉시블 셀 방식의 테스트 핸들러장치 및 그 제어방법 |
| WO2010067468A1 (ja) * | 2008-12-08 | 2010-06-17 | 株式会社アドバンテスト | 試験装置および試験方法 |
| US8666691B2 (en) | 2008-12-08 | 2014-03-04 | Advantest Corporation | Test apparatus and test method |
| US8692566B2 (en) | 2008-12-08 | 2014-04-08 | Advantest Corporation | Test apparatus and test method |
| US8743702B2 (en) | 2008-12-08 | 2014-06-03 | Advantest Corporation | Test apparatus and test method |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100496862B1 (ko) * | 2002-10-01 | 2005-06-22 | 삼성전자주식회사 | 멀티칩패키지의 테스트 장치 및 방법 |
| US10470351B2 (en) * | 2015-06-17 | 2019-11-05 | Fuji Corporation | Mounting system |
| CN116482521B (zh) * | 2023-06-25 | 2023-10-20 | 江西兆驰半导体有限公司 | 一种芯片测试方法及系统 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3662881A (en) * | 1971-01-29 | 1972-05-16 | Ibm | Module handling apparatus |
| US5440241A (en) * | 1992-03-06 | 1995-08-08 | Micron Technology, Inc. | Method for testing, burning-in, and manufacturing wafer scale integrated circuits and a packaged wafer assembly produced thereby |
-
1996
- 1996-03-28 JP JP8099406A patent/JPH09264933A/ja active Pending
-
1997
- 1997-03-13 US US08/816,835 patent/US5926030A/en not_active Expired - Fee Related
- 1997-03-28 KR KR1019970011172A patent/KR100253123B1/ko not_active IP Right Cessation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020064116A (ko) * | 2001-02-01 | 2002-08-07 | 엘지이노텍 주식회사 | 아이씨 테스트 시스템 |
| KR100656749B1 (ko) * | 2006-06-17 | 2006-12-13 | 에이엠티 주식회사 | 플렉시블 셀 방식의 테스트 핸들러장치 및 그 제어방법 |
| WO2010067468A1 (ja) * | 2008-12-08 | 2010-06-17 | 株式会社アドバンテスト | 試験装置および試験方法 |
| JP4595039B2 (ja) * | 2008-12-08 | 2010-12-08 | 株式会社アドバンテスト | 試験装置および試験方法 |
| JPWO2010067468A1 (ja) * | 2008-12-08 | 2012-05-17 | 株式会社アドバンテスト | 試験装置および試験方法 |
| US8666691B2 (en) | 2008-12-08 | 2014-03-04 | Advantest Corporation | Test apparatus and test method |
| US8692566B2 (en) | 2008-12-08 | 2014-04-08 | Advantest Corporation | Test apparatus and test method |
| US8743702B2 (en) | 2008-12-08 | 2014-06-03 | Advantest Corporation | Test apparatus and test method |
| TWI448702B (zh) * | 2008-12-08 | 2014-08-11 | Advantest Corp | 測試裝置以及測試方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5926030A (en) | 1999-07-20 |
| KR970066599A (ko) | 1997-10-13 |
| KR100253123B1 (ko) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101331266B1 (ko) | 테스트 동안에 무선 트랜스시버와 호스트 프로세서 간의 최소 상호작용으로 내장형 무선 트랜스시버를 테스트하는 방법 | |
| JP6526045B2 (ja) | 試験装置の使用効率を最大化し、且つ、試験時間を最小化するために共用試験装置により複数のデータパケット信号トランシーバーを試験する方法 | |
| US8312330B2 (en) | System and method for testing wireless devices | |
| JP3344548B2 (ja) | Ｉｃ試験装置 | |
| JPH09264933A (ja) | Ｉｃテスタの並列試験方法 | |
| KR20200088757A (ko) | 시험 장치, 시험 방법, 인터페이스 유닛 | |
| JPH11344528A (ja) | Ｉｃテストシステム及びその通信方法 | |
| TWI247909B (en) | System and method for controlling device testing | |
| TW201823743A (zh) | 用於測試半導體元件之系統及方法 | |
| KR100787858B1 (ko) | 반도체 소자 핸들링 장치 자동 제어 운영 시스템 및 그방법 | |
| KR100250533B1 (ko) | 엔진 제어장치의 데이타 모니터링 장치 및 그 방법 | |
| JP2733620B2 (ja) | 検査装置 | |
| JPH0519663B2 (ja) | ||
| JPS61282940A (ja) | イベントテ−ブルを用いた制御プログラム検査方式 | |
| JPH07262100A (ja) | バスの負荷試験装置 | |
| KR20070012967A (ko) | 반도체 테스트 설비의 데이터 처리 방법 | |
| JPS63284643A (ja) | ロ−カルエリアネットワ−ク内における計算機システムの診断方式 | |
| JP2973665B2 (ja) | プロセス量の表示方法 | |
| CN110275808A (zh) | 一种转接卡id冲突的检测系统、方法及服务器 | |
| JP2003167029A (ja) | 半導体集積回路試験装置及び方法 | |
| JPH0783998A (ja) | 半導体試験装置 | |
| US20070096721A1 (en) | Apparatus for verifying a mobile communication system and method thereof | |
| JPS62143154A (ja) | 入出力制御装置 | |
| JPH11234251A (ja) | サイクリック伝送におけるサイクルエンド検出方法、データエラー通知方法及びデータ受信装置 | |
| JPH03228161A (ja) | 計算機システムのインタフェース制御方式 |