TW201823743A - 用於測試半導體元件之系統及方法 - Google Patents

Abstract

本揭露提供一種用於測試半導體元件之系統，其包含一資料產生裝置、一資料測試裝置、及一資料處理裝置。資料處理裝置經組態以傳送一第一命令至資料測試裝置並在傳送第一命令後傳送一第一回應至資料產生裝置。在接收第一回應之後，資料產生裝置傳送一第一資料至該資料處理裝置。

Description

用於測試半導體元件之系統及方法

本揭露係關於一種用於測試半導體元件之系統及一種用於測試半導體元件之方法。

一般而言，晶片(例如積體電路晶片)在製作完成後會進行電性測試，判定晶片是否為電性正常的良品，以確保晶片在出貨時的品質。在半導體測試領域中，測試時間是自動測試中重要且影響產能的關鍵因素。一般而言，產能以每小時所能完成的單位數量（unit per hour）作為衡量標準。測試時間受到三種因素影響：測試方法的設計、測試程式的最佳化程度、以及測試系統的效能。而測試系統的效能主要取決於：硬體的執行速度、軟體的執行效率、以及軟硬體間溝通時間的長短。 在傳統的晶片測試流程中，每當硬體測試端執行完一筆測試後，必須等待測試機電腦內的應用程式介面（Application Programming Interface，API）產生下一筆測試命令，並將測試命令寫入機台控制單元的記憶體後，硬體測試端才能經由機台控制單元獲得下一筆測試命令。因此，在進行大量的測試時，硬體測試端等待下一筆測試命令的時間將導致測試效率降低。 為了減少軟硬體間溝通時間的耗費，現有開發一種嵌入式系統測試方式，其在嵌入式系統測試流程中，所有測試程式碼皆預先燒入至硬體測試端的硬碟內，故每當硬體測試端執行完一筆測試命令後，可立即從硬體測試端的記憶體中擷取下一筆測試命令。 然而，嵌入式系統雖能減少指令傳輸時間，卻也帶來其他的問題。隨著越來越多功能嵌入至硬體中執行，造成測試流程的修改彈性變小。因為所有程式碼皆預先燒入至硬體測試端的硬碟內，當程式碼存在異常，或測試結果產生異常時，無法直接中斷測試並對測試程式碼進行除錯，造成了研發人員修正及調整測試程式碼的不便，因此嵌入式系統測試方式未被大量運用。故，亟需一種半導體測試系統及方法，可以改善傳統晶片測試流程的效率，亦能有效率地排除測試程式之異常。

本揭露之一實施例提供一種用於測試半導體元件之系統，其包含一資料產生裝置、一資料測試裝置、及一資料處理裝置。資料處理裝置經組態以傳送一第一命令至資料測試裝置並在傳送第一命令後傳送一第一回應至資料產生裝置。在接收第一回應之後，資料產生裝置傳送一第一資料至該資料處理裝置。 本揭露之另一實施例提供一種用於測試半導體元件之方法，其包含提供一資料產生裝置，提供一資料處理裝置，及提供一資料測試裝置。該方法進一步包含：由該資料處理裝置在一第一時間傳送一第一命令至該資料測試裝置，使該資料測試裝置根據該第一命令進行測試；及在該第一命令傳送至該資料測試裝置後，由該資料處理裝置傳送一第一回應至該資料產生裝置。其中該資料產生裝置根據所接收之該第一回應傳送一第一資料至該資料處理裝置。 本揭露所描述的半導體測試系統及半導體測試方法可以提升半導體測試的效率，減少半導體測試系統中記憶體的使用量，並增加測試程式異常之排除效率。

本揭露提供了數個不同的實施方法或實施例，可用於實現本發明的不同特徵。為簡化說明起見，本揭露也同時描述了特定零組件與佈置的範例。請注意提供這些特定範例的目的僅在於示範，而非予以任何限制。 在本文中所使用的“第一”、“第二”、“第三”以及“第四”語詞係描述各種元件、組件、步驟、信號或命令，這些元件、組件、步驟、信號以或命令應不受限於這些語詞。這些語詞僅用於分別一元件、組件、步驟、信號或命令與另一元件、組件、步驟、信號或命令。除非內文中清楚指明，否則當於本文中使用例如“第一”、“第二”、“第三”以及“第四”語詞時，並非意指序列或順序。 圖1繪示一半導體測試系統之示意圖。如圖1所示，半導體測試系統包含測試電腦100、機台控制單元120、硬體測試機140及負載板180。測試電腦100、機台控制單元120、硬體測試機140及負載板180彼此間具有可以傳輸信號及指令的電連接，待測裝置160則安裝於負載板180上。一般言之，待測裝置可為一積體電路晶片。 測試電腦100包含處理器102及記憶體104。測試電腦100藉由安裝於其上的API產生測試資料並儲存於記憶體104中。機台控制單元120包含處理器122、記憶體124以及輸入/輸出埠126。機台控制單元120可接收來自測試電腦100之測試資料，並將測試資料處理後產生測試命令。測試命令可儲存於記憶體124中，並經由輸入/輸出埠126送至硬體測試機140。 硬體測試機140可包含多個用於測試半導體元件之模組。舉例言之，硬體測試機140可包含直流電模組142、精確量測單元（Precision Measurement Unit，PMU）144、數位模組146以及中繼板148。根據所產生測試命令的內容，機台控制單元120經由輸入/輸出埠126將測試命令分別傳送至硬體測試機140相應之模組。 直流電模組142提供半導體元件直流參數的量測。舉例言之，直流電模組142可以提供測試電流至待測試之半導體元件，並量測半導體元件之相應電壓。或者，直流電模組142可以提供測試電壓至待測試之半導體元件並量測半導體元件之相應電流。 精確量測單元144亦提供半導體元件直流參數的量測。然而，相較於直流電模組142，精確量測單元144可以提供更高精準度（accuracy）的量測。一般而言，精確量測單元144係針對小電流及小電壓的測試。因為其所提供之電壓及電流較小，故必須具有更佳的精準度。 在積體電路晶片的測試中，除了上述針對直流電的電性量測外，亦需針對積體電路晶片的不同功能進行測試。數位模組146可針對積體電路之多種數位功能進行信號的收發測試。舉例言之，數位模組146可針對積體電路之數位控制I2C匯流排（Inter-Integrated Circuit Bus）、TTL（Transistor-transistor logic）、SPI（Serial Peripheral Interface）以及基頻的Tx/Rx進行信號收發測試。為了能進行上述測試，數位模組146除了能設定電壓準位及電流值以外，還能設定信號切換頻率、電壓上升/下降邊緣、接收/發送時間之同步等。一般而言，數位模組146可以提供之電壓範圍較小，大約與精確量測單元144接近。在一實施例中，數位模組146亦可提供精確量測單元144之所有功能。 中繼版148可提供硬體測試機140路徑切換功能。在半導體元件測試中，常因成本限制或者待測裝置的針腳（pin）數過多，使得硬體測試機140可用的測試頻道數目不足。在此情況下必須有針腳共用相同的測試頻道，便可透過中繼板148進行控制切換。 圖2繪示本發明一實施例之半導體測試系統200的示意圖。如圖2所示，半導體測試系統200包含資料產生裝置220、資料處理裝置240及資料測試裝置260。資料產生裝置220、資料處理裝置240及資料測試裝置260彼此間具有可以傳輸信號及指令的電連接。待測裝置280安裝於資料測試裝置260上。資料處理裝置240包含處理器242及記憶體244。 資料產生裝置220可產生一測試資料，資料處理裝置240從資料產生裝置220接收了測試資料後，會將測試資料處理並產生一測試命令。測試資料的處理以及測試命令的產生由處理器242執行。資料測試裝置260可根據來自資料處理裝置240之測試命令對待測裝置280進行測試。在本發明之一實施例中，在資料處理裝置240將測試命令傳送至資料測試裝置260後，資料處理裝置240隨即產生一回應至資料產生裝置220。資料產生裝置220在收到回應後便產生下一筆測試資料並傳送至資料處理裝置240。 資料處理裝置240將接收之下一筆測試資料進行處理並產生下一筆測試命令。當資料測試裝置260根據當前的測試命令完成測試後，會產生一回應給資料處理裝置240，此時資料處理裝置240便可將下一筆測試命令發送給資料測試裝置260。 需注意的是，在此實施例中，資料產生裝置220並不需要等待資料測試裝置260完成當前的測試命令，便可產生用於下一筆測試之測試資料。資料處理裝置240在資料測試裝置260完成當前的測試命令之前，便已完成下一測試資料之處理並已產生下一筆測試命令。依此方式，在資料測試裝置260進行的多個測試便可不中斷地持續進行，大幅減少半導體測試系統中軟硬體之間溝通所耗費的等待時間。 此外，資料處理裝置240可根據資料測試裝置260所回傳之回應來判斷測試命令是否正確地執行。若資料處理裝置240判斷資料測試裝置260所回傳之回應產生異常，可產生相應警告訊息，使研發人員能即時修正及調整測試程式碼，如此可增加異常排除的效率。 圖3繪示本發明一實施例之半導體測試方法的示意圖。如圖3所示，本實施例之半導體測試方法包括下列步驟： 步驟302：資料處理裝置240處理來自資料產生裝置220之第一資料，產生第一命令並將第一命令傳送至資料測試裝置260； 步驟304：資料測試裝置260根據第一命令對待測裝置280進行測試； 步驟306：資料處理裝置240傳送第一回應至資料產生裝置220； 步驟308：在接收了來自資料處理裝置240之第一回應後，資料產生裝置220產生用於下一筆測試之第二資料，並將第二資料傳送至資料處理裝置240； 步驟310：資料處理裝置240處理第二資料並產生用於下一筆測試之第二命令； 步驟312：當資料測試裝置260完成了第一命令的測試後，資料處理裝置240將第二命令傳送至資料測試裝置260；以及 步驟314：資料測試裝置260根據第二命令對待測裝置280進行測試。 需注意的是，步驟304與步驟306並不必然存在時間上先後的區別，也就是說，步驟304與步驟306可以同時開始進行。 圖4繪示本發明一實施例之半導體測試系統400的示意圖。如圖4所示，半導體測試系統400包含資料產生裝置420、資料處理裝置440及資料測試裝置460。資料產生裝置420、資料處理裝置440及資料測試裝置460彼此間具有可以傳輸信號及指令的電連接。待測裝置480安裝於資料測試裝置460上。資料產生裝置420包含記憶體422。資料處理裝置440包含處理器442及記憶體444。 在此實施例中，資料產生裝置420根據資料處理裝置440傳送之第一回應而產生一筆測試資料。每當資料產生裝置420產生一筆測試資料後，並不直接將測試資料傳送至資料處理裝置440，而是先將測試資料存入記憶體422中。在收到資料處理裝置440傳送之一第二回應後，資料產生裝置420才將測試資料傳送至資料處理裝置440。 當資料處理裝置440將一筆測試命令傳送至資料測試裝置460後，便發送第一回應至資料產生裝置。而資料處理裝置440可根據不同情況傳送第二回應。一般言之，當資料處理裝置440完成了當前測試資料的處理，而可以處理下一筆測試資料時，將傳送第二回應至資料產生裝置420。 在此實施例中，資料產生裝置420根據資料處理裝置440傳送之第一回應而產生測試資料，可避免資料產生裝置420持續不斷產生測試資料，並因此降低了資料產生裝置420之記憶體使用量。此外，資料處理裝置440可根據資料測試裝置460所回傳之回應來判斷測試命令是否正確地執行。第一回應及第二回應的傳送以及異常的判斷由處理器442執行。若資料處理裝置440判斷資料測試裝置460所回傳之回應產生異常，可產生相應警告訊息，使研發人員能即時修正及調整測試程式碼，如此可增加異常排除的效率。 圖5繪示本發明一實施例之半導體測試方法的示意圖。圖5中所示之半導體測試方法對應於圖4中所示之半導體測試系統400之一部分操作步驟。如圖5所示，本實施例之半導體測試方法包括下列步驟： 步驟502：資料處理裝置440傳送第一回應至資料產生裝置420； 步驟504：回應於第一回應，資料產生裝置420產生第一資料並將第一資料儲存於記憶體422中； 步驟506：資料處理裝置440傳送第二回應至資料產生裝置420；以及 步驟508：回應於第二回應，資料產生裝置420將儲存於記憶體422中的第一資料傳送至資料處理裝置440。 步驟510：資料處理裝置440將第一資料儲存於記憶體444中。 圖6繪示本發明一實施例之半導體測試方法的示意圖。圖6中所示之半導體測試方法可對應於圖2、圖4、圖7及圖9中所示之半導體測試系統之一部分操作步驟。為了說明的方便，現以圖2中所示之半導體測試系統200為例進行說明。 如圖6所示，本實施例之半導體測試方法包括下列步驟： 步驟602：資料處理裝置240處理來自資料產生裝置220的第二資料並產生第二命令； 步驟604：資料測試裝置260完成根據第一命令之測試； 步驟606：資料測試裝置260傳送第三回應至資料處理裝置 240； 步驟608：資料處理裝置240傳送第二命令至資料測試裝置260；以及 步驟610：資料測試裝置260進行根據第二命令之測試。 需注意的是，在此實施例中，步驟602於時間上必定早於步驟606，如此一來，在資料測試裝置260完成根據第一命令的測試之前，資料處理裝置240便已完成第二資料之處理並已產生第二命令。依此方式，在資料測試裝置260進行的多個測試便可不中斷地持續進行，大幅減少半導體測試系統中軟硬體之間溝通所耗費的等待時間。 圖7繪示本發明一實施例之半導體測試系統700的示意圖。如圖7所示，半導體測試系統700包含資料產生裝置720、資料處理裝置740及資料測試裝置760。資料產生裝置720、資料處理裝置740及資料測試裝置760彼此間具有可以傳輸信號及指令的電連接。待測裝置780安裝於資料測試裝置760上。資料處理裝置740包含處理器742、第一記憶體744以及第二記憶體746。 在此實施例中，資料產生裝置720將經過編碼之測試資料傳送至資料處理裝置740。資料處理裝置740接收了經編碼之測試資料後，先將其儲存於第一記憶體744中。在經編碼之測試資料儲存至第一記憶體744之後，資料處理裝置740會回傳一回應至資料產生裝置720，使資料產生裝置720產生下一筆測試資料。資料處理裝置740之處理器742會將儲存於第一記憶體744中的測試資料進行解碼，並處理產生測試命令。產生之測試命令會儲存至第二記憶體746中。此時資料處理裝置740會傳送一回應至資料產生裝置720，使資料產生裝置720將下一筆經編碼之測試資料傳送到資料處理裝置740並儲存於第一記憶體744中。 每當完成一筆測試，資料測試裝置760會傳送一回應至資料處理裝置740，隨後資料處理裝置740便將儲存在第二記憶體746中的測試命令傳送至資料測試裝置760。在第二記憶體746中的測試命令傳送至資料測試裝置760之後，資料處理裝置740將儲存於第一記憶體744中的測試資料進行解碼，並處理產生下一筆測試命令。產生之下一筆測試命令會儲存至第二記憶體746中。 圖8繪示本發明一實施例之半導體測試方法的示意圖。圖8中所示之半導體測試方法對應於圖7中所示之半導體測試系統700之一部分操作步驟。如圖8所示，本實施例之半導體測試方法包括下列步驟： 步驟802：資料產生裝置720將經過編碼之第一資料傳送至資料處理裝置740，資料處理裝置740將經編碼之第一資料儲存於第一記憶體744； 步驟804：資料處理裝置740傳送第一回應至資料產生裝置720，使資料產生裝置720產生經編碼之第二資料； 步驟806：資料處理裝置740解碼經編碼之第一資料，處理產生第一命令並將第一命令儲存於第二記憶體746； 步驟808：資料處理裝置740傳送第二回應至資料產生裝置720，使資料產生裝置720將經編碼之第二資料傳送到資料處理裝置740並儲存於第一記憶體744中；以及 步驟810：資料測試裝置760傳送第三回應至資料處理裝置740，使資料處理裝置740將第一命令傳送至資料測試裝置760。 需注意的是，在此實施例中，資料產生裝置720在資料測試裝置760完成當前的測試命令之前，便已將下一筆測試之資料傳送至資料處理裝置740並儲存於第一記憶體中。且資料處理裝置740在資料測試裝置760完成當前的測試命令之前，便已解碼並產生下一筆測試之命令且儲存於第二記憶體中。依此方式，每當資料測試裝置760完成一筆測試，回傳一回應至資料處理裝置740後便可立即獲得下一筆測試的命令。因此，進行的多個測試便可不中斷地持續進行，大幅減少半導體測試系統中軟硬體之間溝通所耗費的等待時間。 圖9繪示本發明一實施例之半導體測試系統的示意圖。如圖9所示，半導體測試系統900包含資料產生裝置920、資料處理裝置940及資料測試裝置960。資料產生裝置920、資料處理裝置940及資料測試裝置960彼此間具有可以傳輸信號及指令的電連接。待測裝置980安裝於資料測試裝置960上。資料處理裝置940包含處理器942、記憶體944以及暫存器946。 在此實施例中，資料產生裝置920將經過編碼之測試資料傳送至資料處理裝置940。資料處理裝置940接收了經編碼之測試資料後，先將其儲存於記憶體944中。當資料處理裝置940接收到資料測試裝置960之一回應，告知已完成當前測試後，資料處理裝置940之處理器942將儲存於記憶體944中的測試資料進行解碼，並同時經由暫存器946同步傳送至資料測試裝置960。亦即，資料處理裝置940不需將產生之下一筆測試命令儲存於記憶體中。可以節省資料處理裝置940的記憶體使用量。 圖10繪示本發明一實施例之半導體測試方法的示意圖。圖10中所示之半導體測試方法對應於圖9中所示之半導體測試系統900之一部分操作步驟。如圖10所示，本實施例之半導體測試方法包括下列步驟： 步驟1002：資料產生裝置920將經過編碼之測試資料傳送至資料處理裝置940； 步驟1004：資料處理裝置940將經編碼之測試資料儲存於記憶體944； 步驟1006：資料測試裝置960傳送一回應至資料處理裝置940 ； 步驟1008：資料處理裝置940將記憶體944中經編碼之測試資料解碼產生測試命令，並經由暫存器946同步傳送至資料測試裝置 960。 儘管已參考本發明之特定實施例描述並說明本發明，但此等描述及說明並不限制本發明。熟習此項技術者應理解，在不脫離如由所附申請專利範圍界定的本發明之真實精神及範疇的情況下，可作出各種改變且可用等效物取代。應將本說明書及圖式視為說明性而非限制性的。可作出修改，以使特定情形、方法或元件適應於本發明之目標、精神及範疇。所有該等修改均意欲處於此處隨附之申請專利範圍之範疇內。儘管已參看按特定次序執行之特定操作描述本文中所揭示之方法，但應理解，在不脫離本發明之教示的情況下，可組合、再分或重新定序此等操作以形成等效方法。因此，除非本文中具體指示，否則操作之次序及分組並非對本發明之限制。

100‧‧‧測試電腦

102‧‧‧處理器

104‧‧‧記憶體

120‧‧‧機台控制單元

122‧‧‧處理器

124‧‧‧記憶體

126‧‧‧輸入/輸出埠

140‧‧‧硬體測試機

142‧‧‧直流電模組

144‧‧‧精確量測單元

146‧‧‧數位模組

148‧‧‧中繼板

160‧‧‧待測裝置

180‧‧‧負載板

200‧‧‧半導體測試系統

220‧‧‧資料產生裝置

240‧‧‧資料處理裝置

242‧‧‧處理器

244‧‧‧記憶體

260‧‧‧資料測試裝置

280‧‧‧待測裝置

302、304、306、308‧‧‧步驟

310、312、314‧‧‧步驟

400‧‧‧半導體測試系統

420‧‧‧資料產生裝置

422‧‧‧記憶體

440‧‧‧資料處理裝置

442‧‧‧處理器

444‧‧‧記憶體

460‧‧‧資料測試裝置

480‧‧‧待測裝置

502、504、506、508、510‧‧‧步驟

602、604、606、608、610‧‧‧步驟

700‧‧‧半導體測試系統

720‧‧‧資料產生裝置

740‧‧‧資料處理裝置

742‧‧‧處理器

744‧‧‧第一記憶體

746‧‧‧第二記憶體

760‧‧‧資料測試裝置

780‧‧‧待測裝置

802、804、806、808、810‧‧‧步驟

900‧‧‧半導體測試系統

920‧‧‧資料產生裝置

940‧‧‧資料處理裝置

942‧‧‧處理器

944‧‧‧記憶體

946‧‧‧暫存器

960‧‧‧資料測試裝置

980‧‧‧待測裝置

1002、1004、1006、1008‧‧‧步驟

由以下詳細說明與附隨圖式得以最佳了解本申請案揭示內容之各方面。 圖1繪示一半導體測試系統的示意圖。 圖2繪示本發明一實施例之半導體測試系統的示意圖。 圖3繪示本發明一實施例之半導體測試方法的示意圖。 圖4繪示本發明一實施例之半導體測試系統的示意圖。 圖5繪示本發明一實施例之半導體測試方法的示意圖。 圖6繪示本發明一實施例之半導體測試方法的示意圖。 圖7繪示本發明一實施例之半導體測試系統的示意圖。 圖8繪示本發明一實施例之半導體測試方法的示意圖。 圖9繪示本發明一實施例之半導體測試系統的示意圖。 圖10繪示本發明一實施例之半導體測試方法的示意圖。

Claims (14)

1. 一種用於測試半導體元件之系統，其包含： 一資料產生裝置； 一資料測試裝置；及 一資料處理裝置，該資料處理裝置經組態以傳送一第一命令至該資料測試裝置並在傳送該第一命令後傳送一第一回應至該資料產生裝置， 其中在接收該第一回應之後，該資料產生裝置傳送一第一資料至該資料處理裝置。
2. 如請求項1之系統，其中該資料處理裝置包含： 一處理器；及 一第一記憶體； 該處理器經組態以處理該第一資料並產生一第二命令，並將該第二命令儲存至該第一記憶體中。
3. 如請求項2之系統，其中該資料產生裝置回應於該第一回應以產生該第一資料。
4. 如請求項2之系統，其中該資料產生裝置回應於來自該資料處理裝置之一第二回應將該第一資料傳送至該資料處理裝置。
5. 如請求項4之系統，其中該資料處理裝置經組態以回應於一第三回應以將儲存於該第一記憶體中之該第二命令傳送至該資料測試裝置。
6. 如請求項5之系統，其中該第一資料之傳送在該資料處理裝置接收該第三回應之前完成。
7. 如請求項2之系統，其中 該資料處理裝置進一步包含一暫存器；且 該資料處理裝置經組態以回應於一第三回應，在處理該第一資料之同時將該第二命令經由該暫存器同步傳送 至該資料測試裝置。
8. 如請求項2之系統，其中該資料處理裝置進一步包含： 一第二記憶體，其中 該資料處理裝置經組態以在傳送該第一回應至該資料產生裝置之前，將該第二命令從該第一記憶體轉存至該第二記憶體中。
9. 如請求項8之系統，其中該資料處理裝置經組態以回應於一第三回應將儲存於該第二記憶體中之該第二命令傳送至該資料測試裝置。
10. 一種用於測試半導體元件之方法，其包含: 提供一資料產生裝置； 提供一資料處理裝置；及 提供一資料測試裝置； 由該資料處理裝置在一第一時間傳送一第一命令至該資料測試裝置，使該資料測試裝置根據該第一命令進行測試； 在該第一命令傳送至該資料測試裝置後，該資料處理裝置傳送一第一回應至該資料產生裝置； 該資料產生裝置根據所接收之該第一回應傳送一第一資料至該資料處理裝置。
11. 如請求項10之方法，其進一步包含由該資料處理裝置處理該第一資料並產生一第二命令。
12. 如請求項10之方法，其中 該資料產生裝置回應於該第一回應而產生該第一資料，並回應於來自該資料處理裝置之一第二回應將該第一資料傳送至該資料處理裝置。
13. 如請求項11之方法，其中該資料處理裝置回應於一第三回應，在處理該第一資料之同時將該第二命令同步傳送至該資料測試裝置。
14. 如請求項13之方法，其中該第一資料之傳送在該資料處理裝置接收該第三回應之前完成。