CN115561566A - 测试信号的时间补偿方法及装置 - Google Patents
测试信号的时间补偿方法及装置 Download PDFInfo
- Publication number
- CN115561566A CN115561566A CN202110753138.9A CN202110753138A CN115561566A CN 115561566 A CN115561566 A CN 115561566A CN 202110753138 A CN202110753138 A CN 202110753138A CN 115561566 A CN115561566 A CN 115561566A
- Authority
- CN
- China
- Prior art keywords
- test
- signal
- time
- test unit
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
- G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请实施例提供的测试信号的时间补偿方法及装置,在信号源向测试平台上的测试单元发送测试信号时,能够由补偿装置确定测试信号因阻抗匹配给每个测试位置上侧测试单元所带来的时延,并根据时延对信号源向不同测试单元发送的时钟信号进行时间补偿,使得测试单元能够更加准确地接收到测试信号,进而提高了使用测试平台对器件进行测试的准确度。
Description
技术领域
本申请涉及测试技术领域,尤其涉及一种测试信号的时间补偿方法及装置。
背景技术
随着电子技术的不断发展,越来越多的电子元件、芯片、集成电路被广泛应用在各个领域,并用于实现越来越丰富的功能,而作为这些器件的生产商,也就需要在集成度越来越高的情况下,依然能够保证所生产的器件的性能,在出厂时需要对器件进行测试,例如通过向待测试器件输入测试信号,检测待测试器件根据测试信号的输出结果是否满足预设条件,来检查待测试器件的性能。
现有技术中,为了提高对相同器件的检测效率,一种常见的方式是在菊花链式(daisy chain)测试平台上同时设置多个器件,当信号源向测试平台输入测试信号后,测试平台上设置的多个器件都可以接收到相同的测试信号,并分别对测试信号进行处理,此时可以通过检测多个器件是否能够准确接收实现器件的批量检测。
采用现有技术,测试信号在从信号源到对应的器件之间的传输路径上,存在由传输线路、其他器件的阻抗匹配所带来的传输时延,导致影响器件无法准确接收到测试信号,进而影响对器件进行测试的准确度。
发明内容
本申请提供一种测试信号的时间补偿方法及装置,以克服测试信号从信号源到对应的器件之间的传输路径上传输线路、其他器件的阻抗匹配所带来的时延所导致的器件无法准确接收到测试信号的技术问题。
本申请第一方面提供一种测试信号的时间补偿方法,包括:信号源向测试平台上的多个测试位置的测试单元发送测试信号时,获取每个所述测试单元的时间参数;其中,所述信号源到每个所述测试位置之间的传输路径上存在的阻抗不同,所述时间参数用于指示传输路径上的阻抗是否影响所述测试单元接收所述测试信号;根据目标时间参数和每个所述测试单元的时间参数,确定所述多个测试单元所在的多个测试位置所对应的补偿参数;向所述信号源发送所述多个测试位置对应的多个补偿参数,以使所述信号源根据所述多个补偿参数,对向所述多个测试位置发送的时钟信号进行时间补偿。
在本申请第一方面一实施例中,所述目标时间参数用于指示:所述信号源到目标测试位置的传输路径上的阻抗是否影响所述目标测试位置上设置的目标测试单元接收所述测试信号;其中,所述目标测试位置是所述测试平台上与所述信号源距离最近的测试位置。
在本申请第一方面一实施例中,所述时间参数包括:多个频率的时钟信号、测试信号的多个建立时间以及标识信息的对应关系;其中,所述标识信息用于指示当所述测试单元分别以多个建立时间接收所述测试信号时,所述测试单元分别根据所述多个频率的时钟信号,是否能够准确接收到所述测试信号。
在本申请第一方面一实施例中,所述多个频率的时钟信号按照第一预设规律变化;所述多个建立时间按照第二预设规律变化。
在本申请第一方面一实施例中,所述标识信息包括:多个子信息,每个子信息用于指示所述测试单元以所述多个建立时间中的一个建立时间,接收所述多个频率中一个频率的时钟信号时,所述测试单元是否能够准确接收到所述测试信号;当所述子信息为第一状态时,指示所述测试单元以一个建立时间接收所述测试信号并根据一个频率的时钟信号,能够准确接收到测试信号;当所述子信息为第二状态时,指示所述测试单元以一个建立时间接收所述测试信号并根据一个频率的时钟信号,不能准确接收到测试信号。
在本申请第一方面一实施例中,所述获取每个所述测试单元的时间参数中,对于所述多个测试单元中的第一测试单元,获取所述第一测试单元的第一时间参数,包括:确定所述信号源向所述第一测试单元发送所述测试信号和多个频率的时钟信号中的第一时钟信号;按照所述第二预设规律,将所述第一测试单元的建立时间依次设置为所述多个建立时间;控制所述第一测试单元根据所述多个建立时间中的第一建立时间,以所述第一时钟信号接收所述测试信号;根据所述第一测试单元是否成功接收所述测试信号,确定所述第一时间参数中第一建立时间、第一时钟信号对应的标识信息。
在本申请第一方面一实施例中,对于所述多个测试单元中的第一测试单元,根据目标时间参数和所述第一测试单元的第一时间参数,确定所述第一测试单元所在的第一测试位置对应的第一补偿参数,包括:确定所述第一时间参数中,每个频率的时钟信号对应的多个临界建立时间;其中,在所述第一测试单元以一个频率的时钟信号接收测试信号时,大于所述临界建立时间时的建立时间对应的子信息为所述第一状态,小于所述临界建立时间的子信息为所述第二状态;通过所述目标时间参数中每个频率的时钟信号对应的多个临界建立时间,与所述第一时间参数中每个频率的时钟信号的多个临界建立时间之差,得到所述第一补偿参数。
在本申请第一方面一实施例中,所述方法还包括:获取所述测试平台上目标测试单元的目标时间参数。
在本申请第一方面一实施例中,所述方法还包括:当标准测试单元处于所述测试平台上多个测试位置时,信号源分别向所述多个测试位置处的所述标准测试单元发送测试信号和时钟信号;在每个测试位置,控制所述标准测试单元根据预设建立时间,以所述时钟信号接收所述测试信号;确定所述标准测试单元在所述多个测试位置上,不能准确接收所述测试信号的测试位置为待补偿位置,并对所述待补偿位置处的时钟信号进行时间补偿。
本申请第二方面提供一种测试信号的时间补偿装置,包括:获取模块,被配置为在信号源向测试平台上的多个测试位置的测试单元发送测试信号时,获取每个所述测试单元的时间参数;其中,所述信号源到每个所述测试位置之间的传输路径上存在的阻抗不同,所述时间参数用于指示传输路径上的阻抗是否影响所述测试单元接收所述测试信号;处理模块,被配置为根据目标时间参数和每个所述测试单元的时间参数,确定所述多个测试单元所在的多个测试位置所对应的补偿参数;补偿模块,被配置为向所述信号源发送所述多个测试位置对应的多个补偿参数,以使所述信号源根据所述多个补偿参数,对向所述多个测试位置发送的时钟信号进行时间补偿。
在本申请第二方面一实施例中,所述目标时间参数用于指示:所述信号源到目标测试位置的传输路径上的阻抗是否影响所述目标测试位置上设置的目标测试单元接收所述测试信号;其中,所述目标测试位置是所述测试平台上与所述信号源距离最近的测试位置。
在本申请第二方面一实施例中,所述时间参数包括:多个频率的时钟信号、测试信号的多个建立时间以及标识信息的对应关系;其中,所述标识信息用于指示当所述测试单元分别以多个建立时间接收所述测试信号时,所述测试单元分别根据所述多个频率的时钟信号,是否能够准确接收到所述测试信号。
在本申请第二方面一实施例中,所述多个频率的时钟信号按照第一预设规律变化;所述多个建立时间按照第二预设规律变化。
在本申请第二方面一实施例中,所述标识信息包括:多个子信息,每个子信息用于指示所述测试单元以所述多个建立时间中的一个建立时间,接收所述多个频率中一个频率的时钟信号时,所述测试单元是否能够准确接收到所述测试信号;当所述子信息为第一状态时,指示所述测试单元以一个建立时间接收所述测试信号并根据一个频率的时钟信号,能够准确接收到测试信号;当所述子信息为第二状态时,指示所述测试单元以一个建立时间接收所述测试信号并根据一个频率的时钟信号,不能准确接收到测试信号。
在本申请第二方面一实施例中,所述获取模块在确定所述多个测试单元中第一测试单元的时间参数时,具体被配置为,确定所述信号源向所述第一测试单元发送所述测试信号和多个频率的时钟信号中的第一时钟信号;按照所述第二预设规律,将所述第一测试单元的建立时间依次设置为所述多个建立时间;控制所述第一测试单元根据所述多个建立时间中的第一建立时间,以所述第一时钟信号接收所述测试信号;根据所述第一测试单元是否成功接收所述测试信号,确定所述第一时间参数中第一建立时间、第一时钟信号对应的标识信息。
在本申请第二方面一实施例中,所述确定模块在确定所述多个测试单元中第一测试单元的第一补偿参数时,具体被配置为,确定所述第一时间参数中,每个频率的时钟信号对应的多个临界建立时间;其中,在所述第一测试单元以一个频率的时钟信号接收测试信号时,大于所述临界建立时间时的建立时间对应的子信息为所述第一状态,小于所述临界TIS的子信息为所述第二状态;通过所述目标时间参数中每个频率的时钟信号对应的多个临界建立时间,与所述第一时间参数中每个频率的时钟信号的多个临界建立时间之差,得到所述第一补偿参数。
在本申请第二方面一实施例中,所述获取模块还用于,获取所述测试平台上目标测试单元的目标时间参数。
在本申请第二方面一实施例中,所述获取模块还用于,当标准测试单元处于所述测试平台上多个测试位置时,信号源分别向所述多个测试位置处的所述标准测试单元发送测试信号和时钟信号;在每个测试位置,控制所述标准测试单元根据预设建立时间,以所述时钟信号接收所述测试信号;所述处理模块还用于,确定所述标准测试单元在所述多个测试位置上,不能准确接收所述测试信号的测试位置为待补偿位置,并对所述待补偿位置处的时钟信号进行时间补偿。
本申请第三方面提供一种电子设备,包括:处理器以及存储器;其中,存储器中存储有计算机程序,当处理器执行计算机程序时,处理器可用于执行如本申请第二方面任一项的方法。
本申请第四方面提供一种计算机可读存储介质,其特征在于,计算机可读存储介质存储有计算机程序,计算机程序被执行时可用于执行如本申请第二方面任一项的方法。
本申请提供的测试信号的时间补偿方法及装置,在信号源向测试平台上的测试单元发送测试信号时,能够由补偿装置确定测试信号在每个测试位置上由阻抗匹配所带来的时延,并根据时延对信号源向不同测试单元发送的时钟信号进行时间补偿,以克服由于芯片在测试位置上的阻抗匹配对测试信号带来的时延的技术问题,使得测试单元能够更加准确地接收到测试信号,进而提高了使用测试平台对DUT等器件进行测试的准确度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本申请所应用场景的示意图;
图2为测试平台上不同测试位置的DUT接收到的测试信号一实施例的示意图;
图3为测试平台上不同测试位置的DUT接收到的测试信号另一实施例的示意图;
图4为本申请提供的测试信号的时间补偿方法一实施例的流程示意图;
图5为本申请提供的一种测试状态的示意图;
图6为本申请提供的时间参数一实施例的示意图;
图7为本申请提供的获取时间参数一实施例的过程示意图;
图8为本申请提供的另一种测试状态的示意图;
图9为本申请提供的时间参数另一实施例的示意图;
图10为本申请提供的获取时间参数另一实施例的过程示意图;
图11为本申请提供的时间参数又一实施例的示意图;
图12为本申请提供的对时间参数进行补偿的示意图;
图13为本申请提供的时间补偿的方式示意图;
图14为本申请提供的测试信号的补偿装置一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在正式介绍本申请实施例之前,先结合附图,对本申请所应用的场景,以及现有技术中所存在的问题进行说明。
图1为本申请所应用场景的示意图,其中,为了对电子元件、芯片、集成电路等器件进行检测,在一些技术中,可以通过将多个待测试器件(device under test,简称:DUT)同时放置在菊花链式(daisy chain)测试平台20的多个测试位置上,例如图1中作为示例绘制出的DUT1-DUT8分别放置在测试平台20提供的测试位置W1-W8上,随后,信号源10通过测试平台20上的测试信号输入接口W0输入测试信号后,由于测试平台20上多个测试位置都与接口W0连接,使得每个测试位置上所设置的DUT都可以接收到相同的测试信号,此时可以通过检测多个DUT是否接收到测试信号,实现设备的批量检测,具有较高的检测效率。
进一步地,因测试平台上能够提供的测试位置较多,每个测试位置与信号源之间的距离不同,使得在图1所示的示例中,当信号源10在T0时刻向测试平台20发出测试信号后,每个测试位置上设置的DUT实际接收到测试信号的时刻与T0时刻都存在一定的时延,这个时延是测试信号在测试平台20上的传输路径上传输所导致的时间损耗,测试平台20上距离信号源10越远的测试位置处,DUT接收到测试信号的时延越大。例如,与信号源10距离最近的测试位置W1和W5上设置的DUT1和DUT5,会在T0后的T1时刻接收到测试信号;以此类推,与信号源10距离最远的测试位置W4和W8上设置的DUT4和DUT8,将会在T0后的T4时刻才接收到测试信号。
在一些实施例中,由于测试平台上每个测试位置固定,当确定了每个测试位置处接收到测试信号的时延T1-T4后,可以通过补偿装置30对这种由传输距离造成的时延进行时间补偿。例如,在图1所示的示例中,补偿装置30可以连接信号源10和测试平台20,并能够控制测试平台20上每个测试位置处所设置的DUT,补偿装置30可以是电脑、服务器或者芯片等能够进行相关数据处理及控制功能的电子设备。则当确定测试平台20上每个测试位置的时延T1-T4后,补偿装置30就可以对测试平台20上的每个DUT进行控制,当信号源10在T0时刻发出测试信号后,补偿装置30控制测试位置W1设置的DUT1在T1时刻接收测试信号、控制测试位置W2设置的DUT2在T2时刻接收测试信号,依次类推。
在一些实施例中,图2为测试平台上不同测试位置的DUT接收到的测试信号一实施例的示意图,在经过了补偿装置30进行的时间补偿后,当信号源在T0时刻发出测试信号L0,测试平台20上所有DUT都可以准确地接收到与L0波形相同的测试信号L1-L4,保证后续测试的顺利完成。
然而,在实际测试工作中,即使通过补偿装置30对测试平台20上的DUT进行了时间补偿,还会出现一些DUT无法准确接收到测试信号的情况发生,经过观察,测试信号在从信号源10传输到测试平台20上对应的DUT之间的传输路径上,除了存在因传输路径带来的时间损耗,还存在由测试平台20上DUT的阻抗匹配所导致的时延,每个测试位置上的DUT的阻抗匹配不同,其中,每个DUT的阻抗匹配所带来的时延是通过该测试位置上DUT的阻抗与:①该测试位置上的信号传输线路和②其他测试位置上的DUT,上述①和②的阻抗匹配后导致的,会在测试信号在传输时出现一定的时延,导致DUT根据补偿装置30补偿后的时刻也无法准确接收到测试信号,进而影响使用测试平台对DUT等器件进行测试的准确度。
例如,图3为测试平台上不同测试位置的DUT接收到的测试信号另一实施例的示意图,其中,当信号源在T0时刻发出测试信号L0,即使经过了补偿装置30进行的时间补偿,位于测试位置W2和W6处的DUT2和DUT6接收到的波形为L2’,与图2中理想的波形L2相比,存在一定的时延(Propagation Delay,简称:Tpd),记为Tpd2,同样地,测试位置W3和W7处的DUT3和DUT7接收到的波形存在时延Tpd3,测试位置W4和W8处的DUT4和DUT8接收到的波形存在时延Tpd4,并且,由于每个测试位置处的阻抗不同,信号源到每个测试位置之间传输路径上的阻抗不同,使得每个测试位置上的阻抗匹配不同,也就导致了每个测试位置上因阻抗匹配所导致的时延不同。同时,对于与信号源距离不同的测试位置,其传输路径上存在的阻抗不同,相同距离的测试位置上存在的阻抗视为相同,使得与信号源距离相同距离的测试位置的匹配阻抗做导致的时延相同。最终,如图3所示的这些由DUT自身的阻抗与传播路径上阻抗和其他位置DUT的阻抗之间阻抗匹配问题所导致的时延,会造成待测试的DUT无法准确接收到测试信号,影响后续对DUT的测试结果。
因此,本申请提供一种测试信号的时间补偿方法及装置,来对测试平台上每个测试单元由阻抗匹配问题所带来的时延进行时间补偿,以克服阻抗匹配对测试信号带来的时延的技术问题,进而提高使用测试平台对DUT等器件进行测试的准确度。下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例不再赘述。
图4为本申请提供的测试信号的时间补偿方法一实施例的流程示意图,如图4所示的方法可应用于如图1所示的场景中,并由补偿装置30在执行,其中,该方法包括:
S101:补偿装置30在信号源10向测试平台20上多个测试位置的测试单元发送测试信号时,补偿装置30获取每个而测试单元的时间参数。
具体地,补偿装置30在对测试信号的传输路径上存在的阻抗进行补偿时,首先需要确定每个测试位置上,因阻抗匹配导致的时延Tpd。而为了准确地得到每个测试位置上因阻抗匹配所产生的时延Tpd,减少不同测试位置上不同的芯片之间差异影响对时延Tpd的检测结果,本申请一些实施例中,可以采用一个相同的测试单元,分别放置测试平台上的不同位置上,随后采集这一个测试单元在不同测试位置上接收测试信号时,由该不同位置上对应的阻抗匹配所产生的时延Tpd。
例如,图5为本申请提供的一种测试状态的示意图,其中,选定一个待测试的测试单元DUT0,并依次放置在测试平台20上的每个测试位置W1-W8上,随后采集测试单元DUT0在每个测试位置上的时间参数。
在一些实施例中,对测试单元DUT0的位置调整可以由补偿装置30通过控制滑轨、机械臂等设备,根据测试需求,将测试单元DUT0放置在不同的测试位置上,随后获取时间参数;或者,还可以由操作人员手动将测试单元DUT0放置在不同测试位置上,当补偿装置30确定测试单元DUT0所在的位置后,或获取测试单元DUT0在该位置的时间参数。
在一些实施例中,为了保证测试平台上信号对称、稳定,并更贴近于真实的测试情况来获取时间参数,以及考虑到其他测试位置上DUT的阻抗所带来的阻抗匹配影响,因此,当测试单元DUT0放置在一个测试位置时,以图5中放置在测试位置W1作为示例,在其他测试位置W2-W8处,也可以同时设置DUT,由于暂不获取其他测试位置处的DUT的参数,图5中其他测试位置处设置的DUT用虚线表示。
则在图5所示的示例中,测试单元DUT0放置在测试平台20上的测试位置W1处,此时信号源10可以向测试平台20的输入接口W0发送测试信号,同时,信号源10还单独向DUT0发送时钟信号,时钟信号可以是按照如图2所示的方式提前确定的,信号源10向测试位置W1处设置的测试单元DUT0发送时钟信号的连接关系未在图中示出。则对于测试单元DUT0,将同时接收到时钟信号和测试信号,即可根据时钟信号进行测试信号的接收,例如在时钟信号的上升沿或者下降沿触发接收动作。
进一步地,在测试单元DUT0接收测试信号时,一个重要的参数是测试单元DUT0接收测试信号的建立时间(setup time,简称:TIS),其中,建立时间是指:测试单元在时钟信号的触发下接收测试信号时,测试信号应先于时钟信号的触发时间达到测试单元,使得测试单元在被时钟信号触发并开始接收测试信号时,所接收到的测试信号是稳定的,相当于给测试信号提供了一定的提前稳定的时间,故称为建立时间。若测试信号与时钟信号之间的时间差小于建立时间,则测试信号在被时钟信号触发并开始接收测试信号时,所接收到的测试信号还并不稳定,将导致测试单元接收测试信号失败。因此,本申请实施在检测的测试位置处的阻抗匹配导致的时延Tpd时,可以通过该测试位置处放置的测试单元对测试信号进行接收的建立时间,对时延Tpd进行量化表示,并以此进行后续的时间补偿。
在一些实施例中,可以对测试单元在每个测试位置上设置时,分别进行SHMOO方法的检测,从而得到每个测试位置上建立时间的时间特性图,每个时间特性图均分布用于指示一个测试位置上的测试单元在接收测试信号时,在阻抗匹配的影响下,测试单元是否能够准确接收测试信号,并可以将该时间特性图作为S101中所获取的时间参数。
示例性地,图6为本申请提供的时间参数一实施例的示意图,其中,示出了如图5所示的场景中,设置在测试位置W1上的测试单元DUT0,分别以不同的时钟周期和建立时间接收测试信号时的状态示意图。其中,如图6所示的时间参数整体上包括了多个频率的时钟信号TCK,多个测试信号的建立时间TIS以及标识信息的对应关系,其中,标识信息可以理解为整个图6中所有小方框组成的矩阵上,每个小方块的颜色。
更为具体地,在时间参数中包括了呈现矩阵形式分布的多个子参数,图中每一个小方框为一个子参数,整体组成了多行多列的时间参数,多个子参数组成的矩阵的横坐标X为时钟信号的周期TCK,按照一定第一预设规律变化,纵坐标Y为建立时间TIS,按照一定的第二预设规律变化,每个子参数可以理解为一个三维数组,该子参数中包括:时钟信号的频率TCK、建立时间TIS,和子信息的状态三个参数,每个子信息的状态用于指示测试单元以建立时间TIS和时钟信号TCK是否能够准确接收到测试信号,若能,则子信息中的状态为第一状态A(图6中通过小方框较浅的颜色表示该小方框对应的子信息的状态为第一状态A);若不能,则子信息中的状态为第二状态B(图6中通过小方框较深的颜色表示该小方框对应的子信息的状态为第二状态B)。
下面结合附图7,对图6所示的时间参数的获取过程进行说明,图7为本申请提供的获取时间参数一实施例的过程示意图,其中,为了获取如图5所示的场景中,设置在测试位置W1上的测试单元DUT0的时间参数,补偿装置30在信号源10向测试平台20发送测试信号,以及一个频率的时钟信号TCK时,依次以第二预设规律调整建立时间TIS,并控制测试单元DUT0分别以多个TIS和当前的时钟信号TCK接收测试信号,最后按照测试单元DUT0根据一个TIS和一个TCK是否能够成功接收测试信号,确定该一个TIS和一个TCK对应的标识信息是第一状态A或者第二状态B。
例如,以图6中,对应于相同横坐标上一个时钟信号TCK的子信息a、子信息b和子信息c作为示例。则为了得到子信息a,补偿装置30信号源10向测试平台20发送测试信号和时钟信号时,假设在时钟信号在T11时刻触发测试位置W1上的测试单元DUT0接收测试信号,此时测试信号在T11之前的T10时刻就开始发送,假设测试单元DUT0接收测试信号所需的最小建立时间为T20,T10早于T20,使得测试单元DUT0在T11时刻被时钟信号触发开始接收测试信号时,测试信号已经达到了稳定状态,因此子信息a中,测试单元DUT0根据时钟信号可以准确地接收到测试信号,故将图6中时钟信号、TIS=(T10-T11)对应的子信息a的标识信息记为第一状态A。
随后,为了得到子信息b,补偿装置30信号源10向测试平台20发送测试信号和时钟信号时,假设将TIS缩小为T20-T11,此时得到了如图7所示的时钟信号和测试信号的相对位置关系,为了得到这种位置关系,可以将测试信号的周期向后移动,或者将时钟信号的周期向前移动,可以理解,这些时钟信号和测试信号应该是同一个信号,以不同时刻规律进行排列。则在时钟信号在T11时刻触发测试位置W1上的测试单元DUT0接收测试信号,此时测试信号在T11之前的T20时刻就开始发送,使得测试单元DUT0在T11时刻被时钟信号触发开始接收测试信号时,测试信号已经达到了稳定状态,因此将图6中时钟信号、TIS=(T20-T11)对应的子信息b的标识信息记为第一状态A。同理,为了得到子信息c,由于在测试单元DUT0在T11时刻被时钟信号触发开始接收测试信号时,测试信号在T30才开始发送而无法达到稳定状态,因此子信息c中,测试单元DUT0根据时钟信号不能准确地接收到测试信号,故将图6中时钟信号、TIS=(T30-T10)对应的子信息c的标识信息记为第二状态B。
可以理解的是,当得到测试位置W1上的测试单元DUT0按照时钟信号和不同的TIS接收测试信号的多个位于图6中一列的所有子信息后,再按照第一预设规律调整时钟信号的频率TCK,用新的时钟信号重复上述过程,计算出图6中多列的所有子信息后,完成整个图6中,测试位置W1上的测试单元DUT0接收测试信号时的时间参数。
随后,将待测试单元DUT0从测试位置W1移动到另一个测试位置,并进行与W1位置上相同的SHMOO测试,从而得到每个测试位置处的测试单元在接收测试信号时的时间参数。例如,图8为本申请提供的另一种测试状态的示意图,示出了将测试单元DUT0设置在测试平台的测试位置W4处时的场景。图9为本申请提供的时间参数另一实施例的示意图,其中,示出了如图8所示的场景中,设置在测试位置W4上的测试单元DUT0,分别以不同的时钟信号和建立时间接收测试信号时的状态示意图,具体的获取时间参数的过程可以参考图10,图10为本申请提供的获取时间参数另一实施例的过程示意图,有关图8-图10所示实施例中得到测试单元DUT0在测试位置W4的图9所示的时间参数的过程,可以参照图5-图7中的描述,其具体实现方式及原理相同,不再赘述。
最终,将测试单元DUT0依次放置在测试平台20上每个测试位置W1-W8处,得到每个测试位置的时间参数。例如,图11为本申请提供的时间参数又一实施例的示意图,其中,示出了S101中所获取的所有多个测试位置W1-W8处所设置的每个测试单元DUT0的时间参数,由于时间参数与测试位置距离信号源的距离有关,因此W1-W4与W5-W8的时间参数一一对应且视为相同,故图11仅示出W1-W4的时间参数作为示例。
S102:补偿装置30根据目标时间参数和每个测试单元的时间参数,确定多个测试单元在测试平台20上所在的测试位置对应的补偿参数。
当确定每个测试位置处的时间参数后,可以根据目标时间参数对其他测试位置的时间参数进行补偿,目标测试单元的目标时间参数可以是提前获取的、或者可以是预置的。其中,由于在测试位置W1和W5处与信号源距离最近,传输路径上阻抗对测试信号的时延影响最小或者可视为没有影响,因此目标时间参数可以是测试平台20上,与信号源距离最近的测试位置W1和W5所对应的时间参数。在本实施例中,以目标时间参数为图6所示的测试单元DUT0在测试位置W1处的时间参数作为示例,则可以根据测试位置W1处的目标时间参数,对测试位置W2-W4和W6-W8的时间参数进行比较,从而得到W2-W4和W6-W8的每个测试位置上对应的补偿参数。
具体地,以图5所示的时间参数作为目标参数,调整如图9所示的测试位置W4的时间参数作为示例,则可以根据如图9所示的时间参数中,每个频率的时钟信号对应的多个临界建立时间,例如,将图9所示的子信息d-f对应频率的时钟信号的多个临界建立时间为子信息e对应的TIS,其中,当时钟信号的周期固定,以大于该子信息e的TIS接收测试信号时,其上方的子信息均对应于第一状态,以小于该子信息e的TIS接收测试信号时,其下方的子信息均对应于第二状态。按照相同的方式可以得到图9中的所有时钟信号TCK分别对应的多个临界TIS。随后,将图9中所有时钟信号的临界TIS,与图5中目标时间参数中相同时钟信号TCK对应的临界TIS作差,得到多个时钟信号对应的临界TIS之差,即为测试位置W4的时间参数所对应的补偿参数。
最终,按照上述相同的方法,补偿装置30可以确定出测试平台20上每个测试位置处时间参数的补偿参数。则在S103中,补偿装置30向信号源10发送S102中所确定的补偿参数,使得信号源10后续再向测试平台20上的测试单元发送时钟信号时,根据补偿参数对每个时钟信号进行时间补偿,从而保证接收到时钟信号的测试单元能够准确接收到测试信号。
例如,图12为本申请提供的对时间参数进行补偿的示意图,其中,子信息b对应于如图5的时间参数中,一个时钟信号与临界TIS=T20-T11时,对应的测试单元接收测试信号的波形示意图。子信息e对应于图9的时间参数中,相同时钟信号与临界TIS=T40-T11时,对应的测试单元接收测试信号的波形示意图。通过S102中两个时间参数的临界TIS作差后,可以得到图9的时间参数中该时钟信号的补偿参数为T40-T20。则当补偿装置30将这个补偿参数发送到信号源10后,信号源40可以在后续向测试位置W4处的测试单元发送测试信号时,将发给该测试单元的时钟信号向前移动T40-T20时间,此时对于测试单元接收的波形为图12的子信息e’所示,此时T40距离触发的时刻T11’之间的距离大于了最小建立时间,使得子信息e对应的标识信息从第二状态B切换到了子信息e’对应的标识信息第一状态A。
按照上述相同的方法,计算测试位置W2-W4的时间参数分别进行补偿后,可以得到补偿后的时间参数如图11所示的W2’-W4’,可以看出修改后的时间参数中对应于第一状态的子信息数量得到了增加。测试位置W6-W8的时间参数与W2-W4修改前后的状态相同,不再赘述。
在一些实施例中,上述对时间参数进行的补偿具体可以由如图13中的配置文件TPD_OFFSET中时间参数LINE1的修改实现,例如,图13为本申请提供的时间补偿的方式示意图,将向测试位置W2设置的DUT2的引脚F802输出的时钟信号的时间参数由362修改为392、将向测试位置W3设置的DUT3的引脚F803输出的时钟信号的时间参数由724修改为784以及将向测试位置W4设置的DUT4的引脚F804输出的时钟信号的时间参数由1086修改为1176等。需要说明的是,图13所示文件仅为示例,用于说明本申请的时间补偿的一种具体实现,而非对时间补偿方法、参数、数值进行的限定。
因此,本申请实施例提供的测试信号的时间补偿方法,在信号源向测试平台上的测试单元发送测试信号时,能够由补偿装置确定测试信号在不同测试位置的阻抗匹配给每个测试位置上侧测试单元所带来的时延,并根据时延对信号源向不同测试单元发送的时钟信号进行时间补偿,以克服由于阻抗匹配对测试信号带来的时延的技术问题,使得测试单元能够更加准确地接收到测试信号,进而提高了使用测试平台对DUT等器件进行测试的准确度。
在一些实施例中,可以按照如上方式对每个测试位置对应的时间参数进行补偿,而在另一些实施例中,可以首先确定测试平台上需要进行补偿的测试位置,随后再对所确定出的部分测试位置的时间参数进行补偿,从而减少无效的计算量,提高效率。例如,可以将一个标准测试单元分别放置在测试平台上的多个测试位置,并在信号源分别向该标准测试单元发送测试信号和时钟信号时,判断在每个测试位置处标准测试单元按照预设建立时间和接收到的时钟信号是否可以准确接收到测试信号,随后,将标准测试单元在多个测试位置上不能准确接收到测试信号的测试位置作为待补偿位置,并对待补偿位置处的时钟信号进行时间补偿,而对于标准测试单元在多个测试位置上能准确接收到测试信号的测试位置,不进行时间补偿。
在一些实施例中,本申请为了得到不同测试位置处对应的时间参数,采用相同的一个测试单元放置在不同的测试位置实现,而在另一些实施例中,若能够保证所有测试单元的阻抗相同或者近似可等效于相同,则可以使用不同的多个测试单元,同时设置在测试平台上的不同测试位置,从而同时获取每个测试位置上多个测试单元的时间参数。
在前述实施例中,对本申请实施例提供的测试信号的时间补偿方法进行了介绍,而为了实现上述本申请实施例提供的方法中的各功能,作为执行主体的补偿装置可以包括硬件结构和/或软件模块,以硬件结构、软件模块、或硬件结构加软件模块的形式来实现上述各功能。上述各功能中的某个功能以硬件结构、软件模块、还是硬件结构加软件模块的方式来执行,取决于技术方案的特定应用和设计约束条件。
例如,图14为本申请提供的测试信号的补偿装置一实施例的结构示意图,示出了补偿装置30的一种可能的实现方式,其中,补偿装置30包括:获取模块301,处理模块302和补偿模块303。
具体地,获取模块301被配置为在信号源向测试平台上的多个测试位置的测试单元发送测试信号时,获取每个测试单元的时间参数;其中,信号源到每个测试位置之间的传输路径上存在的阻抗不同,时间参数用于指示传输路径上的阻抗是否影响测试单元接收测试信号;处理模块302被配置为根据目标时间参数和每个测试单元的时间参数,确定多个测试单元所在的多个测试位置所对应的补偿参数;补偿模块303被配置为向信号源发送多个测试位置对应的多个补偿参数,以使信号源根据多个补偿参数,对向多个测试位置发送的时钟信号进行时间补偿。
在一些实施例中,目标时间参数用于指示:信号源到目标测试位置的传输路径上的阻抗是否影响目标测试位置上设置的目标测试单元接收测试信号;其中,目标测试位置是测试平台上与信号源距离最近的测试位置。
在一些实施例中,时间参数包括:多个频率的时钟信号、测试信号的多个建立时间以及标识信息的对应关系;其中,标识信息用于指示当测试单元分别以多个建立时间接收测试信号时,测试单元分别根据多个频率的时钟信号,是否能够准确接收到测试信号。
在一些实施例中,多个频率的时钟信号按照第一预设规律变化;多个建立时间按照第二预设规律变化。
在一些实施例中,标识信息包括:多个子信息,每个子信息用于指示测试单元以多个建立时间中的一个建立时间,接收多个频率中一个频率的时钟信号时,测试单元是否能够准确接收到测试信号;当子信息为第一状态时,指示测试单元以一个建立时间接收测试信号并根据一个频率的时钟信号,能够准确接收到测试信号;当子信息为第二状态时,指示测试单元以一个建立时间接收测试信号并根据一个频率的时钟信号,不能准确接收到测试信号。
在一些实施例中,获取模块301在确定多个测试单元中第一测试单元的时间参数时,具体被配置为,确定信号源向第一测试单元发送测试信号和多个频率的时钟信号中的第一时钟信号;按照第二预设规律,将第一测试单元的建立时间依次设置为多个建立时间;控制第一测试单元根据多个建立时间中的第一建立时间,以第一时钟信号接收测试信号;根据第一测试单元是否成功接收测试信号,确定第一时间参数中第一建立时间、第一时钟信号对应的标识信息。
在一些实施例中,处理模块302在确定多个测试单元中第一测试单元的第一补偿参数时,具体被配置为,确定第一时间参数中,每个频率的时钟信号对应的多个临界建立时间;其中,在第一测试单元以一个频率的时钟信号接收测试信号时,大于临界建立时间时的建立时间对应的子信息为第一状态,小于临界TIS的子信息为第二状态;通过目标时间参数中每个频率的时钟信号对应的多个临界建立时间,与第一时间参数中每个频率的时钟信号的多个临界建立时间之差,得到第一补偿参数。
在一些实施例中,获取模块301还用于,获取测试平台上目标测试单元的目标时间参数。
在一些实施例中,获取模块301还用于,当标准测试单元处于测试平台上多个测试位置时,信号源分别向多个测试位置处的标准测试单元发送测试信号和时钟信号;在每个测试位置,控制标准测试单元根据预设建立时间,以时钟信号接收测试信号;处理模块302还用于,确定标准测试单元在多个测试位置上,不能准确接收测试信号的测试位置为待补偿位置,并对待补偿位置处的时钟信号进行时间补偿。
需要说明的是,应理解以上装置的各个模块的划分仅仅是一种逻辑功能的划分,实际实现时可以全部或部分集成到一个物理实体上,也可以物理上分开。且这些模块可以全部以软件通过处理元件调用的形式实现;也可以全部以硬件的形式实现;还可以部分模块通过处理元件调用软件的形式实现,部分模块通过硬件的形式实现。可以为单独设立的处理元件,也可以集成在上述装置的某一个芯片中实现,此外,也可以以程序代码的形式存储于上述装置的存储器中,由上述装置的某一个处理元件调用并执行以上确定模块的功能。其它模块的实现与之类似。此外这些模块全部或部分可以集成在一起,也可以独立实现。这里所述的处理元件可以是一种集成电路,具有信号的处理能力。在实现过程中,上述方法的各步骤或以上各个模块可以通过处理器元件中的硬件的集成逻辑电路或者软件形式的指令完成。
例如,以上这些模块可以是被配置成实施以上方法的一个或多个集成电路,例如:一个或多个特定集成电路(application specific integrated circuit,ASIC),或,一个或多个微处理器(digital signal processor,DSP),或,一个或者多个现场可编程门阵列(field programmable gate array,FPGA)等。再如,当以上某个模块通过处理元件调度程序代码的形式实现时,该处理元件可以是通用处理器,例如中央处理器(centralprocessing unit,CPU)或其它可以调用程序代码的处理器。再如,这些模块可以集成在一起,以片上系统(system-on-a-chip,SOC)的形式实现。
在上述实施例中,可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时,可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时,全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质,(例如,软盘、硬盘、磁带)、光介质(例如,DVD)、或者半导体介质(例如固态硬盘solid state disk(SSD))等。
本申还提供一种电子设备,包括:处理器以及存储器;其中,存储器中存储有计算机程序,当处理器执行计算机程序时,处理器可用于执行如本申请前述实施例中任一的测试信号的时间补偿方法。
本申请还提供一种计算机可读存储介质,计算机可读存储介质存储有计算机程序,计算机程序被执行时可用于执行如本申请前述实施例中任一的测试信号的时间补偿方法。
本申请实施例还提供一种运行指令的芯片,所述芯片用于执行如本申请前述任一实施例中由补偿装置所执行的测试信号的时间补偿方法。
本申请实施例还提供一种程序产品,所述程序产品包括计算机程序,所述计算机程序存储在存储介质中,至少一个处理器可以从所述存储介质读取所述计算机程序,所述至少一个处理器执行所述计算机程序时可实现如本申请前述任一实施例中由电子设备所执行的测试信号的时间补偿方法。
本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时,执行包括上述各方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上各实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述各实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (18)
1.一种测试信号的时间补偿方法,其特征在于,包括:
信号源向测试平台上的多个测试位置的测试单元发送测试信号时,获取每个所述测试单元的时间参数;其中,所述信号源到每个所述测试位置之间的传输路径上存在的阻抗不同,所述时间参数用于指示传输路径上的阻抗是否影响所述测试单元接收所述测试信号;
根据目标时间参数和每个所述测试单元的时间参数,确定所述多个测试单元所在的多个测试位置所对应的补偿参数;
向所述信号源发送所述多个测试位置对应的多个补偿参数,以使所述信号源根据所述多个补偿参数,对向所述多个测试位置发送的时钟信号进行时间补偿。
2.根据权利要求1所述的方法,其特征在于,
所述目标时间参数用于指示:所述信号源到目标测试位置的传输路径上的阻抗是否影响所述目标测试位置上设置的目标测试单元接收所述测试信号;其中,所述目标测试位置是所述测试平台上与所述信号源距离最近的测试位置。
3.根据权利要求1或2所述的方法,其特征在于,
所述时间参数包括:多个频率的时钟信号、测试信号的多个建立时间以及标识信息的对应关系;
其中,所述标识信息用于指示当所述测试单元分别以多个建立时间接收所述测试信号时,所述测试单元分别根据所述多个频率的时钟信号,是否能够准确接收到所述测试信号。
4.根据权利要求3所述的方法,其特征在于,
所述多个频率的时钟信号按照第一预设规律变化;
所述多个建立时间按照第二预设规律变化。
5.根据权利要求4所述的方法,其特征在于,
所述标识信息包括:多个子信息,每个子信息用于指示所述测试单元以所述多个建立时间中的一个建立时间,根据所述多个频率中一个频率的时钟信号,是否能够准确接收到所述测试信号;
当所述子信息为第一状态时,指示所述测试单元以一个建立时间接收所述测试信号并根据一个频率的时钟信号,能够准确接收到测试信号;
当所述子信息为第二状态时,指示所述测试单元以一个建立时间接收所述测试信号并根据一个频率的时钟信号,不能准确接收到测试信号。
6.根据权利要求5所述的方法,其特征在于,所述获取每个所述测试单元的时间参数中,对于所述多个测试单元中的第一测试单元,获取所述第一测试单元的第一时间参数,包括:
确定所述信号源向所述第一测试单元发送所述测试信号和多个频率的时钟信号中的第一时钟信号;
按照所述第二预设规律,将所述第一测试单元的建立时间依次设置为所述多个建立时间;
控制所述第一测试单元根据所述多个建立时间中的第一建立时间,以所述第一时钟信号接收所述测试信号;
根据所述第一测试单元是否成功接收所述测试信号,确定所述第一时间参数中第一建立时间、第一时钟信号对应的标识信息。
7.根据权利要求6所述的方法,其特征在于,对于所述多个测试单元中的第一测试单元,根据目标时间参数和所述第一测试单元的第一时间参数,确定所述第一测试单元所在的第一测试位置对应的第一补偿参数,包括:
确定所述第一时间参数中,每个频率的时钟信号对应的多个临界建立时间;其中,在所述第一测试单元以一个频率的时钟信号接收测试信号时,大于所述临界建立时间时的建立时间对应的子信息为所述第一状态,小于所述临界建立时间的子信息为所述第二状态;
通过所述目标时间参数中每个频率的时钟信号对应的多个临界建立时间,与所述第一时间参数中每个频率的时钟信号的多个临界建立时间之差,得到所述第一补偿参数。
8.根据权利要求7所述的方法,其特征在于,所述方法还包括:
获取所述测试平台上目标测试单元的目标时间参数。
9.根据权利要求8所述的方法,其特征在于,所述方法还包括:
当标准测试单元处于所述测试平台上多个测试位置时,信号源分别向所述多个测试位置处的所述标准测试单元发送测试信号和时钟信号;
在每个测试位置,控制所述标准测试单元根据预设建立时间,以所述时钟信号接收所述测试信号;
确定所述标准测试单元在所述多个测试位置上,不能准确接收所述测试信号的测试位置为待补偿位置,并对所述待补偿位置处的时钟信号进行时间补偿。
10.一种测试信号的时间补偿装置,其特征在于,包括:
获取模块,被配置为在信号源向测试平台上的多个测试位置的测试单元发送测试信号时,获取每个所述测试单元的时间参数;其中,所述信号源到每个所述测试位置之间的传输路径上存在的阻抗不同,所述时间参数用于指示传输路径上的阻抗是否影响所述测试单元接收所述测试信号;
处理模块,被配置为根据目标时间参数和每个所述测试单元的时间参数,确定所述多个测试单元所在的多个测试位置所对应的补偿参数;
补偿模块,被配置为向所述信号源发送所述多个测试位置对应的多个补偿参数,以使所述信号源根据所述多个补偿参数,对向所述多个测试位置发送的时钟信号进行时间补偿。
11.根据权利要求10所述的装置,其特征在于,
所述目标时间参数用于指示:所述信号源到目标测试位置的传输路径上的阻抗是否影响所述目标测试位置上设置的目标测试单元接收所述测试信号;其中,所述目标测试位置是所述测试平台上与所述信号源距离最近的测试位置。
12.根据权利要求10或11所述的装置,其特征在于,
所述时间参数包括:多个频率的时钟信号、测试信号的多个建立时间以及标识信息的对应关系;其中,所述标识信息用于指示当所述测试单元分别以多个建立时间接收所述测试信号时,所述测试单元分别根据所述多个频率的时钟信号,是否能够准确接收到所述测试信号。
13.根据权利要求12所述的装置,其特征在于,
所述多个频率的时钟信号按照第一预设规律变化;
所述多个建立时间按照第二预设规律变化。
14.根据权利要求13所述的装置,其特征在于,
所述标识信息包括:多个子信息,每个子信息用于指示所述测试单元以所述多个建立时间中的一个建立时间,接收所述多个频率中一个频率的时钟信号时,所述测试单元是否能够准确接收到所述测试信号;
当所述子信息为第一状态时,指示所述测试单元以一个建立时间接收所述测试信号并根据一个频率的时钟信号,能够准确接收到测试信号;
当所述子信息为第二状态时,指示所述测试单元以一个建立时间接收所述测试信号并根据一个频率的时钟信号,不能准确接收到测试信号。
15.根据权利要求14所述的装置,其特征在于,所述获取模块在确定所述多个测试单元中第一测试单元的时间参数时,具体被配置为,
确定所述信号源向所述第一测试单元发送所述测试信号和多个频率的时钟信号中的第一时钟信号;
按照所述第二预设规律,将所述第一测试单元的建立时间依次设置为所述多个建立时间;
控制所述第一测试单元根据所述多个建立时间中的第一建立时间,以所述第一时钟信号接收所述测试信号;
根据所述第一测试单元是否成功接收所述测试信号,确定所述第一时间参数中第一建立时间、第一时钟信号对应的标识信息。
16.根据权利要求15所述的装置,其特征在于,所述确定模块在确定所述多个测试单元中第一测试单元的第一补偿参数时,具体被配置为,
确定所述第一时间参数中,每个频率的时钟信号对应的多个临界建立时间;其中,在所述第一测试单元以一个频率的时钟信号接收测试信号时,大于所述临界建立时间时的建立时间对应的子信息为所述第一状态,小于所述临界TIS的子信息为所述第二状态;
通过所述目标时间参数中每个频率的时钟信号对应的多个临界建立时间,与所述第一时间参数中每个频率的时钟信号的多个临界建立时间之差,得到所述第一补偿参数。
17.根据权利要求16所述的装置,其特征在于,所述获取模块还用于,获取所述测试平台上目标测试单元的目标时间参数。
18.根据权利要求17所述的装置,其特征在于,
所述获取模块还用于,当标准测试单元处于所述测试平台上多个测试位置时,信号源分别向所述多个测试位置处的所述标准测试单元发送测试信号和时钟信号;在每个测试位置,控制所述标准测试单元根据预设建立时间,以所述时钟信号接收所述测试信号;
所述处理模块还用于,确定所述标准测试单元在所述多个测试位置上,不能准确接收所述测试信号的测试位置为待补偿位置,并对所述待补偿位置处的时钟信号进行时间补偿。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110753138.9A CN115561566A (zh) | 2021-07-02 | 2021-07-02 | 测试信号的时间补偿方法及装置 |
US17/657,427 US11860226B2 (en) | 2021-07-02 | 2022-03-31 | Time offset method and device for test signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110753138.9A CN115561566A (zh) | 2021-07-02 | 2021-07-02 | 测试信号的时间补偿方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115561566A true CN115561566A (zh) | 2023-01-03 |
Family
ID=84737678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110753138.9A Pending CN115561566A (zh) | 2021-07-02 | 2021-07-02 | 测试信号的时间补偿方法及装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11860226B2 (zh) |
CN (1) | CN115561566A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117269738A (zh) * | 2023-11-23 | 2023-12-22 | 杭州至千哩科技有限公司 | 一种交流信号的校准方法、装置、设备及介质 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2001296891A1 (en) * | 2000-09-22 | 2002-04-02 | Don Mccord | Method and system for wafer and device-level testing of an integrated circuit |
US7076385B2 (en) * | 2004-11-23 | 2006-07-11 | Guide Technology, Inc. | System and method for calibrating signal paths connecting a device under test to a test system |
JP4721762B2 (ja) * | 2005-04-25 | 2011-07-13 | 株式会社アドバンテスト | 試験装置 |
US9201092B2 (en) * | 2010-04-14 | 2015-12-01 | Advantest Corporation | Apparatus and method for testing a plurality of devices under test |
CN108614206B (zh) | 2018-04-03 | 2020-08-04 | 上海华力微电子有限公司 | 一种芯片测试装置、测试方法及测试板 |
-
2021
- 2021-07-02 CN CN202110753138.9A patent/CN115561566A/zh active Pending
-
2022
- 2022-03-31 US US17/657,427 patent/US11860226B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117269738A (zh) * | 2023-11-23 | 2023-12-22 | 杭州至千哩科技有限公司 | 一种交流信号的校准方法、装置、设备及介质 |
CN117269738B (zh) * | 2023-11-23 | 2024-03-12 | 杭州至千哩科技有限公司 | 一种交流信号的校准方法、装置、设备及介质 |
Also Published As
Publication number | Publication date |
---|---|
US20230003796A1 (en) | 2023-01-05 |
US11860226B2 (en) | 2024-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104541174B (zh) | 用于输入/输出缓冲器电路的评估的方法、系统和装置 | |
US20040122607A1 (en) | System and method of measuring a signal propagation delay | |
JPH11271406A (ja) | 集積回路を試験するデバイスの構成要素の許容差を試験する装置 | |
TWI608704B (zh) | 用於測試資料封包信號收發器的系統及方法 | |
CN114584228B (zh) | 一种wifi生产测试校准系统、方法及电子设备 | |
KR20150073199A (ko) | 온 칩 지연 발생을 활용하는 디바이스들에 대한 입/출력 지연 검사 | |
US20100213950A1 (en) | System in package batch test method and batch test system thereof | |
KR20160088895A (ko) | 데이터 패킷 신호 트랜시버 테스트 동안의 동적 신호 간섭 검출을 위한 시스템 및 방법 | |
US10684930B2 (en) | Functional testing of high-speed serial links | |
CN111337820A (zh) | 数字芯片扫描链测试方法、装置、设备及介质 | |
CN115561566A (zh) | 测试信号的时间补偿方法及装置 | |
US20200174073A1 (en) | Device inspection method | |
US20130259100A1 (en) | Information processing apparatus, testing method, and computer-readable recording medium having stored therein testing program | |
US7184932B1 (en) | Reliability prediction for complex components | |
US10482207B2 (en) | Verification support apparatus and design verification support method | |
CN118076960A (zh) | 预测设备将失败的测试 | |
US7401272B1 (en) | Apparatus and method for high speed sampling or testing of data signals using automated testing equipment | |
US20230184831A1 (en) | Server jtag component adaptive interconnection system and method | |
US10324131B1 (en) | Laser-based integrated circuit testing techniques | |
CN113268390A (zh) | 一种mSATA接口的测试治具、系统以及方法 | |
CN112083318A (zh) | 一种芯片功耗的检测方法和装置 | |
CN113407408B (zh) | 数据传输规则验证方法、装置、设备和存储介质 | |
CN113868044B (zh) | 信号测试方法、装置、计算机设备和存储介质 | |
US20240005072A1 (en) | Method and apparatus for checking data processing circuit, and electronic device | |
CN109541426A (zh) | 一种晶圆测试中测试仪自动读取参数的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |