CN112083318A - 一种芯片功耗的检测方法和装置 - Google Patents

一种芯片功耗的检测方法和装置 Download PDF

Info

Publication number
CN112083318A
CN112083318A CN202011004309.XA CN202011004309A CN112083318A CN 112083318 A CN112083318 A CN 112083318A CN 202011004309 A CN202011004309 A CN 202011004309A CN 112083318 A CN112083318 A CN 112083318A
Authority
CN
China
Prior art keywords
power consumption
module
detected
excitation
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011004309.XA
Other languages
English (en)
Inventor
毛晟
陈锴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Biren Intelligent Technology Co Ltd
Original Assignee
Shanghai Biren Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Biren Intelligent Technology Co Ltd filed Critical Shanghai Biren Intelligent Technology Co Ltd
Priority to CN202011004309.XA priority Critical patent/CN112083318A/zh
Publication of CN112083318A publication Critical patent/CN112083318A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明实施例提供一种芯片功耗的检测方法和装置，其中，芯片功耗的检测装置包括：检测源；功耗激励产生模块，所述功耗激励产生模块与所述检测源连接；至少一个待检测模块，所述功耗激励产生模块与至少一个所述待检测模块连接。所述芯片功耗的检测方法包括：检测源发送使能信号至功耗激励产生模块，以使所述功耗激励产生模块生成激励信号；功耗激励产生模块将所述激励信号输入至目标待检测模块，以得到所述目标待检测模块的真实功耗，以满足后续对芯片功耗分析的需求。

Description

一种芯片功耗的检测方法和装置
技术领域
本发明涉及芯片技术领域，尤其涉及一种芯片功耗的检测方法和装置。
背景技术
功耗检测和功耗分析在芯片领域变得越来越重要，已成为芯片开发流程中必不可少的环节。
在仿真阶段，可以通过功耗分析工具预估芯片的功耗，但是在芯片制成以后，真实芯片只能测量一条功耗供应线的电流来预估功耗，无法得到芯片中的各个模块的真实功耗。
图1示出了现有技术中的一个芯片的结构。图1中的芯片包括A、B、C、D四个模块，四个模块通过供电网络连接。在进行功耗测量时，先测量模块A、B、C、D加在一起所消耗的电流，然后通过公式P＝IV得到当前供电网中总功耗信息。若当前供电网络整体功耗超出预期，则没有有效手段对内部各个模块进行分类调试。现有技术只知晓芯片内部多模块的总功耗与预期阈值，并不知晓各模块具体功耗参数，无法有效满足芯片内部功耗分析要求。
发明内容
本发明实施例提供一种芯片功耗的检测方法和装置，用以解决现有技术中无法检测芯片中各个模块的真实功耗的缺陷，实现对芯片中各个模块的真实功耗的检测。
本发明实施例提供一种芯片功耗的检测装置，包括：
检测源；
功耗激励产生模块，所述功耗激励产生模块与所述检测源连接，所述检测源发送使能信号至所述功耗激励产生模块，以使所述功耗激励产生模块产生激励信号；
至少一个待检测模块，所述功耗激励产生模块与至少一个所述待检测模块连接，以使所述功耗激励产生模块将所述激励信号输入至目标待检测模块，以得到所述目标待检测模块的真实功耗。
根据本发明一个实施例的芯片功耗的检测装置，还包括：寄存器，所述检测源通过所述寄存器与所述功耗激励产生模块连接，所述寄存器接收所述使能信号，并将所述使能信号发送至对应的功耗激励产生模块。
根据本发明一个实施例的芯片功耗的检测装置，每个待检测模块的输入端连接有选择单元，所述选择单元分别与所述功耗激励产生模块和原输入信号端连接；
所述选择单元与所述寄存器连接，用于在所述目标待检测模块的选择单元接收到所述寄存器发送的使能信号的情况下，所述功耗激励产生模块与所述目标待检测模块通过所述选择单元导通。
根据本发明一个实施例的芯片功耗的检测装置，所述待检测模块为多个，每个所述待检测模块内设置有对应的所述功耗激励产生模块，且每个所述功耗激励产生模块与对应的所述待检测模块的选择单元连接；
多个所述待检测模块的选择单元均与所述寄存器连接，所述寄存器将所述使能信号发送至目标待检测模块的选择单元。
根据本发明一个实施例的芯片功耗的检测装置，所述待检测模块为多个，所述功耗激励产生模块为一个，且所述功耗激励产生模块分别与多个所述待检测模块的所述选择单元连接；
多个所述待检测模块的选择单元均与所述寄存器连接，所述寄存器将所述使能信号发送至目标待检测模块的选择单元。
根据本发明一个实施例的芯片功耗的检测装置，所述待检测模块包括至少一个子模块；
至少一个所述子模块均与所述功耗激励产生模块连接，以使所述功耗激励产生模块将所述激励信号输入至目标子模块，以得到所述目标子模块的真实功耗。
根据本发明一个实施例的芯片功耗的检测装置，每个子模块的输入端连接有子选择单元，所述检测源通过所述寄存器分别与每个子选择单元连接；
每个子模块的子选择单元与所述功耗激励产生模块连接；
在所述目标子模块的子选择单元接收到所述寄存器发送的使能信号的情况下，所述功耗激励产生模块与所述目标子模块通过所述子选择单元导通。
根据本发明一个实施例的芯片功耗的检测装置，所述检测装置还连接有比较运算单元和检测器；
所述检测器在检测到目标待检测模块在输入激励信号之后的功耗的情况下，所述比较运算单元将所述目标待检测模块在输入激励信号之前的功耗与输入激励信号之后的功耗相比较，得到所述目标待检测模块的真实功耗。
本发明实施例还提供一种芯片功耗的检测方法，用于如上述任一种所述的芯片功耗的检测装置，所述检测方法包括：
检测源发送使能信号至功耗激励产生模块，以使所述功耗激励产生模块生成激励信号；
功耗激励产生模块将所述激励信号输入至目标待检测模块，以得到所述目标待检测模块的真实功耗。
根据本发明一个实施例的芯片功耗的检测方法，检测源发送使能信号至功耗激励产生模块，包括：所述检测源发送所述使能信号至寄存器，所述寄存器将所述使能信号发送至对应的功耗激励产生模块；
在所述功耗激励产生模块将所述激励信号输入至目标待检测模块之前，所述方法还包括：在所述目标待检测模块的选择单元接收到所述寄存器发送的使能信号的情况下，所述功耗激励产生模块与所述目标待检测模块通过所述选择单元导通。
根据本发明一个实施例的芯片功耗的检测方法，在所述待检测模块包括至少一个子模块的情况下，所述方法还包括：所述功耗激励产生模块将所述激励信号输入至目标子模块，以得到所述目标子模块的真实功耗。
根据本发明一个实施例的芯片功耗的检测方法，在所述功耗激励产生模块将所述激励信号输入至目标子模块之前，所述方法还包括：
在所述目标子模块的子选择单元接收到所述寄存器发送的使能信号的作用下，所述功耗激励产生模块与所述目标子模块通过所述子选择单元导通。
根据本发明一个实施例的芯片功耗的检测方法，检测装置还连接有比较运算单元和检测器；
功耗激励产生模块将所述激励信号输入至目标待检测模块，以得到所述目标待检测模块的真实功耗，包括：
功耗激励产生模块将所述激励信号输入至目标待检测模块，以得到所述目标待检测模块在输入激励信号之后的功耗；
所述检测器在检测到目标待检测模块在输入激励信号之后的功耗的情况下，所述检测器将所述目标待检测模块在输入激励信号之后的功耗发送至所述比较运算单元；
所述比较运算单元将所述目标待检测模块在输入激励信号之前的功耗与输入激励信号之后的功耗相比较，得到所述目标待检测模块的真实功耗。
本发明实施例还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述芯片功耗的检测方法的步骤。
本发明实施例还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述芯片功耗的检测方法的步骤。
本发明实施例提供的芯片功耗的检测方法和装置，通过在芯片中设置检测源和功耗激励产生模块，检测源发送使能信号至功耗激励产生模块，以使功耗激励产生模块产生激励信号，用于待检测模块产生功耗，然后再使功耗激励产生模块将激励信号输入至目标待检测模块，从而可以得到目标待检测模块的真实功耗，以满足后续对芯片功耗分析的需求。
另外，本发明实施例提供的芯片功耗的检测方法和装置，设置检测源通过寄存器将使能信号发送至功耗激励产生模块，通过寄存器可以在多个功耗激励产生模块中确定发送使能信号的功耗激励产生模块。
再者，本发明实施例提供的芯片功耗的检测装置，可以只设置单个功耗激励产生模块，单个功耗激励产生模块与至少一个待检测模块连接，也可以在每个待检测模块内设置功耗激励产生模块，以实现得到任一个待检测模块的真实功耗的目的。
再次，每个待检测模块还可以包括至少一个子模块，通过本发明实施例的芯片功耗的检测方法和装置，还可以进一步得到每个子模块的真实功耗，以满足后续对芯片功耗的进一步精确分析的需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术提供的一种芯片功耗校验的示意图；
图2是本发明实施例提供的一种芯片功耗的检测装置的结构示意图；
图3是本发明实施例提供的另一种芯片功耗的检测装置的结构示意图；
图4是本发明实施例提供的又一种芯片功耗的检测装置的结构示意图；
图5是本发明实施例提供的一种芯片功耗的检测方法的流程示意图；
图6是本发明实施例提供的另一种芯片功耗的检测方法的流程示意图；
图7是本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例公开了一种芯片功耗的检测装置，包括：检测源、功耗激励产生模块以及至少一个待检测模块。
其中，检测源用于产生使能信号，使功耗激励产生模块生成激励信号。
检测源可以为多种，例如中央处理器的核，或者用于芯片内部测试的测试接口，如联合测试工作组(Joint Test Action Group，JTAG)接口。
功耗激励产生模块与检测源连接，检测源发送使能信号至所述功耗激励产生模块，以使功耗激励产生模块产生激励信号。
功耗激励产生模块与至少一个所述待检测模块连接，以使所述功耗激励产生模块将所述激励信号输入至目标待检测模块，以得到所述目标待检测模块的真实功耗。
需要注意的是，功耗激励产生模块可以为一个，也可以为多个，例如对芯片内部待检测模块进行分组配以多个功耗激励产生模块，分散布置于芯片内部。通过确定待激励的目标待检测模块，并将激励信号输入目标待检测模块，以实现依次对芯片中的各个待检测模块进行功耗的测量。
本发明实施例提供的芯片功耗的检测装置，通过在芯片中设置检测源和功耗激励产生模块，检测源发送使能信号至功耗激励产生模块，以使功耗激励产生模块产生激励信号，用于待检测模块产生功耗，然后再使功耗激励产生模块将激励信号输入至目标待检测模块，从而可以得到目标待检测模块的真实功耗，以满足后续对芯片功耗分析的需求。
为了实现芯片中确定待激励的目标待检测模块，本发明实施例公开了一种芯片功耗的检测装置，参见图2和图3，除去包括检测源、功耗激励产生模块以及至少一个待检测模块之外，本实施例还包括：寄存器，所述检测源通过寄存器与功耗激励产生模块连接，寄存器接收使能信号，并将使能信号发送至对应的功耗激励产生模块。
通过寄存器，可以确定芯片中的目标待检测模块，进而可以实现后续步骤中对该目标待检测模块的功耗测量。
具体地，每个待检测模块的输入端连接有选择单元，所述选择单元分别与功耗激励产生模块和原输入信号端连接；
选择单元与寄存器连接，用于在目标待检测模块的选择单元接收到寄存器发送的使能信号的情况下，功耗激励产生模块与目标待检测模块通过选择单元导通。
例如，芯片中包括四个待检测模块A、B、C、D，寄存器分别与该四个待检测模块A、B、C、D的选择单元连接。开始工作时，所有的待检测模块处于空闲状态。当寄存器将使能信号发送至对应的待检测模块的选择单元时，例如待检测模块C的选择单元，则功耗激励产生模块与待检测模块C通过选择单元导通，以使功耗激励产生模块将激励信号传输至待检测模块C。
可选地，对于功耗激励产生模块的设置，可以分两种情况：
一种情况下，参见图2，每个待检测模块设置有对应的功耗激励产生模块。设计时，功耗激励产生模块可以位于待检测模块的外部，也可以位于待检测模块的内部。为了节省芯片空间，本实施例中将功耗激励产生模块制作于待检测模块内部，且功耗激励产生模块通过电路与对应的待检测模块的选择单元连接，这样就可以为该待检测模块产生相应的激励信号。多个待检测模块的选择单元均与寄存器连接，寄存器将使能信号发送至目标待检测模块的选择单元。
以图2中的芯片包括四个待检测模块A、B、C、D为例，四个待检测模块的输入端口连接有对应的选择单元，每个待检测模块中设置有功耗激励产生模块，且每个待检测模块的功耗激励产生模块分别与寄存器连接。此种情况下，芯片内部的各个待检测模块具有相对独立的功耗激励产生模块，可分配于不同模块设计开发人员自行调整激励产生细节。使得各待检测模块的激励产生更为精准，自适应性更强，也更易实现芯片时序收敛。
另一种情况下，参见图3，功耗激励产生模块只有一个，该功耗激励产生模块分别与多个待检测模块的选择单元连接。多个待检测模块的选择单元均与寄存器连接，寄存器将使能信号发送至目标待检测模块的选择单元。
以图3中的芯片包括四个待检测模块A、B、C、D为例，检测源通过寄存器与功耗激励产生模块连接，寄存器接收使能信号，并将使能信号发送至对应的功耗激励产生模块。功耗激励产生模块分别与四个待检测模块的选择单元连接，四个待检测模块的选择单元均与寄存器连接。以寄存器将使能信号发送至待检测模块B的选择单元为例，功耗激励产生模块与待检测模块B实现导通，以使功耗激励产生模块的激励信号经由选择单元发送至待检测模块B。
此种情况下，芯片内的功耗激励产生模块需要独立于待检测模块而设置。由于功耗激励产生模块只有一个，所以可以进一步地节省芯片内的面积。且由于激励产生模块移到待检测模块外部，从而后续所测量功耗会排除功耗激励模块的自身功耗，使之对待检测模块通用功能模式下的功耗测量更加精准。
若在后续功耗测量迭代时，发现前仿的功耗和芯片的功耗不一致的情况下，可以在芯片上产生和芯片流片前的寄存器传输级仿真和门级网表仿真一样的激励信号，然后通过对芯片中各待检测模块的真实功耗与寄存器传输级或门级网表仿真功耗对比分析，进而找到功耗不同的原因，优化芯片流片前功耗分析预测流程和方法学。
进一步地，参见图2和图3，检测装置还连接有比较运算单元和检测器。检测器在检测到目标待检测模块在输入激励信号之后的功耗的情况下，检测器将检测到的目标待检测模块的功耗发送至比较运算单元；比较运算单元将目标待检测模块在输入激励信号之前的功耗与输入激励信号之后的功耗相比较，得到目标待检测模块的真实功耗。
本发明实施例中，检测器和比较运算单元可以为硬件单元，也可以为软件单元，当然也可以为硬件和元件结合形成的单元，本实施例不做具体的限定。
其中，检测器可以在设定周期内主动轮询各个待检测模块，以获取各个待检测模块最新的功耗。那么，对于目标待检测模块在输入激励信号之前的功耗，检测器在前面的周期内就已经获得，并存储于本地的存储空间，例如内存、硬盘存储区域等。
在得到待检测模块的真实功耗之后，还可以进一步通过模块的真实功耗实现另外的分析任务。例如将待检测模块的真实功耗与流片前门级网表仿真功耗相比较，分析寻找功耗差异原因所在。对于流片前门级网表仿真功耗，可以在芯片的仿真阶段，通过仿真结果FSDB文件加上PTPX工具来得到。
通过分析比较各个模块真实功耗和流片前门级网表仿真功耗，寻找定位功耗差异原因，进一步完善流片前功耗仿真预测流程，并确定真实功耗问题所在。
本发明实施例提供的芯片功耗的检测装置，可以只设置单个功耗激励产生模块，单个功耗激励产生模块与至少一个待检测模块连接，也可以在每个待检测模块内设置功耗激励产生模块，以实现得到任一个待检测模块的真实功耗的目的。
本发明实施例的芯片功耗的检测装置，除去在芯片内设置多个待检测模块之外，还可以进一步地在每个待检测模块中设置多个子模块，并进一步地实现测量任一子模块的功耗的目的。
具体地，参见图4，本发明实施例公开了一种芯片功耗的检测装置，对于每个待检测模块，包括至少一个子模块，至少一个子模块均与功耗激励产生模块连接，以使功耗激励产生模块将激励信号输入至目标子模块，以得到目标子模块的真实功耗。
可选地，每个子模块的输入端连接有子选择单元，检测源通过寄存器分别与每个子选择单元连接，每个子模块的子选择单元与功耗激励产生模块连接。
在目标子模块的子选择单元接收到寄存器发送的使能信号的情况下，功耗激励产生模块与目标子模块通过子选择单元导通。
以图4为例，图4示出了芯片中的其中一个待检测模块A，待检测模块A中设置有功耗激励产生模块，该功耗激励产生模块与待检测模块A的选择单元相连接，用于待检测模块A接收功耗激励产生模块的激励信号；且该功耗激励产生模块与寄存器连接，用于功耗激励产生模块接收寄存器的使能信号。具体的信号传输的过程在前述内容中已经详述，在此便不再赘述。
更为具体地，待检测模块A包括四个子模块A1～A4，四个子模块A1～A4分别连接有子选择单元。模块A中的功耗激励产生模块分别与四个子模块A1～A4的子选择单元连接。另外，四个子模块A1～A4的子选择单元分别与寄存器连接，用于接收寄存器的使能信号。例如子模块A1接收到寄存器的使能信号，功耗激励产生模块与子模块A1实现导通，以使激励信号发送至子模块A1。
本发明实施例的芯片功耗的检测装置，通过在每个待检测模块设置至少一个子模块，还可以进一步得到每个子模块的真实功耗，以满足后续对芯片功耗的进一步精确分析的需求。
本发明实施例公开了一种芯片功耗的检测方法，参见图5，用于如上述实施例所述的芯片功耗的检测装置，所述方法包括下述步骤501～502：
501、检测源发送使能信号至功耗激励产生模块，以使所述功耗激励产生模块生成激励信号。
具体地，对于一种结构，芯片中包括多个待检测模块，功耗激励产生模块可以为一个，该功耗激励产生模块分别与芯片中的多个待检测模块连接。
对于此种结构的芯片，检测源将使能信号直接发送至该功耗激励产生模块，以使功耗激励产生模块生成激励信号。
对于另外一种结构，芯片中包括多个待检测模块，每个待检测模块具有对应的功耗激励产生模块。可以在制作时，将功耗激励产生模块设置于对应的待检测模块内部。
对于此种结构的芯片，检测源将使能信号发送至对应的功耗激励产生模块，以使功耗激励产生模块生成激励信号。
502、功耗激励产生模块将所述激励信号输入至目标待检测模块，以得到所述目标待检测模块的真实功耗。
对于每个待检测模块具有对应的功耗激励产生模块的结构，功耗激励产生模块可以直接将激励信号输入至对应的待检测模块，以得到所述目标待检测模块的真实功耗。
例如，参见图2，芯片包括4个待检测模块A、B、C、D，每个待检测模块有对应的功耗激励产生模块。若待检测模块C对应的功耗激励产生模块接收到使能信号，该功耗激励产生模块生成激励信号输入至待检测模块C。
具体地，每个功耗激励产生模块与对应的待检测模块的选择单元连接，寄存器与芯片中的多个待检测模块的选择单元分别连接。检测源发送使能信号至寄存器，寄存器将使能信号发送至待检测模块C对应的功耗激励产生模块；同时寄存器将使能信号发送至待检测模块C的选择单元，从而可以使功耗激励产生模块与待检测模块C导通，以使功耗激励产生模块可以将激励信号输入至待检测模块C。
对于芯片中只有一个功耗激励产生模块的结构，功耗激励产生模块可以将激励信号输入至目标待检测模块，以得到所述目标待检测模块的真实功耗。如何确定目标待检测模块，则需要寄存器来决定。
具体地，参见图3，检测源与寄存器连接，寄存器分别与多个待检测模块的选择单元连接，而且功耗激励产生模块分别与多个待检测模块的选择单元连接。检测源发送使能信号至寄存器，寄存器将使能信号发送至对应的功耗激励产生模块；同时寄存器将使能信号发送至目标待检测模块的选择单元，从而可以使功耗激励产生模块与目标待检测模块导通，以使功耗激励产生模块可以将激励信号输入至目标待检测模块。
对应地，在所述功耗激励产生模块将激励信号输入至目标待检测模块之前，所述方法还包括：在目标待检测模块的选择单元接收到寄存器发送的使能信号的情况下，功耗激励产生模块与目标待检测模块通过选择单元导通。
本发明实施例提供的芯片功耗的检测方法，通过在芯片中设置检测源和功耗激励产生模块，检测源发送使能信号至功耗激励产生模块，使功耗激励产生模块产生激励信号，用于待检测模块产生功耗，然后再使功耗激励产生模块将激励信号输入至目标待检测模块，从而可以得到目标待检测模块的真实功耗，以满足后续对芯片功耗分析的需求。
另外，本发明实施例提供的芯片功耗的检测方法，设置检测源通过寄存器将使能信号发送至功耗激励产生模块，通过寄存器在多个功耗激励产生模块中确定发送使能信号的功耗激励产生模块。
本发明实施例公开了一种芯片功耗的检测方法，参见图6，用于如上述实施例所述的芯片功耗的检测装置，包括：
601、所述检测源发送所述使能信号至寄存器，所述寄存器将所述使能信号发送至对应的功耗激励产生模块，以使所述功耗激励产生模块生成激励信号。
602、在目标待检测模块的选择单元接收到寄存器发送的使能信号的情况下，功耗激励产生模块与目标待检测模块通过选择单元导通。
603、功耗激励产生模块将所述激励信号输入至目标待检测模块，以得到目标待检测模块在输入激励信号之后的功耗。
本发明实施例中的芯片功耗的检测装置，可以只设置单个功耗激励产生模块，单个功耗激励产生模块与至少一个待检测模块连接，也可以在每个待检测模块内设置功耗激励产生模块。
对于上述两种芯片功耗的检测装置的具体结构，可以参见前述实施例的详细内容，在此便不再赘述。
604、检测器在检测到目标待检测模块在输入激励信号之后的功耗的情况下，检测器将目标待检测模块在输入激励信号之后的功耗发送至比较运算单元。
对于检测器和比较运算单元的设置，在前述实施例中已经详述，在此便不再赘述。
605、比较运算单元将目标待检测模块在输入激励信号之前的功耗与输入激励信号之后的功耗相比较，得到目标待检测模块的真实功耗。
其中，对于目标待检测模块在输入激励信号之前的功耗，检测器可以在设定周期内主动轮询各个待检测模块，以获取各个模块最新的功耗。那么，对于目标待检测模块在输入激励信号之前的功耗，检测器在前面的周期内就已经获得，并存储于本地的存储空间，例如内存、硬盘存储区域等。
更为详尽地，对于待检测模块包括至少一个子模块的情况，如前述实施例以及图4所示，所述方法还包括下述步骤S61～S62：
S61、在目标子模块的子选择单元接收到寄存器发送的使能信号的作用下，功耗激励产生模块与目标子模块通过子选择单元导通。
S62、功耗激励产生模块将激励信号输入至目标子模块，以得到目标子模块的真实功耗。
通步骤S61～S62，本发明实施例的芯片功耗的检测方法还可以进一步得到每个子模块的真实功耗，以满足后续对芯片功耗的进一步精确分析的需求。
具体地，对于每个目标子模块的真实功耗的具体计算过程，与前述对每个待检测模块的真实功耗的计算过程相同，包括下述步骤S63～S65：
S63、功耗激励产生模块将所述激励信号输入至目标子模块，以得到目标子模块在输入激励信号之后的功耗。
S64、检测器在检测到目标子模块在输入激励信号之后的功耗的情况下，检测器将目标子模块在输入激励信号之后的功耗发送至比较运算单元。
S65、比较运算单元将目标子模块在输入激励信号之前的功耗与输入激励信号之后的功耗相比较，得到目标子模块的真实功耗。
图7示例了一种电子设备的实体结构示意图，如图7所示，该电子设备可以包括：处理器(processor)710、通信接口(Communications Interface)720、存储器(memory)730和通信总线740，其中，处理器710，通信接口720，存储器730通过通信总线740完成相互间的通信。处理器710可以调用存储器730中的逻辑指令，以执行芯片功耗的检测方法，检测方法包括：
检测源发送使能信号至功耗激励产生模块，以使所述功耗激励产生模块生成激励信号；
功耗激励产生模块将所述激励信号输入至目标待检测模块，以得到所述目标待检测模块的真实功耗。
此外，上述的存储器730中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本发明实施例还提供一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各方法实施例所提供的芯片功耗的检测方法，检测方法包括：
检测源发送使能信号至功耗激励产生模块，以使所述功耗激励产生模块生成激励信号；
功耗激励产生模块将所述激励信号输入至目标待检测模块，以得到所述目标待检测模块的真实功耗。
又一方面，本发明实施例还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各实施例提供的芯片功耗的检测方法，检测方法包括：
检测源发送使能信号至功耗激励产生模块，以使所述功耗激励产生模块生成激励信号；
功耗激励产生模块将所述激励信号输入至目标待检测模块，以得到所述目标待检测模块的真实功耗。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (15)

1.一种芯片功耗的检测装置，其特征在于，包括：
检测源；
功耗激励产生模块，所述功耗激励产生模块与所述检测源连接，所述检测源发送使能信号至所述功耗激励产生模块，以使所述功耗激励产生模块产生激励信号；
至少一个待检测模块，所述功耗激励产生模块与至少一个所述待检测模块连接，以使所述功耗激励产生模块将所述激励信号输入至目标待检测模块，以得到所述目标待检测模块的真实功耗。
2.根据权利要求1所述的芯片功耗的检测装置，其特征在于，还包括：寄存器，所述检测源通过所述寄存器与所述功耗激励产生模块连接，所述寄存器接收所述使能信号，并将所述使能信号发送至对应的功耗激励产生模块。
3.根据权利要求2所述的芯片功耗的检测装置，其特征在于，每个待检测模块的输入端连接有选择单元，所述选择单元分别与所述功耗激励产生模块和原输入信号端连接；
所述选择单元与所述寄存器连接，用于在所述目标待检测模块的选择单元接收到所述寄存器发送的使能信号的情况下，所述功耗激励产生模块与所述目标待检测模块通过所述选择单元导通。
4.根据权利要求2所述的芯片功耗的检测装置，其特征在于，所述待检测模块为多个，每个所述待检测模块内设置有对应的所述功耗激励产生模块，且每个所述功耗激励产生模块与对应的所述待检测模块的选择单元连接；
多个所述待检测模块的选择单元均与所述寄存器连接，所述寄存器将所述使能信号发送至目标待检测模块的选择单元。
5.根据权利要求2所述的芯片功耗的检测装置，其特征在于，
所述待检测模块为多个，所述功耗激励产生模块为一个，且所述功耗激励产生模块分别与多个所述待检测模块的选择单元连接；
多个所述待检测模块的选择单元均与所述寄存器连接，所述寄存器将所述使能信号发送至目标待检测模块的选择单元。
6.根据权利要求2所述的芯片功耗的检测装置，其特征在于，所述待检测模块包括至少一个子模块；
至少一个所述子模块均与所述功耗激励产生模块连接，以使所述功耗激励产生模块将所述激励信号输入至目标子模块，以得到所述目标子模块的真实功耗。
7.根据权利要求6所述的芯片功耗的检测装置，其特征在于，每个子模块的输入端连接有子选择单元，所述检测源通过所述寄存器分别与每个子选择单元连接；
每个子模块的子选择单元与所述功耗激励产生模块连接；
在所述目标子模块的子选择单元接收到所述寄存器发送的使能信号的情况下，所述功耗激励产生模块与所述目标子模块通过所述子选择单元导通。
8.根据权利要求6所述的芯片功耗的检测装置，其特征在于，所述检测装置还连接有比较运算单元和检测器；
所述检测器在检测到目标待检测模块在输入激励信号之后的功耗的情况下，所述比较运算单元将所述目标待检测模块在输入激励信号之前的功耗与输入激励信号之后的功耗相比较，得到所述目标待检测模块的真实功耗。
9.一种芯片功耗的检测方法，其特征在于，用于根据权利要求1-8任一项所述的芯片功耗的检测装置，所述检测方法包括：
检测源发送使能信号至功耗激励产生模块，以使所述功耗激励产生模块生成激励信号；
功耗激励产生模块将所述激励信号输入至目标待检测模块，以得到所述目标待检测模块的真实功耗。
10.根据权利要求9所述的芯片功耗的检测方法，其特征在于，检测源发送使能信号至功耗激励产生模块，包括：所述检测源发送所述使能信号至寄存器，所述寄存器将所述使能信号发送至对应的功耗激励产生模块；
在所述功耗激励产生模块将所述激励信号输入至目标待检测模块之前，所述方法还包括：
在所述目标待检测模块的选择单元接收到所述寄存器发送的使能信号的情况下，所述功耗激励产生模块与所述目标待检测模块通过所述选择单元导通。
11.根据权利要求10所述的芯片功耗的检测方法，其特征在于，在所述待检测模块包括至少一个子模块的情况下，所述方法还包括：
所述功耗激励产生模块将所述激励信号输入至目标子模块，以得到所述目标子模块的真实功耗。
12.根据权利要求11所述的芯片功耗的检测方法，其特征在于，在所述功耗激励产生模块将所述激励信号输入至目标子模块之前，所述方法还包括：
在所述目标子模块的子选择单元接收到所述寄存器发送的使能信号的作用下，所述功耗激励产生模块与所述目标子模块通过所述子选择单元导通。
13.根据权利要求9所述的芯片功耗的检测方法，其特征在于，所述检测装置还连接有比较运算单元和检测器；
功耗激励产生模块将所述激励信号输入至目标待检测模块，以得到所述目标待检测模块的真实功耗，包括：
功耗激励产生模块将所述激励信号输入至目标待检测模块，以得到所述目标待检测模块在输入激励信号之后的功耗；
所述检测器在检测到目标待检测模块在输入激励信号之后的功耗的情况下，所述检测器将所述目标待检测模块在输入激励信号之后的功耗发送至所述比较运算单元；
所述比较运算单元将所述目标待检测模块在输入激励信号之前的功耗与输入激励信号之后的功耗相比较，得到所述目标待检测模块的真实功耗。
14.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求9至13任一项所述芯片功耗的检测方法的步骤。
15.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求9至13任一项所述芯片功耗的检测方法的步骤。
CN202011004309.XA 2020-09-22 2020-09-22 一种芯片功耗的检测方法和装置 Pending CN112083318A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011004309.XA CN112083318A (zh) 2020-09-22 2020-09-22 一种芯片功耗的检测方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011004309.XA CN112083318A (zh) 2020-09-22 2020-09-22 一种芯片功耗的检测方法和装置

Publications (1)

Publication Number Publication Date
CN112083318A true CN112083318A (zh) 2020-12-15

Family

ID=73739765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011004309.XA Pending CN112083318A (zh) 2020-09-22 2020-09-22 一种芯片功耗的检测方法和装置

Country Status (1)

Country Link
CN (1) CN112083318A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115357086A (zh) * 2022-08-29 2022-11-18 上海壁仞智能科技有限公司 带隙基准电路及其操作方法、电子装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115357086A (zh) * 2022-08-29 2022-11-18 上海壁仞智能科技有限公司 带隙基准电路及其操作方法、电子装置
CN115357086B (zh) * 2022-08-29 2024-03-08 上海壁仞智能科技有限公司 带隙基准电路及其操作方法、电子装置

Similar Documents

Publication Publication Date Title
CN106294120B (zh) 测试代码的方法、设备和计算机程序产品
WO2008125998A1 (en) Analog circuit testing and test pattern generation
US9864004B1 (en) System and method for diagnosing failure locations in electronic circuits
CN112083318A (zh) 一种芯片功耗的检测方法和装置
CN114443483A (zh) 人工智能系统的测试方法、装置、电子设备及介质
CN110750446A (zh) 一种系统测试的方法及相关装置
US8402421B2 (en) Method and system for subnet defect diagnostics through fault compositing
CN112100067B (zh) 一种基于回归分析的测试方法、系统及存储介质
CN117368623A (zh) 一种可对拖的储能逆变器老化检验方法、系统及介质
CN116136950B (zh) 芯片验证方法、装置、系统、电子设备及存储介质
Bernardi et al. An effective technique for the automatic generation of diagnosis-oriented programs for processor cores
CN212255587U (zh) 一种芯片功耗的检测装置
US10338137B1 (en) Highly accurate defect identification and prioritization of fault locations
CN115616372A (zh) 故障注入测试方法和系统
WO2008010648A1 (en) Matching method for multiple stuck-at faults diagnosis
CN112346977A (zh) 量子云计算平台软件功能测评方法和装置
US10031991B1 (en) System, method, and computer program product for testbench coverage
US9477800B1 (en) System, method, and computer program product for automatically selecting a constraint solver algorithm in a design verification environment
Zhezlov et al. Analysis of performance bottlenecks in SoC interconnect subsystems
CN116401113B (zh) 一种异构众核架构加速卡的环境验证方法、装置及介质
CN111949510B (zh) 测试处理方法、装置、电子设备及可读存储介质
KR20190018983A (ko) 디지털변전시스템 정보교환 서비스 검증시험 장치 및 컴퓨터 판독가능 기록 매체
RU2475821C1 (ru) Способ предварительной оценки качества диагностических тестов
Guo et al. Exploring the instability of spectra based fault localization performance
US10180457B1 (en) System and method performing scan chain diagnosis of an electronic design

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Country or region after: China

Address after: 201114 room 1302, 13 / F, building 16, 2388 Chenhang Road, Minhang District, Shanghai

Applicant after: Shanghai Bi Ren Technology Co.,Ltd.

Address before: 201114 room 1302, 13 / F, building 16, 2388 Chenhang Road, Minhang District, Shanghai

Applicant before: Shanghai Bilin Intelligent Technology Co.,Ltd.

Country or region before: China

CB02 Change of applicant information