KR970066599A - Ic테스터의 병렬시험방법 - Google Patents

Ic테스터의 병렬시험방법 Download PDF

Info

Publication number
KR970066599A
KR970066599A KR1019970011172A KR19970011172A KR970066599A KR 970066599 A KR970066599 A KR 970066599A KR 1019970011172 A KR1019970011172 A KR 1019970011172A KR 19970011172 A KR19970011172 A KR 19970011172A KR 970066599 A KR970066599 A KR 970066599A
Authority
KR
South Korea
Prior art keywords
test
start request
sent
tester
transfer means
Prior art date
Application number
KR1019970011172A
Other languages
English (en)
Other versions
KR100253123B1 (ko
Inventor
기요시 이토
Original Assignee
나카누마 쇼오
안도오 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나카누마 쇼오, 안도오 덴키 가부시키가이샤 filed Critical 나카누마 쇼오
Publication of KR970066599A publication Critical patent/KR970066599A/ko
Application granted granted Critical
Publication of KR100253123B1 publication Critical patent/KR100253123B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

1. 청구범위에 기제된 발명이 속하는 기술분야
IC 테스터의 병렬시험방법
2. 발명이 해결하여고 하는 기술적 과제
핸들러로부터 상태신호를 수신하여 핸들러의 처리개시시각을 예측하고, 테스트개시요구 인터럽트 대기시간을 가변시키는 IC테스터의 병렬시험방법을 제공한다.
3. 발명의 해결방법의 요지
IC를 자동공급 · 수용하는 자동반송수단으로부터 테스트개시 인터럽트신호를 IC테스터(1)의 외부기기 제어회로(1A)에 송출하면, 외부기기 제어회로(1A)는 모든 자동반송수단으로부터 테스트개시요구 인터럽트신호가 송출되면 각 IC측정부에서 IC의 테스트를 동시에 실행하고, 모든 자동반송수단으로부터 테스트개시요구 인터럽트신호가 송출되지 않은 때는, 테스트개시요구 인터럽트신호가 송출되지 않은 자동반송수단의 가동상태를 IC테스터(1)의 컴퓨터(1B)에서 판독입력하여 유효한 대기상태인가를 판정하고, 유효한 대기상태가 아니면 바로 테스트를 실행하고, 유요한 대기상태이면 가장 적절한 대기시간을 산출하여, 가장 적절한 대기시간 경과시점에서 테스트를 실행한다.
4. 발명의 중요한 용도
상호간에 병렬로 배열된 테스트 스테이션상에 장착된 집적회로(IC)의 자동측정시에 측정시간을 단축함.

Description

IC테스터의 병렬시험방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 방법에 따른 IC의 병렬시험의 동작을 나타내는 플로우 차트.

Claims (2)

  1. 외부기기 제어회로(1A) 및 컴퓨터(1B)를 포함하는 IC테스터(1)와, IC를 각각 장착하여 시험을 실행하는 복수의 IC측정부(2A) 내지 (2D)와, 복수의 IC측정부(2A) 내지 (2D)에 각각 부착되어 IC를 자동공급 및 수용 하는 자동반송수단(3A) 내지 (3D)을 구비하고, 자동반송수단(3A) 내지 (3D)는 각각 테스트개시 인터럽트신호를 IC테스터(1)의 외부기기 제어회로(1A)로 송출하고, 사전에 설정된 임의의 최종대기시간까지 테스트개시 요구 인터럽트신호를 송출한 자동반송수단(3A) 내지 (3D)은, IC측정부 (2A) 내지 (2D)에 IC를 장착하고, IC측정부(2A) 내지 (2D)는 동시에 측정을 행하고, 최종 대기시간 경과후에 나머지 자동방송수단으로부터 테스 개시요구 인터럽트신호가 송출되었을 때, 외부기기 제어회로(1A)는 테스트가 종료할 때까지 접수를 보류함으로써, 측정이 종료된 IC를 각각 상기 자동반송수단에 수용하고, 외부기기 제어회로(1A)는 각 자동반송수단(3A) 내지 (3D)로부터의 테스트 개시요구 인터럽트신호를 접수함으로써 IC 측정부(2A) 내지 (2D)가 순차적으로 IC의 시험을 실행하는 IC 테스터의 병력시험방법에 있어서, 외부기기 제어회로(1A)가 모든 자동반송수단으로부터 테스트개시요구 인터럽스신호를 접수하였을 때 IC측정부(2A) 내지 (2D)는 IC의 테스트를 실행하고; 모든 자동반송수단(3A) 내지 (3D)로부터의 테스트개시요구 인터럽트신호가 송출되지 않은 때는 테스트개시요구 인터럽트신호가 송출되지 않은 자동반송수단의 가동상태를 컴퓨터(1B)가 판독하여 상기 자동반송수단이 유효한 대기상태인지를 판정하고; 만약 자동반송수단이 유효한 대기상태에 있지 않으면 IC 측정부(2A) 내지 (2D)는 즉시 테스트를 실행하고; 자동반송수단이 유효한 대기상태에 있으며 컴퓨터(1B)는 가장 적절한 대기시간을 산출하며; IC측정부 (2A) 내지 (2D)는 가장 적절한 대기시간이 경과시점에서 테스트를 실행하는 것을 특징으로 하는 IC 테스터의 병렬시험방법.
  2. 제1항에 있어서, 자동반송수단은 핸들러(3A) 내지 (3D)인 것을 특징으로 하는 IC 테스터의 병렬시험방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970011172A 1996-03-28 1997-03-28 Ic 테스터의 병렬 시험방법 KR100253123B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8099406A JPH09264933A (ja) 1996-03-28 1996-03-28 Ｉｃテスタの並列試験方法
JP96-99406 1996-03-28

Publications (2)

Publication Number Publication Date
KR970066599A true KR970066599A (ko) 1997-10-13
KR100253123B1 KR100253123B1 (ko) 2000-04-15

Family

ID=14246614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970011172A KR100253123B1 (ko) 1996-03-28 1997-03-28 Ic 테스터의 병렬 시험방법

Country Status (3)

Country Link
US (1) US5926030A (ko)
JP (1) JPH09264933A (ko)
KR (1) KR100253123B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496862B1 (ko) * 2002-10-01 2005-06-22 삼성전자주식회사 멀티칩패키지의 테스트 장치 및 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064116A (ko) * 2001-02-01 2002-08-07 엘지이노텍 주식회사 아이씨 테스트 시스템
KR100656749B1 (ko) * 2006-06-17 2006-12-13 에이엠티 주식회사 플렉시블 셀 방식의 테스트 핸들러장치 및 그 제어방법
US8059547B2 (en) * 2008-12-08 2011-11-15 Advantest Corporation Test apparatus and test method
US8743702B2 (en) 2008-12-08 2014-06-03 Advantest Corporation Test apparatus and test method
US8666691B2 (en) 2008-12-08 2014-03-04 Advantest Corporation Test apparatus and test method
US8692566B2 (en) 2008-12-08 2014-04-08 Advantest Corporation Test apparatus and test method
CN108029242B (zh) * 2015-06-17 2019-11-01 株式会社富士 安装系统
CN116482521B (zh) * 2023-06-25 2023-10-20 江西兆驰半导体有限公司 一种芯片测试方法及系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3662881A (en) * 1971-01-29 1972-05-16 Ibm Module handling apparatus
US5440241A (en) * 1992-03-06 1995-08-08 Micron Technology, Inc. Method for testing, burning-in, and manufacturing wafer scale integrated circuits and a packaged wafer assembly produced thereby

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100496862B1 (ko) * 2002-10-01 2005-06-22 삼성전자주식회사 멀티칩패키지의 테스트 장치 및 방법

Also Published As

Publication number Publication date
KR100253123B1 (ko) 2000-04-15
US5926030A (en) 1999-07-20
JPH09264933A (ja) 1997-10-07

Similar Documents

Publication Publication Date Title
US11041905B2 (en) Combinatorial serial and parallel test access port selection in a JTAG interface
EP1089187B1 (en) System and method for communicating with an integrated circuit
US5644580A (en) Boundary-scan testable system and method
EP1089182A2 (en) System and method for communicating with an integrated circuit
EP1089178A2 (en) System and method for communicating with an integrated circuit
EP1089174A2 (en) System and method for communicating with an integrated circuit
CA2291681C (en) Boundary scan element and communication device made by using the same
CN101526581A (zh) 边界扫描芯片故障检测装置及方法
KR970066599A (ko) Ic테스터의 병렬시험방법
US20040163012A1 (en) Multiprocessor system capable of efficiently debugging processors
US8015465B2 (en) Scan control method and device
US5673273A (en) Clock controller for embedded test
CN101065679B (zh) 集成电路及用于测试多tap集成电路的方法
US8225155B2 (en) JTAG mailbox
JP3200565B2 (ja) マイクロプロセッサおよびその検査方法
US20090113260A1 (en) Test system
CN113220532B (zh) 嵌入式操作系统中断事件反馈时间的测试方法及装置
KR100707297B1 (ko) 시스템 버스를 이용한 제이티에이지 테스트 장치
US20050283693A1 (en) Multi-chip digital system signal identification method and apparatus
CN102565664A (zh) 一种测试覆盖率的评估方法
CN112527710A (zh) 一种jtag数据捕获分析系统
DE69030209D1 (de) Durch Ereigniss befähigte Prüfarchitektur für integrierte Schaltungen
Song et al. A simple wrapped core linking module for SoC test access
US20020144200A1 (en) Scan test system for semiconductor device
CN108241117B (zh) 用于测试半导体组件之系统及方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee