TWI448702B - 測試裝置以及測試方法 - Google Patents

測試裝置以及測試方法 Download PDF

Info

Publication number
TWI448702B
TWI448702B TW098141939A TW98141939A TWI448702B TW I448702 B TWI448702 B TW I448702B TW 098141939 A TW098141939 A TW 098141939A TW 98141939 A TW98141939 A TW 98141939A TW I448702 B TWI448702 B TW I448702B
Authority
TW
Taiwan
Prior art keywords
test
synchronization
unit
units
packet
Prior art date
Application number
TW098141939A
Other languages
English (en)
Other versions
TW201027097A (en
Inventor
Shinichi Ishikawa
Masaru Goishi
Hiroyasu Nakayama
Masaru Tsuto
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201027097A publication Critical patent/TW201027097A/zh
Application granted granted Critical
Publication of TWI448702B publication Critical patent/TWI448702B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/50Testing arrangements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

測試裝置以及測試方法
本發明是有關於一種測試裝置以及測試方法。
作為對半導體晶片(chip)等的被測試元件(device)進行測試的裝置,已知有具備多個測試電路的測試裝置(例如,參照專利文獻1及2)。此時,多個測試電路同步地進行動作為佳。
[先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2003/062843號小冊子(pamphlet)
[專利文獻2]日本專利特開2007-52028號公報
一般而言,各個測試電路會根據預先提供的程式(program)、序列(sequence)等而動作。先前的測試裝置中,藉由同步地開始執行該些程式等而使各個測試電路同步地動作。
然而,在進行多種測試的情況下,有時僅使各測試電路中的程式的執行開始的時序(timing)同步是不夠的。例如於程式的執行中,亦需考慮到欲以規定的所有測試電路已成為等待狀態作為條件來同步地執行下一個步驟(step)的情況。
此時,於各測試電路中,若以在成為等待狀態之前使欲執行的程式的執行時間均相同的方式來設計各程式,則 藉由使程式的執行開始的時序同步而亦可同步地執行其後的測試。然而,設計此種程式要花工夫。
為了解決上述課題,於本發明的第1技術方案中,提供一種測試裝置以及與該測試裝置相關的測試方法,該測試裝置是對被測試元件進行測試,其包括:多個測試部,分別根據所提供的程式而動作,以對被測試元件進行測試;以及同步部,使多個測試部中的至少2個測試部的動作同步,且各個測試部當在對應的程式的執行中滿足預先設定的條件而成為同步等待狀態的情況下,將同步等待指令(command)通知給同步部,同步部以從多個測試部中的規定的1個或1個以上的所有的測試部接收到了同步等待指令作為條件,來對多個測試部中的規定的2個或2個以上的測試部同步地供給解除同步等待狀態的同步信號。
再者,上述的發明概要並未列舉出本發明的所有的必要特徵。而且該些特徵群的次組合(sub-combination)亦屬於本發明之範疇。
以下,透過發明的實施形態來說明本發明,但以下的實施形態並非限定申請專利範圍的發明。而且,實施形態中所說明的所有的特徵的組合未必是發明的解決手段所必需。
圖1是表示實施形態的測試裝置100的構成例的示圖。測試裝置100是對半導體電路等的被測試元件200進 行測試的裝置,其包括控制部10、同步部11以及多個測試部20-1、20-2、20-3。本例的測試裝置100是藉由使多個測試部20-1、20-2、20-3以任意的時序同步地動作而對被測試元件200進行測試。
再者,測試裝置100可同時對多個被測試元件200進行測試。測試裝置100既能以各個被測試元件200為單位而使測試部20-1、20-2、20-3同步地動作,且亦能針對被測試元件200的每一個功能區塊而使測試部20-1、20-2、20-3同步地動作。又,既可在被測試元件200間使測試部20-1、20-2、20-3同步地動作,亦可在被測試元件200的功能區塊間使測試部20-1、20-2、20-3同步地動作。而且,測試裝置100亦可使所有的測試部20-1、20-2、20-3同步地動作。另外,欲同步地進行動作的測試部20-1、20-2、20-3可由使用者所提供的程式等來指定。
控制部10對整個測試裝置100進行控制。例如,控制部10可根據由使用者等所提供的程式、指示等來控制同步部11及測試部20-1、20-2、20-3。更具體而言,控制部10可生成對同步部11及測試部20-1、20-2、20-3的動作週期進行規定的基準時脈(clock),且可生成對同步部11及測試部20-1、20-2、20-3的動作進行控制的控制指令。而且,控制部10可將規定的測試程式、資料圖案(data pattern)預先存儲於各個測試部20-1、20-2、20-3。控制部10可經由同步部11來與各個測試部20-1、20-2、20-3進行資料交接。
各個測試部20-1、20-2、20-3根據所提供的測試程式而動作,以對被測試元件200進行測試。例如,測試部20-1、20-2、20-3依序執行所提供的測試程式中包含的各個指令,以進行與各指令相應的動作。例如,在測試程式中,可包含表示以何種順序來輸出預先提供的多個資料圖案的序列。測試部20-1、20-2、20-3可具有根據該序列而依序輸出各個資料圖案的定序器(sequencer)。
該資料圖案可以是逐一位元(bit)來指定欲供給至被測試元件200的各插腳(pin)的邏輯值的位元單位圖案,亦可以是逐一以規定的多位元來指定欲供給至被測試元件200的各插腳的邏輯值的多位元單位圖案。而且,該資料圖案還可以是為了實現規定的測試功能而跨及多位元來指定欲供給至被測試元件200的各插腳的邏輯值的封包(packet)單位圖案。關於與測試裝置100的測試功能對應的封包,將於後文敍述。
而且,測試部20-1、20-2、20-3可藉由對自被測試元件200接收到的信號與期望值進行比較來判定被測試元件200的良否。對於該期望值,測試部20-1、20-2、20-3亦以與欲供給至被測試元件200的圖案相同的處理而生成。
同步部11使多個測試部20-1、20-2、20-3中的至少2個測試部20-1、20-2、20-3的動作同步。如上所述,同步部11使多種組合的測試部20-1、20-2、20-3的動作同步。該測試部20-1、20-2、20-3的組合可由控制部10來指定,而且各個測試部20-1、20-2、20-3亦可根據由控制部10 所提供的測試程式來指定。
圖2表示測試裝置100的動作例的時序圖(timing chart)。本例中,對使3個測試部20-1、20-2、20-3同步地進行動作的示例進行說明,但在其他示例中,測試裝置100亦可使不同個數的測試部20-1、20-2、20-3同步地進行動作。控制部10預先將測試程式以及資料圖案存儲於各個測試部20-1、20-2、20-3中。
同步部11對各個測試部20-1、20-2、20-3同步地供給使測試程式開始執行的開始信號(Start)。各個測試部20-1、20-2、20-3根據該開始信號而開始執行測試程式(Run,運行)。各個測試程式可包含多個測試區塊。
各個測試部20-1、20-2、20-3當在測試程式的執行中滿足預先設定的條件的情況下,轉變為同步等待狀態(Wait)。例如,各個測試部20-1、20-2、20-3在各個測試區塊的執行已結束時轉變為同步等待狀態(Wait)。各個測試區塊的執行可以在從被測試元件200獲得了滿足規定的條件的結果時結束。如此一來,當在對應的測試程式的執行中成為同步等待狀態(Wait)的情況下,各個測試部20-1、20-2、20-3將同步等待指令通知給同步部11。較佳為,各個測試部20-1、20-2、20-3在將同步等待指令通知給同步部11之後轉變為同步等待狀態(Wait)。另外,各個測試部20-1、20-2、20-3在該同步等待狀態被解除的情況下,開始執行下一個測試區塊(Run,運行)。
同步部11對於是否從多個測試部20-1、20-2、20-3 中的規定的1個或1個以上的所有的測試部20-1、20-2、20-3接收到了同步等待指令進行檢測。此處,將規定的1個或1個以上的測試部20-1、20-2、20-3指的是哪個測試部20-1、20-2、20-3的信息預先通知給同步部11。例如,在任一個測試部20-1、20-2、20-3所要執行的測試區塊中,可包含將該規定的1個或1個以上的測試部20-1、20-2、20-3通知給同步部11的指令。本例中,對以下情況進行說明,即,規定的1個或1個以上的測試部20-1、20-2、20-3指的是3個測試部20-1、20-2、20-3中的所有的測試部20-1、20-2、20-3。
同步部11是以從所有的測試部20-1、20-2、20-3接收到了同步等待指令作為條件,來對多個測試部20-1、20-2、20-3中的規定的2個或2個以上的測試部20-1、20-2、20-3同步地供給解除同步等待狀態的同步信號。此處,將規定的2個或2個以上的測試部20-1、20-2、20-3指的是哪個測試部20-1、20-2、20-3的信息預先通知給同步部11。例如,在任一個測試部20-1、20-2、20-3所要執行的測試區塊中,可包含將該規定的2個或2個以上的測試部20-1、20-2、20-3通知給同步部11的指令。本例中,對以下情況進行說明,即,規定的2個或2個以上的測試部20-1、20-2、20-3指的是3個測試部20-1、20-2、20-3中的所有的測試部20-1、20-2、20-3。
如上所述,本例的同步部11是以從所有的測試部20-1、20-2、20-3接收到了同步等待指令作為條件,來對 所有的測試部20-1、20-2、20-3同步地供給同步信號。此時,在接收到了最後通知的同步等待指令並經過規定的期間(Latency,潛時)後,對3個測試部20-1、20-2、20-3同步地供給同步信號。較佳為,該期間(Latency,潛時)是固定的,並不取決於欲將同步等待指令通知給同步部11的測試部20-1、20-2、20-3的個數。同步地接收到了同步信號的各個測試部20-1、20-2、20-3會同步地開始執行下一個測試區塊。
反覆進行上述控制,藉此,各個測試部20-1、20-2、20-3可同步地開始執行各個測試區塊。再者,各個測試部20-1、20-2、20-3欲同步執行的測試區塊的內容、執行時間可以不同。例如,各個測試部20-1、20-2、20-3欲同步執行的測試區塊可以具有構成彼此不同的指令群,且可以具有指令數彼此不同的指令群。本例的測試裝置100可在測試程式的執行中使各測試部20-1、20-2、20-3的動作同步,因此即使各個測試部20-1、20-2、20-3執行的是執行時間不同的測試區塊,亦可針對每一個測試區塊而容易使各測試部20-1、20-2、20-3的動作同步。
圖3表示測試裝置100的其他動作例的時序圖。本例的測試裝置100是以從3個測試部20-1、20-2、20-3中的規定的2個測試部20-1、20-2、20-3接收到了同步等待指令作為條件,來對規定的2個測試部20-1、20-2、20-3同步地供給同步信號。再者,欲將同步等待指令通知給同步部11的測試部20-1、20-2、20-3的組合、與從同步部11 供給同步信號的測試部20-1、20-2、20-3的組合可以不同。
例如圖3所示,同步部11能以從第2測試部20-2及第3測試部20-3該兩者接收到了同步等待指令作為條件,來對第1測試部20-1及第2測試部20-2供給同步信號。此時,以第2測試部20-2及第3測試部20-3已轉變為同步等待狀態(Wait)作為條件,第1測試部20-1及第2測試部20-2開始執行下一個測試區塊(Run,運行)。
而且,在測試程式的執行中,同步部11可以對欲將同步等待指令通知給同步部11的測試部20-1、20-2、20-3的組合、以及從同步部11供給同步信號的測試部20-1、20-2、20-3的組合的至少一者進行變更。如上所述,例如當供給同步信號A時,同步部11能以從第2測試部20-2及第3測試部20-3該兩者接收到了同步等待指令作為條件,來對第1測試部20-1及第2測試部20-2供給同步信號。
又,如圖3所示,當在供給同步信號A之後進一步供給同步信號B時,同步部11能以從第1測試部20-1及第2測試部20-2該兩者接收到了同步等待指令作為條件,來對第1測試部20-1及第3測試部20-3供給同步信號。如此一來,對成為同步動作的觸發器(trigger)的測試部20-1、20-2、20-3的組合、以及進行同步動作的測試部20-1、20-2、20-3的組合進行變更,便可執行多種測試。
再者,對於各個同步信號,欲將同步等待指令通知給同步部11的測試部20-1、20-2、20-3的組合、以及從同步 部11供給同步信號的測試部20-1、20-2、20-3的組合可以由各個測試部20-1、20-2、20-3預先通知給同步部11。例如,各個測試部20-1、20-2、20-3可以在將同步等待指令通知給同步部11之前,將表示在其他的哪一個測試部20-1、20-2、20-3成為同步等待狀態時自身的同步等待狀態欲被解除的指定指令通知給同步部。測試部20-1、20-2、20-3可以在每次成為同步等待狀態時,預先通知該指定指令。
同步部11根據每次轉變為同步等待狀態時從各個測試部20-1、20-2、20-3接收的指定指令,來對接下來欲生成的同步信號,決定欲將同步等待指令通知給同步部11的測試部20-1、20-2、20-3的組合、以及從同步部11供給同步信號的測試部20-1、20-2、20-3的組合。例如,對於上述的同步信號A,在第1測試部20-1及第2測試部20-2已成為同步等待狀態時,第1測試部20-1及第3測試部20-3會將解除自身的同步等待狀態的信息的指定指令預先通知給同步部11。同步部11以從第1測試部20-1及第2測試部20-2的組合接收到了同步等待指令作為條件,根據信息的指定指令來決定對第1測試部20-1及第3測試部20-3的組合供給同步信號的信息。
藉由如此之構成,每當各個測試部20-1、20-2、20-3成為同步等待狀態時,可以決定欲將同步等待指令通知給同步部11的測試部20-1、20-2、20-3的組合、以及從同步部11供給同步信號的測試部20-1、20-2、20-3的組合。因 而,可利用多種測試部20-1、20-2、20-3的組合來同步執行測試區塊。
圖4是表示被測試元件200的構成例的示圖。本例的被測試元件200具有多個功能區塊。各個功能區塊能以不同的頻率進行動作。在此情況下,測試裝置100可對應各個功能區塊的每一個而具備時域(time domain)110-1、110-2、110-3。各個時域110-1、110-2、110-3可具有結合圖1所說明的多個測試部20-1、20-2、20-3以及同步部11。此時,測試裝置100能以時域110-1、110-2、110-3為單位而使多個測試部20-1、20-2、20-3如結合圖2及圖3所說明地進行同步的動作。
又,測試裝置100亦可在時域110-1、110-2、110-3間進一步使測試部20-1、20-2、20-3同步地動作。此時,同步部11具有以時域110-1、110-2、110-3為單位而使測試部20-1、20-2、20-3同步的功能、以及在時域110-1、110-2、110-3間使測試部20-1、20-2、20-3同步的功能。以時域110-1、110-2、110-3為單位而使測試部20-1、20-2、20-3同步的功能可以與結合圖2及圖3所說明的同步部11的功能相同。
而且,當在時域110-1、110-2、110-3間使測試部20-1、20-2、20-3同步的情況下,於各時域110-1、110-2、110-3中的下位的同步功能中,在同步部11從該時域110-1、110-2、110-3內的規定的所有的測試部20-1、20-2、20-3接收到了同步等待指令的情況下,可以將該信息通知給上 位的同步功能。上位的同步功能可以在從欲同步的所有的時域110-1、110-2、110-3接收到了該通知的情況下,對各時域110-1、110-2、110-3供給同步信號。藉由此種構成,對於具有動作頻率不同的多個功能區塊的被測試元件200,可使各個時域110-1、110-2、110-3同步而進行測試。
圖5是表示測試部20的構成例的示圖。本例中,對以被預先分配有規定的測試功能的封包為單位而與被測試元件200進行資料交接的測試部20加以說明。本例的測試部20具有執行處理部18以及通信處理部16。
執行處理部18具有測試程式記憶部132、程式供給部134、以及流程(flow)控制部136。另外,各個通信處理部16具有發送側區塊12以及接收側區塊14。
測試程式記憶部132對由控制部10提供的測試程式進行記憶。程式供給部134是根據測試程式記憶部132中所記憶的測試程式,來生成分別包含由對應的通信處理部16進行通信的一系列封包的多個封包列表(list),並存儲至發送側區塊12以及接收側區塊14中所設的封包列表記憶部60(參照圖6及圖7)。
封包列表可以是將為了執行規定的測試功能而欲生成的多個封包的識別資訊以欲執行的順序來表示的列表。例如,封包列表可以是依序指定設置(setup)封包、發送資料封包、ACK封包等的列表。程式供給部134可以生成與欲由測試程式所執行的各測試功能對應的封包列表,並記憶於封包列表記憶部60中。而且,程式供給部134會生 成對封包列表記憶部60中記憶的封包列表的執行順序進行記述的控制程式,並供給至流程控制部136。
流程控制部136根據控制程式,來對所對應的通信處理部16指定多個封包列表各自的執行順序。更具體而言,流程控制部136執行由程式供給部134所供給的控制程式,來對所對應的通信處理部16指定封包列表記憶部60中所存儲的多個封包列表中的接下來欲執行的封包列表。
舉一例來說,流程控制部136將接下來欲執行的封包列表的位址(address)發送至通信處理部16。另外,在控制程式中包含條件分支、無條件分支或次常式(subroutine)調用等的運算式的情況下,流程控制部136會根據測試部20從被測試元件200接收到的接收封包的內容等來指定接下來欲執行的封包列表。發送側區塊12以及接收側區塊14將由流程控制部136依序指定的封包列表中包含的一系列封包在與對應的被測試元件200之間依序通信,以測試對應的被測試元件200。
發送側區塊12例如將為了指定位址以讀出資料而使被測試元件200動作的讀(read)封包、為了指定位址以寫入規定的資料而使被測試元件200動作的寫(write)封包、以及使被測試元件200成為等待狀態的等待(wait)封包等供給至被測試元件200。被測試元件200根據自測試部20接收到的各封包進行動作,並將動作結果發送至接收側區塊14。
接收側區塊14根據自被測試元件200接收到的接收 封包,來判定被測試元件200的動作的良否。例如,接收側區塊14可以生成與發送側區塊12所發送的發送封包中包含的圖案資料相應的期望值圖案,並與接收封包進行比較。
各測試部20在測試程式的執行中檢測到了轉變為等待狀態的指令的情況下,將同步等待指令通知給同步部11。該指令可以是使規定的等待封包反覆發送至被測試元件200的指令。而且各測試部20亦可在通知同步等待指令之前,通知上述的指定指令。
然後,發送側區塊12將規定的等待動作的封包行反覆發送至被測試元件200,直至接收到解除同步等待狀態的同步信號為止。等待封包可以是不會對其他的測試部20的測試造成影響、且將規定的位元圖案施加至被測試元件200的封包。
更具體而言,等待封包可以是對被測試元件200的對應的插腳反覆施加邏輯值0的圖案。各測試部20在反覆發送等待封包的期間,在接收到了同步信號的情況下,執行下一個測試區塊的指令。
圖6是表示發送側區塊12的構成例的示圖。發送側區塊12具有封包列表處理部22、封包指令列記憶部24、封包資料列記憶部26、下位定序器28、資料處理部32、資料轉換部34、封包列表記憶部60、以及發送部36。
封包列表處理部22執行封包列表記憶部60中記憶的多個封包列表中的由流程控制部136所指定的封包列表, 來依序指定與被測試元件200進行通信的各封包。舉一例來說,封包列表處理部22根據從流程控制部136接收到的位址來執行封包列表,以依序指定發送至被測試元件200的封包。
舉一例來說,封包列表處理部22對於記憶著用於產生所指定的封包的指令列的封包指令列記憶部24上的位址加以指定。再舉一例,封包列表處理部22針對在與被測試元件200之間進行通信的封包,指定該封包中包含的資料列在封包資料列記憶部26內的位址(例如資料列的先頭位址)。
如上所述,封包列表處理部22對於用於產生封包的指令列的位址、以及該封包中包含的資料列的位址加以個別地指定。再者,此時,當在封包列表中對2個或2個以上的封包指定了共用的指令列或資料列的情況下,封包列表處理部22亦可針對該2個或2個以上的封包而指定同一指令列的位址或同一資料列的位址。
又,在指定的封包是等待封包的情況下,封包列表處理部22可以對同步部11通知同步等待指令(以及指定指令)。封包列表處理部22可以根據所指定的封包的識別資訊或位址等,來判定該封包是否為等待封包。
另外,亦可取代封包列表處理部22而由流程控制部136來通知同步等待指令。在指定的封包列表中包含等待封包的情況下,流程控制部136可以將同步等待指令(以及指定指令)通知給同步部11。
封包指令列記憶部24針對每一種封包而記憶用於產生多種封包的每一個的指令列。舉一例來說,封包指令列記憶部24記憶用於產生寫封包的指令列、用於產生讀封包的指令列、以及用於產生等待封包的指令列等。
封包資料列記憶部26針對每一種封包而記憶多種封包的每一個中所包含的資料列。舉一例來說,封包資料列記憶部26可包含寫封包中所含的資料列、讀封包中所含的資料列、以及閒置(idle)封包中所含的資料列等。
再舉一例,封包資料列記憶部26可包含共用資料記憶部40、共用資料指示器(pointer)42、第1個別資料記憶部44-1、第2個別資料記憶部44-2、第1個別資料指示器46-1、以及第2個別資料指示器46-2。共用資料記憶部40記憶多種封包的每一個所包含的資料列中的每一種封包所共用的共用資料。例如,共用資料記憶部40針對每一種封包而記憶表示封包的起始的起始碼(start code)、表示封包的結束的結束碼(end code)、以及用於識別該封包的種別的指令碼(command code)等。
共用資料指示器42從封包列表處理部22獲取存儲有由封包列表處理部22指定的封包中所包含的共用資料的區塊的先頭位址。進而,共用資料指示器42從下位定序器28獲取該區塊內的偏移(offset)位置。然後,共用資料指示器42將根據先頭位址以及偏移位置而確定的位址(例如將先頭位址加上偏移位置所得的位址)供給至共用資料記憶部40,並使存儲於該位址上的共用資料供給至資料處 理部32。
第1個別資料記憶部44-1以及第2個別資料記憶部44-2記憶多種封包的每一個所包含的資料列中的針對每一封包而變更的個別資料。舉一例來說,第1個別資料記憶部44-1以及第2個別資料記憶部44-2可以記憶各封包中包含的對被測試元件200所發送的實體資料或者從被測試元件200所接收的實體資料。
第1個別資料記憶部44-1不論所執行的封包列表如何,均記憶預先設定的個別資料。第2個別資料記憶部44-2記憶針對所執行的每一封包列表而變更的個別資料。舉一例來說,第2個別資料記憶部44-2在測試之前或在測試之中適當地從執行處理部18內的流程控制部136接受個別資料的傳輸。
第1個別資料指示器46-1以及第2個別資料指示器46-2從封包列表處理部22接收存儲有由封包列表處理部22所指定的封包中包含的個別資料的區塊的先頭位址。進而,第1個別資料指示器46-1以及第2個別資料指示器46-2從下位定序器28獲取該區塊內的偏移位置。
然後,第1個別資料指示器46-1以及第2個別資料指示器46-2將根據先頭位址以及偏移位置而確定的位址(例如將先頭位址加上偏移位置所得的位址)供給至第1個別資料記憶部44-1以及第2個別資料記憶部44-2。接著,第1個別資料指示器46-1以及第2個別資料指示器46-2使第1個別資料記憶部44-1以及第2個別資料記憶部44-2的該 位址上所存儲的個別資料供給至資料處理部32。
下位定序器28從封包指令列記憶部24讀出由封包列表處理部22所指定的封包的指令列,亦即,讀出由封包列表處理部22指定了位址的指令列,並依序執行所讀出的指令列中包含的各指令。進而,下位定序器28依照指令列的執行而依序從封包資料列記憶部26輸出由封包列表處理部22所指定的封包的資料列,亦即,輸出由封包列表處理部22指定了位址的資料列,以生成在與被測試元件200之間的測試中所使用的測試資料列。
舉一例來說,下位定序器28將偏移位置供給至共用資料指示器42、第1個別資料指示器46-1以及第2個別資料指示器46-2,該偏移位置表示在存儲有由封包列表處理部22所指定的封包中包含的資料列的區塊中的與所執行的指令對應的資料的位置。此時,下位定序器28亦可在最初的指令中產生初始值,並產生每當執行的指令發生轉移時所遞增(increment)的計數(count)值來作為偏移位置。
又,下位定序器28每當指令的執行時,會將指示對所讀出的個別資料及共用資料實施指定的處理(運算或資料轉換)的控制資料供給至資料處理部32以及資料轉換部34。藉此,下位定序器28可將由封包列表處理部22所指定的封包中的被指定的資料部分作為對所讀出的資料實施了指定的處理的資料。
而且,下位定序器28每當指令的執行時,會對資料 處理部32指定輸出共用資料、個別資料(無論所執行的封包列表如何,均為預先設定的個別資料或者針對所執行的每一封包列表而變更的個別資料)、以及資料處理部32實施了處理後的資料中的哪一個。亦即,下位定序器28每當指令的執行時,會對資料處理部32指定從共用資料記憶部40、第1個別資料記憶部44-1、第2個別資料記憶部44-2、或者資料處理部32內存儲有實施了指定的處理的資料的暫存器(register)中的哪一個讀出資料並輸出。
藉此,下位定序器28可根據從個別資料記憶部44-1、44-2中讀出的個別資料而生成由封包列表處理部22所指定的封包中的欲針對每一封包而變更的資料部分。進而,下位定序器28可根據從共用資料記憶部40中讀出的共用資料而生成由封包列表處理部22所指定的封包中的每一種封包所共用的資料部分。又,進而下位定序器28可對由封包列表處理部22所指定的封包中的被指定的資料部分實施所指定的處理。
另外,下位定序器28可對應於由封包列表處理部22所指定的封包的指令列的執行已完成的事實而將結束通知供給至封包列表處理部22。藉此,封包列表處理部22可根據下位定序器28對指令列的執行的進展情況來依序指定封包。
又,下位定序器28對發送部36指定發送至被測試元件200的信號的邊緣時序(edge timing)。例如,下位定序器28對發送部36供給時序信號,以對每一封包控制邊緣 時序。
而且,下位定序器28與接收側區塊14所具有的接收側的下位定序器28進行通信。藉此,發送側區塊12所具有的發送側的下位定序器28可與接收側區塊14所具有的接收側的下位定序器28進行交握(handshake),以與接收側的下位定序器28同步地執行指令列。
舉一例來說,發送側的下位定序器28通知接收側的下位定序器28已將預先指定的封包的測試資料列發送至被測試元件200。藉此,發送側的下位定序器28在直至接收側的下位定序器28接收到來自發送側的下位定序器28的通知為止的期間,可禁止進行所接收的資料列的良否判定。
另外,再舉一例,發送側的下位定序器28從接收側的下位定序器28接收已接收到了與所生成的測試資料列一致的資料列的通知而生成預先指定的封包的測試資料列。藉此,發送側的下位定序器28可在從被測試元件200接收到規定的封包之後,將預先指定的封包發送至被測試元件200。
資料處理部32從封包資料列記憶部26讀出由封包列表處理部22所指定的封包的資料列,以生成在被測試元件200的測試中所使用的測試資料列。例如,資料處理部32輸入來自共用資料記憶部40、第1個別資料記憶部44-1以及第2個別資料記憶部44-2的資料,並對所輸入的資料進行由下位定序器28所指定的處理後作為測試資料列的 各資料而輸出。
資料轉換部34在由下位定序器28所指定的時序中,對從資料處理部32輸出的測試資料列進行資料轉換。例如,資料轉換部34根據預先設定的表格(table)等來對測試資料列進行8b-10b轉換等。進而,再舉一例,資料轉換部34亦可對測試資料列進行加擾(scramble)處理。然後,資料轉換部34輸出轉換後的資料列。發送部36對被測試元件200發送由資料轉換部34輸出的測試資料列。
圖7是表示接收側區塊14的構成例的示圖。接收側區塊14具有與圖6所示的發送側區塊12大致相同的構成及功能。在接收側區塊14所具有的構件中,對於與發送側區塊12所具有的構件有著大致相同構成及功能的構件,標註相同的符號,且除了不同點以外省略其說明。
接收側區塊14包含:封包列表處理部22、封包指令列記憶部24、封包資料列記憶部26、下位定序器28、資料處理部32、資料轉換部34、封包列表記憶部60、接收部82以及判定部84。接收部82是從被測試元件200來接收上述的接收封包的資料列。
接收側區塊14內的資料轉換部34在由下位定序器28所指定的時序中,對由接收部82接收到的資料列進行資料轉換。例如,接收側區塊14內的資料轉換部34根據預先設定的表格等來對接收到的資料列進行8b-10b轉換等。再舉一例,接收側區塊14內的資料轉換部34亦可對接收到的資料列進行解擾(discramble)處理。然後,接收側區塊 14內的資料轉換部34輸出轉換後的資料列。
接著,接收側區塊14內的資料轉換部34將轉換後的資料列供給至判定部84。進而,接收側區塊14內的資料轉換部34亦可將轉換後的資料列存儲於封包資料列記憶部26內的第2個別資料記憶部44-2的被指定的位址上。
舉一例來說,接收側區塊14內的封包列表處理部22根據從流程控制部136接收到的位址來執行封包列表。繼而,接收側區塊14內的封包列表處理部22依序指定期望從被測試元件200接收的封包。
接收側區塊14內的下位定序器28從封包資料列記憶部26輸出期望從被測試元件200輸出的封包的資料列,並將其作為測試資料列。而且,接收側區塊14內的下位定序器28對接收部82指定進行導入從被測試元件200輸出的信號的資料值的選通(strobe)時序。接收側區塊14內的資料處理部32將所生成的測試資料列供給至判定部84。
判定部84從資料處理部32接收測試資料列,並且接收從資料轉換部34所接收到的資料列。判定部84根據對所接收到的資料列與測試資料列進行比較後的結果,來判定與被測試元件200之間的通信的良否。例如,判定部84包含:對接收部82所接收到的資料列與測試資料列是否一致進行比較的邏輯比較部;以及記憶比較結果的失效記憶體(fail memory)。再舉一例,判定部84亦可對下位定序器28通知由接收部82所接收到的資料列與所指定的資料列是一致的。
而且,接收側區塊14內的下位定序器28會與圖6所示的發送側區塊12所具有的發送側的下位定序器28進行通信。藉此,接收側區塊14所具有的接收側的下位定序器28可與發送側區塊12所具有的發送側的下位定序器28進行交握,以與發送側的下位定序器28同步地執行指令列。
舉一例來說,接收側的下位定序器28對發送側的下位定序器28通知已接收到了與該接收側的下位定序器28所生成的測試資料列一致的資料列。藉此,發送側的下位定序器28可從接收側的下位定序器28接收已接收到了與所生成的測試資料列一致的資料列的通知而生成預先指定的封包的測試資料列。發送側的下位定序器28可以當接收來自接收側的下位定序器28的通知而欲生成的封包是轉變為同步等待狀態的等待封包時,將同步等待指令(以及指定指令)通知給同步部11。
另外舉一例,接收側的下位定序器28在直至從發送側的下位定序器28接收到已將預先指定的封包的測試資料列發送至被測試元件200的通知為止的期間,會禁止判定部84對接收部82所接收的資料列進行良否判定。藉此,接收側的下位定序器28可在將規定的封包發送至被測試元件200之後,判定是否從被測試元件200輸出了與該規定的封包相應的響應。
圖8表示本實施形態的測試部20的處理流程。首先,封包列表處理部22執行封包列表,依序指定在與被測試元件200之間進行通信的各封包(S801、S806)。此時,當 檢測到指定等待封包的指令時,封包列表處理部22或下位定序器28可將同步等待指令(以及指定指令)通知給同步部11。在此情況下,封包列表處理部22會反覆指定等待封包,直至從同步部11接收到同步信號為止。
下位定序器28在接收到封包列表處理部22對封包的指定後,反覆執行步驟S802至步驟S805的處理。下位定序器28在接收到封包的指定後,從封包指令列記憶部24中調出用於產生該封包的指令列,並從先頭的指令開始依序執行。下位定序器28每當執行各指令時,進行步驟S803及步驟S804的處理(S802、S805)。
於步驟S803中,下位定序器28輸出與該指令對應的資料。又,於步驟S804中,下位定序器28執行與該指令對應的運算或資料轉換。下位定序器28並行地執行步驟S803及步驟S804。
下位定序器28在執行完最後的指令後,使處理返回至封包列表處理部22,從封包列表處理部22接收下一封包的指定(S805)。繼而,封包列表處理部22在直至封包序列中的最後的封包為止的處理完成後,結束該流程(S806)。
如上所說明,根據測試裝置100,可使多個測試部20中的各測試區塊同步地執行。另外,在1個測試程式的執行中,可取得多次同步。
而且,根據本實施形態的測試部20,由個別定序器來執行表示封包序列的封包列表與封包內的指令列。藉此, 根據測試部20,可使程式的記述變得簡單。進而,根據測試部20,可以讓用於產生共用種類的封包的指令列以及資料得以共用化,因此可減少所存儲的資訊量。
進而,本實施形態的測試部20從封包列表處理部22個別地指定下位定序器28所要執行的指令列的位址以及下位定序器28所要讀出的資料列的位址。如此一來,根據測試部20,可藉由同一指令列而產生不同的資料列。因此,根據測試部20,可不存儲多個同一指令列,從而可減少所存儲的資訊量。
以上,使用實施形態說明了本發明,但本發明的技術範圍並不限定於上述實施形態中記載的範圍。本領域技術人員當明確,可對上述實施形態實施多種變更或改良。由申請專利範圍的記載可明確,此種實施了變更或改良後的形態亦可包含於本發明的技術範圍內。
應留意的是,關於申請專利範圍、說明書以及圖式中所示的裝置、系統、程式以及方法中的動作、過程、步驟以及階段等的各處理的執行順序,只要未特別明示「之前」、「以前」等,而且亦未將前處理的輸出用於後處理中,則能以任意順序來實現。關於申請專利範圍、說明書以及圖式中的動作流程,即使為方便說明而使用「首先,」、「其次,」等,亦並非意味著必須以該順序來實施。
10‧‧‧控制部
11‧‧‧同步部
12‧‧‧發送側區塊
14‧‧‧接收側區塊
16‧‧‧通信處理部
18‧‧‧執行處理部
20、20-1、20-2、20-3‧‧‧測試部
22‧‧‧封包列表處理部
24‧‧‧封包指令列記憶部
26‧‧‧封包資料列記憶部
28‧‧‧下位定序器
32‧‧‧資料處理部
34‧‧‧資料轉換部
36‧‧‧發送部
40‧‧‧共用資料記憶部
42‧‧‧共用資料指示器
44-1‧‧‧第1個別資料記憶部
44-2‧‧‧第2個別資料記憶部
46-1‧‧‧第1個別資料指示器
46-2‧‧‧第2個別資料指示器
60‧‧‧封包列表記憶部
82‧‧‧接收部
84‧‧‧判定部
100‧‧‧測試裝置
110-1、110-2、110-3‧‧‧時域
132‧‧‧測試程式記憶部
134‧‧‧程式供給部
136‧‧‧流程控制部
200‧‧‧被測試元件
S801、S802、S803、S804、S805、S806‧‧‧步驟
圖1是表示實施形態的測試裝置100的構成例的示圖。
圖2表示測試裝置100的動作例的時序圖。
圖3表示測試裝置100的其他動作例的時序圖。
圖4是表示被測試元件200的構成例的示圖。
圖5是表示測試部20的構成例的示圖。
圖6是表示發送側區塊12的構成例的示圖。
圖7是表示接收側區塊14的構成的示圖。
圖8表示本實施形態的測試部20的處理流程。
10‧‧‧控制部
11‧‧‧同步部
20-1、20-2、20-3‧‧‧測試部
100‧‧‧測試裝置
200‧‧‧被測試元件

Claims (8)

  1. 一種測試裝置,對被測試元件進行測試,上述測試裝置包括:多個測試部,分別根據所提供的程式而動作,以對上述被測試元件進行測試;以及同步部,使上述多個測試部中的至少2個上述測試部的動作同步,且各上述測試部當在對應的上述程式的執行中滿足預先設定的條件而成為同步等待狀態的情況下,將同步等待指令通知給上述同步部,上述同步部具有以從上述多個測試部中的指定的1個或1個以上的所有的上述測試部接收到了上述同步等待指令作為條件,來對上述多個測試部中的與上述1個或1個以上的上述測試部不同的組合的2個或2個以上的上述測試部同步地供給解除上述同步等待狀態的同步信號的功能。
  2. 一種測試裝置,對被測試元件進行測試,上述測試裝置包括:多個測試部,分別根據所提供的程式而動作,以對上述被測試元件進行測試;以及同步部,使上述多個測試部中的至少2個上述測試部的動作同步,且各上述測試部當在對應的上述程式的執行中滿足預先設定的條件而成為同步等待狀態的情況下,將同步等待 指令通知給上述同步部,上述同步部以從上述多個測試部中的規定的1個或1個以上的所有的上述測試部接收到了上述同步等待指令作為條件,來對上述多個測試部中的規定的2個或2個以上的上述測試部同步地供給解除上述同步等待狀態的同步信號,上述程式包含在上述測試部成為上述同步等待狀態的情況下使規定的等待封包反覆供給至上述被測試元件的指令,各上述測試部是在檢測到了使上述等待封包供給至上述被測試元件的上述指令的情況下,將上述同步等待指令通知給上述同步部。
  3. 如申請專利範圍第1項或第2項所述之測試裝置,其中各上述測試部是在將上述同步等待指令通知給上述同步部之前,當其他的任一個的上述1個或1個以上的上述測試部已成為上述同步等待狀態時,將指定自身的上述同步等待狀態是否應被解除的指定指令通知給上述同步部,上述同步部是以從2個或2個以上的上述測試部接收指定相同的上述1個或1個以上的上述測試部的上述指定指令的情況下,從上述1個或1個以上的所有的上述測試部接收到了上述同步等待指令作為條件,來對被通知上述指定指令的上述2個或2個以上的上述測試部供給上述同 步信號。
  4. 如申請專利範圍第1項或第2項所述之測試裝置,其中上述同步部是在從上述1個或1個以上的上述測試部接收到了最後的上述同步等待指令並經過規定的期間後,來對上述2個或2個以上的上述測試部同步地供給上述同步信號。
  5. 如申請專利範圍第4項所述之測試裝置,其中上述規定的期間是固定的,並不取決於上述1個或1個以上的上述測試部的個數。
  6. 如申請專利範圍第1項或第2項所述之測試裝置,其中上述同步部於上述程式的執行中,對同步地供給上述同步信號的上述測試部的組合進行變更。
  7. 一種測試方法,是由測試裝置用來對被測試元件進行測試,上述測試裝置包括多個測試部及同步部,上述多個測試部分別根據所提供的程式而動作,以對上述被測試元件進行測試,上述同步部使上述多個測試部中的至少2個上述測試部的動作同步,上述測試方法包括:通知階段,對於各上述測試部,當在對應的上述程式的執行中滿足預先設定的條件而成為同步等待狀態的情況下,從上述測試部將同步等待指令通知給上述同步部;以及同步階段,以從上述多個測試部中的指定的1個或1個以上的所有的上述測試部將上述同步等待指令通知給了上述同步部作為條件,來對上述多個測試部中的與上述1 個或1個以上的上述測試部不同的組合的2個或2個以上的上述測試部同步地供給解除上述同步等待狀態的同步信號。
  8. 一種測試方法,是由測試裝置用來對被測試元件進行測試,上述測試裝置包括多個測試部及同步部,上述多個測試部分別根據所提供的程式而動作,以對上述被測試元件進行測試,上述同步部使上述多個測試部中的至少2個上述測試部的動作同步,上述測試方法包括:通知階段,對於各上述測試部,當在對應的上述程式的執行中滿足預先設定的條件而成為同步等待狀態的情況下,從上述測試部將同步等待指令通知給上述同步部;以及同步階段,以從上述多個測試部中的規定的1個或1個以上的所有的上述測試部將上述同步等待指令通知給了上述同步部作為條件,來對上述多個測試部中的規定的2個或2個以上的上述測試部同步地供給解除上述同步等待狀態的同步信號,上述程式包含在上述測試部成為上述同步等待狀態的情況下使規定的等待封包反覆供給至上述被測試元件的指令,在上述通知階段中,各上述測試部是在檢測到了使上述等待封包供給至上述被測試元件的上述指令的情況下,將上述同步等待指令通知給上述同步部。
TW098141939A 2008-12-08 2009-12-08 測試裝置以及測試方法 TWI448702B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/329,635 US8059547B2 (en) 2008-12-08 2008-12-08 Test apparatus and test method
PCT/JP2009/002401 WO2010067468A1 (ja) 2008-12-08 2009-05-29 試験装置および試験方法

Publications (2)

Publication Number Publication Date
TW201027097A TW201027097A (en) 2010-07-16
TWI448702B true TWI448702B (zh) 2014-08-11

Family

ID=42230947

Family Applications (11)

Application Number Title Priority Date Filing Date
TW098141756A TW201027091A (en) 2008-12-08 2009-12-07 Test apparatus and test method
TW098141770A TWI401914B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141758A TWI389505B (zh) 2008-12-08 2009-12-07 測試裝置、測試方法以及程式
TW098141766A TWI408391B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141767A TWI402521B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141765A TWI392889B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141757A TWI405987B (zh) 2008-12-08 2009-12-07 測試裝置與除錯方法
TW098141940A TWI396411B (zh) 2008-12-08 2009-12-08 測試裝置以及測試方法
TW098141939A TWI448702B (zh) 2008-12-08 2009-12-08 測試裝置以及測試方法
TW098141937A TW201028712A (en) 2008-12-08 2009-12-08 Test apparatus, conversion circuit and test method
TW098141936A TWI412757B (zh) 2008-12-08 2009-12-08 測試裝置以及測試方法

Family Applications Before (8)

Application Number Title Priority Date Filing Date
TW098141756A TW201027091A (en) 2008-12-08 2009-12-07 Test apparatus and test method
TW098141770A TWI401914B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141758A TWI389505B (zh) 2008-12-08 2009-12-07 測試裝置、測試方法以及程式
TW098141766A TWI408391B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141767A TWI402521B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141765A TWI392889B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141757A TWI405987B (zh) 2008-12-08 2009-12-07 測試裝置與除錯方法
TW098141940A TWI396411B (zh) 2008-12-08 2009-12-08 測試裝置以及測試方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW098141937A TW201028712A (en) 2008-12-08 2009-12-08 Test apparatus, conversion circuit and test method
TW098141936A TWI412757B (zh) 2008-12-08 2009-12-08 測試裝置以及測試方法

Country Status (5)

Country Link
US (1) US8059547B2 (zh)
JP (11) JP4595039B2 (zh)
CN (2) CN102246471A (zh)
TW (11) TW201027091A (zh)
WO (11) WO2010067470A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8483073B2 (en) * 2008-12-08 2013-07-09 Advantest Corporation Test apparatus and test method
US8489837B1 (en) 2009-06-12 2013-07-16 Netlist, Inc. Systems and methods for handshaking with a memory module
US8060333B2 (en) * 2009-09-10 2011-11-15 Advantest Corporation Test apparatus and test method
US8797880B2 (en) * 2010-02-09 2014-08-05 Juniper Networks, Inc. Remote network device component testing
US8963937B2 (en) * 2011-02-10 2015-02-24 Novatek Microelectronics Corp. Display controller driver and testing method thereof
TWI418816B (zh) * 2011-03-02 2013-12-11 Nat Univ Chung Hsing 高解析度高頻之影像處理晶片的驗證系統
JP6145409B2 (ja) * 2014-01-09 2017-06-14 日本電信電話株式会社 通信試験システム、通信試験方法、装置およびプログラム
WO2015170382A1 (ja) * 2014-05-08 2015-11-12 三菱電機株式会社 エンジニアリングツール、プログラム編集装置およびプログラム編集システム
US11617241B2 (en) 2014-10-22 2023-03-28 Semisilicon Technology Corp. Pixel-controlled LED light string and method of operating the same
US10874010B2 (en) 2014-10-22 2020-12-22 Semisilicon Technology Corp. Pixel-controlled LED light with burnable sequence and method of operating the same
US11570866B2 (en) 2014-10-22 2023-01-31 Semisilicon Technology Corp. Pixel-controlled LED light string and method of operating the same
WO2016183827A1 (zh) * 2015-05-20 2016-11-24 韩性峰 智能电子开发测试系统
CN105808469B (zh) 2016-03-21 2018-12-25 北京小米移动软件有限公司 数据处理方法、装置、终端及智能设备
JP6793524B2 (ja) * 2016-11-01 2020-12-02 株式会社日立製作所 ログ解析システムおよびその方法
CN108254672B (zh) * 2018-01-18 2021-06-04 上海华虹宏力半导体制造有限公司 一种改进的伪四线测试方法及其测试结构
TWI702411B (zh) * 2019-05-16 2020-08-21 致茂電子股份有限公司 多通道測試裝置
TWI705732B (zh) * 2019-07-25 2020-09-21 矽誠科技股份有限公司 可燒錄定序之點控發光二極體燈及其操作方法
CN112351540A (zh) * 2019-08-06 2021-02-09 矽诚科技股份有限公司 可刻录定序的点控发光二极管灯及其操作方法
US11313904B2 (en) * 2019-11-24 2022-04-26 Global Unichip Corporation Testing device and testing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09264933A (ja) * 1996-03-28 1997-10-07 Ando Electric Co Ltd Icテスタの並列試験方法
JPH11344528A (ja) * 1998-05-29 1999-12-14 Ando Electric Co Ltd Icテストシステム及びその通信方法
JP2007057541A (ja) * 2003-03-31 2007-03-08 Advantest Corp 試験エミュレート装置

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02243039A (ja) * 1989-03-15 1990-09-27 Nec Corp 試験制御装置
JPH02250120A (ja) * 1989-03-23 1990-10-05 Hokuriku Nippon Denki Software Kk 情報処理システム試験診断プログラム自動化方式
DE4100899A1 (de) * 1990-01-17 1991-07-18 Schlumberger Technologies Inc System fuer die steuerung des ablaufs von testsequenzen in einer informationsverarbeitungsvorrichtung
JPH04260151A (ja) 1991-02-14 1992-09-16 Nec Eng Ltd 通信制御装置
JP2751701B2 (ja) * 1991-12-24 1998-05-18 日本電気株式会社 半導体集積回路
JPH05244230A (ja) * 1992-02-27 1993-09-21 Hitachi Eng Co Ltd データ伝送試験装置
JPH05336171A (ja) * 1992-06-04 1993-12-17 Matsushita Electric Ind Co Ltd 情報送信装置
JP2755195B2 (ja) * 1994-12-08 1998-05-20 日本電気株式会社 半導体装置の製造方法及びその装置
JPH08335610A (ja) * 1995-06-08 1996-12-17 Advantest Corp 半導体デバイス解析装置
JP3612694B2 (ja) * 1996-03-29 2005-01-19 ソニー株式会社 被試験信号生成装置及びディジタルデータ信号出力装置
JPH10107871A (ja) * 1996-10-03 1998-04-24 Hitachi Ltd Dチャネル共有通信装置試験器および試験方法
US6360340B1 (en) * 1996-11-19 2002-03-19 Teradyne, Inc. Memory tester with data compression
JPH10171735A (ja) * 1996-12-05 1998-06-26 Nippon Telegr & Teleph Corp <Ntt> ネットワークサービス管理方法
JP3833341B2 (ja) * 1997-05-29 2006-10-11 株式会社アドバンテスト Ic試験装置のテストパターン発生回路
JPH11168527A (ja) * 1997-12-04 1999-06-22 Nec Eng Ltd 伝送線路障害検出システム
US6067651A (en) * 1998-02-20 2000-05-23 Hewlett-Packard Company Test pattern generator having improved test sequence compaction
US6212482B1 (en) * 1998-03-06 2001-04-03 Micron Technology, Inc. Circuit and method for specifying performance parameters in integrated circuits
JP2000040391A (ja) * 1998-05-13 2000-02-08 Advantest Corp メモリデバイス試験装置およびデ―タ選択回路
JP2000112838A (ja) * 1998-10-06 2000-04-21 Fujitsu Ltd データ転送試験装置
FR2787267B1 (fr) * 1998-12-14 2001-02-16 France Telecom Dispositif et procede de traitement d'une sequence de paquets d'information
US6678643B1 (en) * 1999-06-28 2004-01-13 Advantest Corp. Event based semiconductor test system
JP2001024650A (ja) * 1999-07-02 2001-01-26 Fujitsu Ltd Atm交換機及びそれにおける回線装置の試験方法
JP2001134469A (ja) 1999-08-16 2001-05-18 Advantest Corp 半導体試験用プログラムデバッグ装置
JP4371488B2 (ja) * 1999-09-03 2009-11-25 富士通マイクロエレクトロニクス株式会社 デバイス試験評価システムおよびデバイス試験評価方法
JP2001211078A (ja) * 2000-01-25 2001-08-03 Sony Corp データ伝送方法及びデータ伝送装置
JP3478223B2 (ja) * 2000-02-10 2003-12-15 日本電気株式会社 スタッフィング制御回路
JP2001312416A (ja) * 2000-04-28 2001-11-09 Ando Electric Co Ltd Usbデータシミュレーション装置、および、記憶媒体
JP4430801B2 (ja) 2000-08-03 2010-03-10 株式会社アドバンテスト 半導体メモリ試験装置
US6895011B1 (en) * 2000-08-15 2005-05-17 Lucent Technologies Inc. Method and apparatus for re-sequencing data packets
JP4376515B2 (ja) * 2000-09-20 2009-12-02 富士通株式会社 移動体通信システム
JP2002131397A (ja) * 2000-10-19 2002-05-09 Advantest Corp 半導体試験装置
JP2002152317A (ja) 2000-11-10 2002-05-24 Fujitsu Ltd 試験装置
JP2002340980A (ja) * 2001-05-11 2002-11-27 Ando Electric Co Ltd 半導体集積回路試験装置及び試験方法
JP2002344563A (ja) * 2001-05-11 2002-11-29 Matsushita Electric Works Ltd 長期安定化試験システム
US6728916B2 (en) * 2001-05-23 2004-04-27 International Business Machines Corporation Hierarchical built-in self-test for system-on-chip design
JP3667265B2 (ja) * 2001-08-29 2005-07-06 アンリツ株式会社 通信プロトコル試験装置
JP3752212B2 (ja) 2002-09-30 2006-03-08 アンリツ株式会社 試験用パケット発生装置
FR2845551B1 (fr) * 2002-10-04 2005-01-14 Atlinks Poste telephonique, terminal multimedia et serveur
JP4238591B2 (ja) 2003-02-18 2009-03-18 沖電気工業株式会社 Lapd試験装置
JP2005101754A (ja) * 2003-09-22 2005-04-14 Advantest Corp 送信機特性測定装置、方法、プログラムおよび記録媒体
US7073109B2 (en) * 2003-09-30 2006-07-04 Agilent Technologies, Inc. Method and system for graphical pin assignment and/or verification
EP1687649A1 (en) * 2003-11-26 2006-08-09 Advantest Corporation Testing apparatus
US7107173B2 (en) * 2004-02-03 2006-09-12 Credence Systems Corporation Automatic test equipment operating architecture
TWI266070B (en) * 2004-03-19 2006-11-11 Realtek Semiconductor Corp Chip-level design under test verification environment and method thereof
TWI240345B (en) * 2004-06-28 2005-09-21 Advanced Semiconductor Eng A method for re-testing semiconductor device
JP4279751B2 (ja) * 2004-08-23 2009-06-17 株式会社アドバンテスト デバイスの試験装置及び試験方法
TWI267266B (en) * 2004-11-03 2006-11-21 Inventec Multimedia & Telecom Testing apparatus and method thereof
JP4546218B2 (ja) * 2004-11-05 2010-09-15 Necエンジニアリング株式会社 負荷試験方法および負荷試験システム
JP2006214839A (ja) * 2005-02-03 2006-08-17 Fujitsu Ltd メモリ内蔵デバイスへのテストパターン発生装置及びテストパターン発生方法
US8019333B2 (en) * 2005-03-14 2011-09-13 Qualcomm Incorporated Apparatus and methods for product acceptance testing on a wireless device
JP2006268357A (ja) * 2005-03-23 2006-10-05 Advantest Corp サンプリング装置、及び試験装置
DE602005002131T2 (de) * 2005-05-20 2008-05-15 Verigy (Singapore) Pte. Ltd. Prüfvorrichtung mit Anpassung des Prüfparameters
JP2006352290A (ja) 2005-06-14 2006-12-28 Nec Commun Syst Ltd シナリオ作成装置、試験システム、シナリオ作成方法及びプログラム
JP4829889B2 (ja) * 2005-08-25 2011-12-07 株式会社アドバンテスト Tcpハンドリング装置
JP2007096903A (ja) * 2005-09-29 2007-04-12 Rohm Co Ltd パラレルシリアル変換回路およびそれを用いた電子機器
JP2007123623A (ja) * 2005-10-28 2007-05-17 Fujitsu Ltd 半導体試験装置及び方法
US20070168729A1 (en) * 2005-12-06 2007-07-19 Mediatek Inc. System and method for testing and debugging electronic apparatus in single connection port
JP4873533B2 (ja) * 2005-12-15 2012-02-08 富士通株式会社 高速シリアル転送デバイス試験方法、プログラム及び装置
JP4946110B2 (ja) * 2006-03-17 2012-06-06 富士通セミコンダクター株式会社 半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラム
JP2007281801A (ja) * 2006-04-05 2007-10-25 Fuji Xerox Co Ltd 情報処理装置、コンピュータの制御方法及びプログラム
US20070283104A1 (en) * 2006-05-31 2007-12-06 International Business Machines Corporation Concurrent Hardware Selftest for Central Storage
TW200745888A (en) * 2006-06-05 2007-12-16 Inventec Corp Test system for automatically receiving test results and method thereof
JP2008042410A (ja) * 2006-08-03 2008-02-21 Fujitsu Ltd パケット転送試験装置およびパケット転送試験方法
JP2008072191A (ja) 2006-09-12 2008-03-27 Funai Electric Co Ltd リモコン装置
US7698088B2 (en) * 2006-11-15 2010-04-13 Silicon Image, Inc. Interface test circuitry and methods
JP4826788B2 (ja) * 2006-12-07 2011-11-30 横河電機株式会社 デバイステスタ
US7831863B2 (en) * 2007-01-11 2010-11-09 International Business Machines Corporation Method for enhancing the diagnostic accuracy of a VLSI chip
JP4755280B2 (ja) * 2007-03-15 2011-08-24 富士通株式会社 ネットワーク検証システム
JP4894575B2 (ja) * 2007-03-16 2012-03-14 ソニー株式会社 半導体評価装置およびその方法、並びにプログラム
US7725793B2 (en) * 2007-03-21 2010-05-25 Advantest Corporation Pattern generation for test apparatus and electronic device
US8102776B2 (en) * 2007-09-05 2012-01-24 Spirent Communications, Inc. Methods and apparatus for generating simulated network traffic
US20100110906A1 (en) * 2008-10-30 2010-05-06 Corrigent Systems Ltd Efficient full mesh load testing of network elements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09264933A (ja) * 1996-03-28 1997-10-07 Ando Electric Co Ltd Icテスタの並列試験方法
JPH11344528A (ja) * 1998-05-29 1999-12-14 Ando Electric Co Ltd Icテストシステム及びその通信方法
JP2007057541A (ja) * 2003-03-31 2007-03-08 Advantest Corp 試験エミュレート装置

Also Published As

Publication number Publication date
TWI392889B (zh) 2013-04-11
WO2010067474A1 (ja) 2010-06-17
TW201027946A (en) 2010-07-16
WO2010067476A1 (ja) 2010-06-17
WO2010067558A1 (ja) 2010-06-17
TW201027097A (en) 2010-07-16
US20100142383A1 (en) 2010-06-10
TW201106657A (en) 2011-02-16
JPWO2010067471A1 (ja) 2012-05-17
JPWO2010067558A1 (ja) 2012-05-17
JP4885310B2 (ja) 2012-02-29
JPWO2010067475A1 (ja) 2012-05-17
TW201028712A (en) 2010-08-01
JPWO2010067468A1 (ja) 2012-05-17
JPWO2010067473A1 (ja) 2012-05-17
TWI408391B (zh) 2013-09-11
TWI412757B (zh) 2013-10-21
JP4757958B2 (ja) 2011-08-24
TW201025925A (en) 2010-07-01
TWI405987B (zh) 2013-08-21
JP4536159B2 (ja) 2010-09-01
JP4934222B2 (ja) 2012-05-16
WO2010067469A1 (ja) 2010-06-17
JP4480798B1 (ja) 2010-06-16
TWI401914B (zh) 2013-07-11
TWI396411B (zh) 2013-05-11
JPWO2010067472A1 (ja) 2012-05-17
TWI389505B (zh) 2013-03-11
JPWO2010067476A1 (ja) 2012-05-17
WO2010067472A1 (ja) 2010-06-17
WO2010067482A1 (ja) 2010-06-17
JPWO2010067474A1 (ja) 2012-05-17
TW201032529A (en) 2010-09-01
JPWO2010067469A1 (ja) 2012-05-17
JP4536160B2 (ja) 2010-09-01
JPWO2010067482A1 (ja) 2012-05-17
WO2010067468A1 (ja) 2010-06-17
JP4864163B2 (ja) 2012-02-01
JP4644312B2 (ja) 2011-03-02
TW201027096A (en) 2010-07-16
TW201027091A (en) 2010-07-16
US8059547B2 (en) 2011-11-15
JP4595039B2 (ja) 2010-12-08
WO2010067471A1 (ja) 2010-06-17
CN102239682A (zh) 2011-11-09
WO2010067470A1 (ja) 2010-06-17
JP4870840B2 (ja) 2012-02-08
JPWO2010067470A1 (ja) 2012-05-17
WO2010067473A1 (ja) 2010-06-17
WO2010067475A1 (ja) 2010-06-17
TWI402521B (zh) 2013-07-21
TW201027945A (en) 2010-07-16
CN102246471A (zh) 2011-11-16
TW201028709A (en) 2010-08-01
TW201108669A (en) 2011-03-01

Similar Documents

Publication Publication Date Title
TWI448702B (zh) 測試裝置以及測試方法
JP5260758B2 (ja) 汎用プロトコルエンジン
TWI461714B (zh) 測試裝置及測試方法
JP4843101B2 (ja) 試験装置および試験方法
JP2011154023A (ja) 試験装置および試験方法
JP4721762B2 (ja) 試験装置
JP4617401B1 (ja) 試験装置および試験方法
US7816935B2 (en) Test apparatus
WO2010089996A1 (ja) 試験装置および試験方法
US8692566B2 (en) Test apparatus and test method
US20050193298A1 (en) Testing apparatus
US7099792B2 (en) Synchronization of multiple test instruments
JP2006170761A (ja) 半導体集積回路テストシステム
JPWO2009153996A1 (ja) 試験装置および試験方法
JP2000162287A (ja) パターン信号を生成するパターン発生器
JP2004233354A (ja) 集積回路の並列試験
JP2006010651A (ja) 試験装置及び試験方法
JP2011154027A (ja) 試験装置および試験方法
JP2012122943A (ja) 半導体試験装置
JP2001051022A (ja) 半導体集積回路試験システム及び半導体集積回路試験方法
JP2009026132A (ja) Pciデータ転送装置
JP2010133886A (ja) 半導体試験装置
JP2009257959A (ja) 半導体試験装置
JP2010266250A (ja) 半導体試験装置