JPWO2010067472A1 - 試験装置および試験方法 - Google Patents

Abstract

被試験デバイスを試験する試験装置であって、検出される分岐条件に応じて実行すべき命令が分岐するプログラムを格納し、プログラムを実行して被試験デバイスを試験する試験部と、試験部における試験結果、および、当該試験結果を得るのに実行されたプログラムの命令パスを対応付けて格納するログメモリとを備える試験装置を提供する。試験部は、被試験デバイスに与える試験信号の特性を順次変更し、試験信号の特性ごとに被試験デバイスの良否を判定し、ログメモリは、試験信号の特性ごとに、試験部における試験結果と、プログラムの命令パスとを対応付けて格納する。

Description

本発明は、試験装置および試験方法に関する。本出願は、下記の米国出願に関連し、下記の米国出願からの優先権を主張する出願である。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
出願番号 １２／３２９，６３５ 出願日 ２００８年１２月８日

半導体デバイス等の試験装置においては、所定のパターンを有する試験信号に応じて被試験デバイスが出力する信号を測定することにより、被試験デバイスの良否を判定する。被試験デバイスの良否の判定等においては、試験パラメータに対応する座標上に試験の判定結果（パスまたはフェイル）を示すＳｈｍｏｏ図を用いることが知られている。Ｓｈｍｏｏについては、例えば、特許文献１に記載されている。

特開２００６−００３２１６号公報

ところが、試験装置は、被試験デバイスの出力信号が所定の期待値に一致しているか否かにより、被試験デバイスの良否を判定する。その結果、試験装置は、被試験デバイスを良品または不良品の２つのランクに分類することができるが、被試験デバイスを３以上のランクに分類することは困難であった。

上記課題を解決するために、本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、検出される分岐条件に応じて実行すべき命令が分岐するプログラムを格納し、プログラムを実行して被試験デバイスを試験する試験部と、試験部における試験結果、および、当該試験結果を得るのに実行されたプログラムの命令パスを対応付けて格納するログメモリとを備える試験装置を提供する。

上記課題を解決するために、本発明の第２の態様においては、試験部は、被試験デバイスに与える試験信号の特性を順次変更し、試験信号の特性ごとに被試験デバイスの良否を判定し、ログメモリは、試験信号の特性ごとに、試験部における試験結果と、プログラムの命令パスとを対応付けて格納する試験装置を提供する。

上記課題を解決するために、本発明の第３の態様においては、ログメモリが格納した試験信号の特性ごとの試験結果を、プログラムの命令パスごとに態様を異ならせて表示する表示部を更に備える試験装置を提供する。

上記課題を解決するために、本発明の第４の態様においては、試験部は、被試験デバイスに与える試験信号の１つ以上の特性を順次変更し、試験信号の１つ以上の特性を変更するごとに被試験デバイスの良否を判定し、表示部は、試験信号の１つ以上の特性のそれぞれを軸とする座標系に、試験信号の１つ以上の特性の変更に応じた試験結果を、プログラムの命令パスごとに態様を異ならせてプロットして表示する試験装置を提供する。

上記課題を解決するために、本発明の第５の態様においては、試験部は、被試験デバイスの状態を測定する測定部と、測定部における測定結果を分岐条件として、プログラムを実行する実行処理部とを有する試験装置を提供する。

上記課題を解決するために、本発明の第６の態様においては、試験部における各試験結果に対応するプログラムの命令パスに基づいて、当該被試験デバイスのグレードを判定するグレード判定部を更に備える試験装置を提供する。

上記課題を解決するために、本発明の第７の態様においては、試験装置は、1つのウエハから生成された複数の被試験デバイスを試験し、それぞれの被試験デバイスの良否およびグレードを、ウエハ上の被試験デバイスの位置と対応付けて表示する試験装置を提供する。

上記課題を解決するために、本発明の第８の態様においては、試験部は、被試験デバイスの複数の箇所について良否を判定し、表示部は、良否判定の対象となった被試験デバイスの箇所ごとに態様を異ならせて試験結果を表示する試験装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係る試験装置１０の構成を示す。 試験装置１０が被試験デバイス２００を試験する場合の動作フローを示す。 試験部１００がログメモリ１０８に格納したデータの一例を示す。 試験信号のタイミングおよび電圧レベルごとに命令パス情報を表示したＳｈｍｏｏの一例を示す。 被試験デバイス２００を試験するプログラムの一例を示す。 図５に示すプログラムを実行した場合のパケットシーケンスの概要を示す。 被試験デバイス２００のグレード判定結果の表示例を示す。 グレードＡと判定された被試験デバイス２００のＳｈｍｏｏの一例を示す。 他の実施形態に係る試験装置１０の動作フローを示す。 実行処理部１１の構成の一例を示す。 パターン発生部１２の構成の一例を示す。 測定部１４の構成の一例を示す。

１０ 試験装置、１１ 実行処理部、１２ パターン発生部、１４ 測定部、２０ パケットリスト記憶部、２２ パケットリスト処理部、２４ パケット命令列記憶部、２６ パケットデータ列記憶部、２８ 下位シーケンサ、３２ データ処理部、３４ 送信部、４０ 共通データ記憶部、４２ 共通データポインタ、４４ 個別データ記憶部、８２ 受信部、８４ 判定部、１００ 試験部、１０２ メイン制御部、１０４ メインメモリ、１０６ 表示部、１０８ ログメモリ、１１０ グレード判定部、１１２ 試験プログラム記憶部、１１４ プログラム供給部、１１６ フロー制御部、２００ 被試験デバイス、３００ ウエハ

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る試験装置１０の構成を示す。試験装置１０は、被試験デバイス２００と通信して、被試験デバイス２００を試験する。試験装置１０は、所定の試験パターンのデータを含むパケットを被試験デバイス２００との間で送受信することにより、被試験デバイス２００を試験してよい。試験装置１０は、試験部１００、メイン制御部１０２、メインメモリ１０４、表示部１０６、ログメモリ１０８、およびグレード判定部１１０を備える。

試験部１００は、検出される分岐条件に応じて実行すべき命令が分岐するプログラムを格納し、プログラムを実行して被試験デバイス２００を試験する。当該プログラムは、一例として、被試験デバイス２００との間で送受信するパケットの順序を指定するパケット列情報が記述されているプロシージャであってよい。プロシージャには、パケットを送受信する制御命令を含む、複数の異なる種別の関数を実行する順序を示す情報であるパケットリストが記述される。

具体的には、試験部１００は、被試験デバイス２００との間で送受信するパケットとして、被試験デバイス２００に対してデータを書き込む機能を有するライト（Ｗｒｉｔｅ）パケット、被試験デバイス２００からデータを読み出す機能を有するリード（Ｒｅａｄ）パケット、および、被試験デバイス２００に試験用データを入力する機能を有するテスト（Ｔｅｓｔ）パケット等の複数の種類のパケットを送受信してよい。試験装置１０は、上記機能を実行するパケットを送信しない間は、被試験デバイス２００に対して機能を実行しないアイドル状態を示す情報を含むウェイト（Ｗａｉｔ）パケットを送信してよい。試験部１００は、プロシージャの記述内容に基づいて、被試験デバイス２００の応答結果、あるいは、外部から設定される変数値等に応じて、被試験デバイス２００との間で送受信するパケットの種別およびパケットの順序を切り替える。

試験部１００は、実行処理部１１、パターン発生部１２、および測定部１４を有する。実行処理部１１は、１以上の連続したプロシージャを含む試験プログラムを実行する。パターン発生部１２は、実行処理部１１の制御を受けて、被試験デバイス２００に対して、所定の試験パターンのデータを含むテストパケットを送信する。具体的には、パターン発生部１２は、実行処理部１１が実行するプロシージャに記述されているパケットリストにより指定されるパケットを所定の形式に組み立てた上で、被試験デバイス２００に送信する。

測定部１４は、被試験デバイス２００の状態を測定する。具体的には、測定部１４は、被試験デバイス２００に送信したテストパケットに応じて被試験デバイス２００が送信する応答信号を受信する。測定部１４は、応答信号を所定の期待値と比較することにより、被試験デバイス２００の良否を判定する。測定部１４は、被試験デバイス２００から受信したパケットに含まれるデータ値を、変数値として実行処理部１１に入力してよい。

実行処理部１１は、測定部１４における測定結果を分岐条件として、プログラムを実行してよい。具体的には、実行処理部１１は、測定部１４における応答信号と所定の期待値との比較結果に応じて、プロシージャ内の異なる関数を用いることにより、パターン発生部１２を介して、異なる種別のパケットを被試験デバイス２００に送信してよい。例えば、実行処理部１１は、測定部１４における測定結果が期待値と一致していないと判定（以下、「フェイル判定」と称する）した場合には、プロシージャに記述されている分岐条件に応じて、テストパケットを再送してよい。あるいは、実行処理部１１は、測定部１４における測定結果が期待値と一致していると判定（以下、「パス判定」と称する）した場合に、プロシージャに記述されている分岐条件に応じて、被試験デバイス２００内のレジスタの値を変更する変数値を含むライトパケットを送信した上で、テストパケットを送信してもよい。

実行処理部１１は、測定部１４から取得した被試験デバイス２００から受信したパケットに含まれる変数値を分岐条件として、プログラムを実行してもよい。例えば、実行処理部１１は、測定部１４から取得した変数値が０である場合にはテストパケットを再送し、かつ、測定部１４から取得した変数値が１である場合にはライトパケットを送信してよい。

ログメモリ１０８は、試験部１００における試験結果、および、当該試験結果を得るのに実行されたプログラムの命令パスを対応付けて格納する。命令パスとは、例えば、当該試験において実行されたプロシージャ内の関数の順序を示す情報である。試験部１００は、実行処理部１１の制御により、試験において実行した関数名、または、実行した関数の順序等に対応する情報を、命令パスとしてログメモリ１０８に格納してよい。

実行処理部１１は、あらかじめ命令パスごとに割り当てた数値情報をログメモリ１０８に格納してもよい。例えば、実行処理部１１は、フェイル判定された試験結果と、テストパケットを再送した命令パスに割り当てた数値情報「０」とを対応付けて、ログメモリ１０８に格納してよい。また、実行処理部１１は、パス判定された試験結果と、その後にテストパケットと異なる種別のパケットを送信した命令パスに割り当てた数値情報「１」とを対応付けて、ログメモリ１０８に格納してよい。

試験部１００は、被試験デバイス２００に与える試験信号の特性を順次変更し、試験信号の特性ごとに被試験デバイス２００の良否を判定する。試験部１００は、試験信号の電圧、遷移タイミング、あるいは周波数を順次変更してよい。ログメモリ１０８は、試験信号の特性ごとに、試験部１００における試験結果と、プログラムの命令パスとを対応付けて格納する。試験部１００は、試験信号の特性ごとに、ログメモリ１０８の複数の異なるアドレス領域に当該試験結果とプログラムの命令パスとを対応付けた情報を格納してよい。

表示部１０６は、ログメモリ１０８が格納した試験信号の特性ごとの試験結果を、プログラムの命令パスごとに態様を異ならせて表示する。例えば、表示部１０６は、試験信号の第１の特性を横軸に割り当て、試験信号の第２の特性を縦軸に割り当てた座標軸上に、それぞれの試験においてプロシージャが実行した命令のパスに応じて異なる色または模様を付して表示する。表示部１０６は、一例として、１回目の試験においてパス判定された場合と、１回目の試験においてフェイル判定になった後に２回目の試験においてパス判定された場合とを、異なる色で表示してよい。表示部１０６は、試験信号の特性と、それぞれの特性における試験結果とを対応づける表形式で、プログラムの命令パスごとに異なる態様で表示してもよい。

試験部１００は、被試験デバイス２００に与える試験信号の１つ以上の特性を順次変更し、試験信号の１つ以上の特性を変更するごとに被試験デバイス２００の良否を判定してよい。例えば、試験部１００は、試験信号のタイミングと試験信号の電圧レベルとを順次変更して、それぞれのタイミングおよび電圧レベルの組み合わせごとに、被試験デバイス２００が送信する応答信号を所定の期待値と比較して、良否を判定してよい。試験信号のタイミングは、例えば、試験部１００と被試験デバイス２００との間で同期が確保された基準クロックに対する試験信号の遷移位相であってよい。試験部１００は、試験信号の周波数および電圧レベルを順次変更してもよい。

試験部１００は、一例として、試験信号の電圧レベルを第１の値に設定した状態で、試験信号のタイミングを順次切り替える。試験部１００は、予め設定した全てのタイミングでの試験を実施すると、試験信号の電圧レベルを第２の値に切り替える。試験部１００は、試験信号の電圧レベルを第２の値に設定した状態で、試験信号のタイミングを順次切り替える。試験部１００は、予め設定した全ての電圧レベルで試験を実施することにより、予め設定した全ての電圧レベルおよび全てのタイミングの組み合わせにおいて、被試験デバイス２００の良否を判定する。試験部１００は、タイミングを所定の値に設定した状態で、電圧レベルを順次変更してもよい。

表示部１０６は、試験信号の１以上の特性のそれぞれを軸とする座標系に、試験信号の１以上の特性の変更に応じた試験結果を、プログラムの命令パスごとに態様を異ならせてプロットして表示する。例えば、表示部１０６は、横軸に試験信号のタイミング値、縦軸に試験信号の電圧レベル値を割り当てた２次元座標を表示してよい。表示部１０６は、試験信号のタイミング、電圧レベル、および、周波数を３つの軸に割り当てた３次元座標を表示してもよい。また、表示部１０６は、試験信号のタイミングのみを順次変更して、時間軸を有する座標を表示してもよい。

表示部１０６は、それぞれの座標に対応する条件で実施した試験におけるプログラムの命令パスをログメモリ１０８から読み出す。例えば、第１のタイミングと第１の電圧レベルとを組み合わせた条件において、１回目の試験でパス判定となった場合には、表示部１０６は、当該組み合わせに対応する座標を第１の表示態様（例えば、緑色）で表示する。第１のタイミングと第２の電圧レベルとを組み合わせた条件において、１回目の試験でフェイル判定になった後に２回目の試験でパス判定となった場合には、表示部１０６は、当該条件に対応する座標を第２の表示態様（例えば、黄色）で表示する。第２のタイミングと第２の電圧レベルとを組み合わせた条件において、２回目の試験でもフェイル判定となった場合には、表示部１０６は、当該条件に対応する座標を第３の表示態様（例えば、赤色）で表示する。

図２は、試験装置１０が被試験デバイス２００を試験する場合の動作フローを示す。試験部１００は、試験プログラムに基づいて、動作フローに示す動作を実行する。同図において、試験信号のタイミングをｔ（ｍ）（ｍは整数）と表し、試験信号の電圧レベルをｖ（ｎ）（ｎは整数）と表す。試験部１００は、ｔ（０）、ｔ（１）、・・・、ｔ（ｍ）、・・・ｔ（ｍ_ｍａｘ）の順に、所定のタイミング間隔で試験信号のタイミングを変化させてよい。また、試験部１００は、ｖ（０）、ｖ（１）、・・・、ｖ（ｎ）、・・・ｖ（ｎ_ｍａｘ）の順に、所定の電圧間隔で試験信号の電圧レベルを変化させてよい。

試験部１００は、まず、試験信号のタイミングをｔ（０）に設定する（Ｓ１０１）。また、試験部１００は、試験信号の電圧レベルをｖ（０）に設定する（Ｓ１０２）。試験部１００は、テストパケットを被試験デバイス２００に送信して、１回目の試験を実行する。被試験デバイス２００から応答信号を受信した測定部１４における判定結果がフェイルの場合には（Ｓ１０４）、試験部１００は、Ｓ１０１からＳ１０４までの命令パスと試験結果とを対応付けてログメモリ１０８に格納する（Ｓ１０５）。

同様に、試験部１００は、２回目の試験および３回目の試験を実行する。試験部１００は、それぞれの命令パスにおける試験結果をログメモリ１０８に格納する。３回目の試験が終了すると（Ｓ１１２）、試験部１００は、試験信号の電圧レベルを変化させる。具体的には、Ｓ１０２で設定した電圧レベルが予め定めた電圧レベルの最大値ｖ（ｎ_ｍａｘ）でない場合には、次の段階の電圧レベルに変化させて（Ｓ１１５）、Ｓ１０３からＳ１１２の試験を実行する。

Ｓ１１３において、Ｓ１０２で設定した電圧レベルが予め定めた電圧レベルの最大値に一致する場合には、試験部１００は、試験信号のタイミングをｔ（２）に変化させる（Ｓ１１６、Ｓ１０１）。試験部１００は、当該タイミングにおいて、電圧レベルをｖ（０）からｖ（ｎ_ｍａｘ）まで変化させて、Ｓ１０２からＳ１１３の動作を実行する。試験部１００は、Ｓ１１４において、試験信号のタイミングが最大値ｔ（ｍ_ｍａｘ）に一致すると、試験を終了する。

図３は、試験部１００がログメモリ１０８に格納するデータの一例を示す。ログメモリ１０８は、試験信号の試験信号のタイミングおよび電圧レベルのそれぞれの組み合わせに対して、試験結果の命令パスに対応する情報を格納する。例えば、命令パス「０」は、図２においてＳ１０３からＳ１１０の命令パスを経てＳ１１２においてログメモリ１０８に試験結果が記録されたことを示す。命令パス「３」は、図２においてＳ１０３およびＳ１０４を経て、Ｓ１０５においてログメモリ１０８に試験結果が格納されたことを示す。

本実施形態においては、試験信号の電圧レベルが低く、かつ、試験信号の基準クロックに対するタイミング値が小さい場合には、フェイル判定される確率が高い。その結果、当該試験条件において、試験部１００は、命令パスを示す情報として「０」をログメモリ１０８に格納する確率が高い。これに対して、試験信号の電圧レベルが高く、かつ、試験信号のタイミング値が大きい場合には、パス判定される確率が高い。その結果、当該試験条件において、試験部１００は、命令パスを示す情報として「３」をログメモリ１０８に格納する確率が高い。

図４は、試験信号のタイミングおよび電圧レベルごとに命令パス情報を表示したＳｈｍｏｏの一例を示す。当該Ｓｈｍｏｏにおいて、横軸は試験信号のタイミング、縦軸は試験信号の電圧レベルを示す。それぞれの座標における数字は、試験結果の命令パスを示す。

例えば、「０」が表示される座標は、当該座標に対応するタイミングおよび電圧レベルにおいて、図２におけるＳ１０３からＳ１１０の命令パスを経た上で、３回の試験においてフェイル判定されたことを示す。「１」が表示される座標は、当該座標に対応するタイミングおよび電圧レベルにおいて、図２におけるＳ１０３からＳ１１０の命令パスを経て、３回目の試験においてパス判定されたことを示す。同様に、「２」が表示される座標は、当該座標に対応するタイミングおよび電圧レベルにおいて、図２におけるＳ１０３からＳ１０７の命令パスを経て、２回目の試験においてパス判定され、「３」が表示される座標は、当該座標に対応するタイミングおよび電圧レベルにおいて、１回目の試験においてパス判定されたことを示す。

試験部１００は、命令パスごとに色または模様などの表示態様を変化させてよい。例えば、３回の試験においてフェイル判定であった命令パス「０」に対応する座標を赤色で表示してよく、１回目の試験においてパス判定であった命令パス「３」に対応する座標を緑色で表示してよい。試験装置１０は、複数の命令パスに対して、同一の表示をしてもよい。例えば、命令パス１および命令パス２に対応する領域を同一の表示態様で表示してもよい。

このように、本実施形態に係る試験装置１０は、試験条件に対応付けて試験プログラムの命令パスをログメモリ１０８に格納した上で、試験条件に応じた座標ごとに命令パスに対応する表示をする。従って、試験装置１０は、フェイル判定またはパス判定のいずれかの状態に分類された従来のＳｈｍｏｏに比べて、多種類の状態を示すＳｈｍｏｏを生成することができる。また、試験装置１０は、試験が終了した後にログメモリ１０８に格納されたデータに基づいてＳｈｍｏｏを生成できる。従って、被試験デバイス２００の試験終了後に、ユーザによる命令パス条件の設定に従って、Ｓｈｍｏｏに表示する命令パスの種別を柔軟に切り替えることができる。

試験部１００は、被試験デバイス２００の複数の箇所について良否を判定し、表示部１０６は、良否判定の対象となった被試験デバイス２００の箇所ごとに更に態様を異ならせて試験結果を表示してよい。例えば、試験部１００は、被試験デバイス２００の異なるピンに対して異なるプロシージャに基づく試験を実行して良否を判定してよい。試験部１００は、被試験デバイス２００のピンごとにＳｈｍｏｏを生成した上で、同一画面上に異なる色または模様を付して並列表示してよい。試験部１００は、被試験デバイス２００のピンを指定する情報の入力を受けて、表示するＳｈｍｏｏの種別を切り替えてもよい。

図５は、被試験デバイス２００を試験するプログラムの一例を示す。図６は、図５に示すプログラムを実行した場合のパケットシーケンスの概要を示す。図５における左端の数字は、プログラムのライン番号である。試験部１００は、当該プログラム内の分岐条件に応じて、複数の種類のテストパケット（本例においては、Ｔｅｓｔ＿Ａ、Ｔｅｓｔ＿Ｂ、Ｔｅｓｔ＿Ｃ）の送信を実行する。

具体的には、実行処理部１１が最初にＴｅｓｔ＿Ａを実行することにより、パターン発生部１２は、所定の試験パターン０ｘ１２３４・・・を含むテストパケットを被試験デバイス２００に送信する（ライン３）。測定部１４は、当該試験パターンに応じて被試験デバイス２００が送信する応答信号を受信する。測定部１４は、受信した応答信号の値を期待値と比較して、比較結果をパターン発生部１２に通知する。実行処理部１１は、比較結果がパス判定である場合には（ライン４）、ライトパケットを送信する（ライン１５）。実行処理部１１は、ライン３−ライン４−ライン１５に対応する命令パスを示す情報を試験結果に対応付けてログメモリ１０８に格納する。

実行処理部１１は、比較結果がフェイル判定である場合には（ライン４）、Ｔｅｓｔ＿Ｂを実行する（ライン６）。実行処理部１１は、Ｔｅｓｔ＿Ｂの実行後にリードパケットを送信して（ライン７）、被試験デバイス２００内のレジスタ値を取得する。例えば、当該レジスタ値は、被試験デバイス２００におけるビット誤り率を示す値であってよく、ビット誤り率が所定の閾値以下であるか否かを示す値であってもよい。

実行処理部１１は、当該レジスタ値が０ｘ０１である場合には、一例として、被試験デバイス２００におけるビット誤り率が閾値よりも低いので再試験は不要であると判断して、当該判断に至る命令パスを試験結果に対応付けてログメモリ１０８に格納してよい。実行処理部１１は、当該レジスタ値が０ｘ０１でない場合には、被試験デバイス２００におけるビット誤り率が閾値よりも高いので再試験が必要であると判断して、被試験デバイス２００のレジスタに所定の値を書き込むライトパケットを送信してよい（ライン９）。

続いて、実行処理部１１は、Ｔｅｓｔ＿Ｃを実行して、所定の試験パターン０ｘ７６５４・・・を含むテストパケットを被試験デバイス２００に送信する（ライン１０）。実行処理部１１は、Ｔｅｓｔ＿Ｃの試験結果を測定部１４から取得した上で、当該取得動作に至る命令パスを試験結果に対応付けてログメモリ１０８に格納する。

試験装置１０は、被試験デバイス２００の試験結果に基づいて、被試験デバイス２００のグレードを判定する。具体的には、グレード判定部１１０は、試験部１００における各試験結果に対応するプログラムの命令パスに基づいて、当該被試験デバイス２００のグレードを判定する。グレード判定部１１０は、試験信号の複数の特性ごとに予め定めたグレード判定基準値と、それぞれの特性における試験結果に対応するプログラムの命令パスとを比較して、被試験デバイス２００のグレードを判定してよい。

例えば、グレード判定部１１０は、所定のタイミングおよび電圧レベルにおける試験において、１回目の試験でパス判定となった場合に第１のグレード（例えば、グレードＡ）と判定し、２回目の試験でパス判定となった場合には第２のグレード（例えば、グレードＢ）と判定してよい。試験装置１０は、1つのウエハから生成された複数の被試験デバイス２００を試験し、それぞれの被試験デバイス２００の良否またはグレードを、ウエハ上の被試験デバイス２００の位置と対応付けて表示してよい。

図７は、被試験デバイス２００のグレード判定結果の表示例を示す。表示部１０６は、一例として、ウエハ３００を示す円の内側に、被試験デバイス２００を示す四辺形を表示してよい。同図におけるアルファベット（Ａ、Ｂ、Ｃ、Ｄ）は、それぞれの被試験デバイス２００のグレードを示す。

図７においては、試験装置１０は、ウエハ上の被試験デバイス２００の位置ごとに、ＡからＤまでのグレードを表示している。グレード「Ａ」は、一例として、試験信号の所定のタイミングおよび電圧レベルの条件において、命令パスが「３」であった場合のグレードを示す。グレード「Ｂ」、「Ｃ」、および「Ｄ」は、試験信号の所定のタイミングおよび電圧レベルの条件において、命令パスがそれぞれ「２」、「１」、および「０」であった場合のグレードを示す。

図８は、グレードＡと判定された被試験デバイス２００のＳｈｍｏｏの一例を示す。試験装置１０は、Ｓｈｍｏｏにおける所定の領域内で最も数が多い命令パスに基づいて、被試験デバイス２００のグレードを判定してよい。例えば、図８においては、タイミングおよび電圧レベルのそれぞれが中間値近傍になる座標領域（太枠部分）において最も数が多い命令パスが「３」となっているので、試験装置１０は、当該被試験デバイス２００のグレードを「Ａ」と判定してよい。

図９は、他の実施形態に係る試験装置１０の動作フローを示す。同図において、試験装置１０は、テストパケットを送信するごとに、被試験デバイス２００のレジスタに異なる変数を書き込むライトパケットを送信する（Ｓ２０３、Ｓ２０６、Ｓ２０９）。例えば、当該レジスタは、被試験デバイス２００が内蔵するコンパレータの閾値電圧、あるいは、サンプリングタイミング位相値を設定する値を格納するレジスタであってよい。試験装置１０は、試験信号のタイミングおよび電圧レベルと、異なる変数を書き込む命令パスとを対応付けてログメモリ１０８に格納することにより、試験条件に応じた最適な変数値をＳｈｍｏｏに表示ことができる。

当該レジスタは、被試験デバイス２００において測定したビット誤り率の閾値、あるいは、試験部１００と被試験デバイス２００との間におけるパケットの再送回数等のデータ誤りに関連する情報を示すレジスタであってもよい。試験装置１０は、試験信号のタイミングおよび電圧レベルと、異なる変数を書き込む命令パスとを対応付けてログメモリ１０８に格納することにより、試験条件に応じたデータ誤り率をＳｈｍｏｏに示すことができる。

試験装置１０は、試験条件ごとに、命令パスと変数値との組み合わせに応じて異なる態様でＳｈｍｏｏを表示してもよい。また、試験装置１０は、命令パスと変数値との組み合わせに応じて、被試験デバイス２００のグレードを判定してもよい。

図１０は、実行処理部１１の構成の一例を示す。実行処理部１１は、試験プログラム記憶部１１２、プログラム供給部１１４、およびフロー制御部１１６を有する。

試験プログラム記憶部１１２は、試験プログラムを記憶する。試験プログラム記憶部１１２は、メインメモリ１０４から試験プログラムを取得してもよい。プログラム供給部１１４は、試験プログラム記憶部１１２に記憶された試験プログラムから複数のパケットリストを抽出して、パターン発生部１２および測定部１４内のパケットリスト記憶部２０に格納する。また、プログラム供給部１１４は、試験プログラムから抽出した複数のパケットリストを順次に実行させる制御フローを記述した制御プログラムを生成して、フロー制御部１１６に供給する。

フロー制御部１１６は、試験プログラムの実行フローに応じて、パターン発生部１２および測定部１４に対して、複数のパケットリストのそれぞれを実行する順序を指定する。具体的には、フロー制御部１１６は、プログラム供給部１１４から供給された制御プログラムを実行して、パターン発生部１２および測定部１４に対して、次に実行すべきパケットリストを特定する。フロー制御部１１６は、一例として、次に実行すべきパケットリストのアドレスをパターン発生部１２および測定部１４へ送信してよい。

フロー制御部１１６は、制御プログラムに、条件分岐、無条件分岐またはサブルーチン呼び出し等の演算式が含まれる場合、メイン制御部１０２に実行させてもよい。そして、フロー制御部１１６は、メイン制御部１０２による演算式の演算結果に基づき、次に実行すべきパケットリストを特定してよい。この場合において、フロー制御部１１６は、メイン制御部１０２による演算結果を受け取るまで次のパケットリストの特定を待機して、演算結果に応じて特定するパケットリストを選択してもよい。

図１１は、パターン発生部１２の構成の一例を示す。パターン発生部１２は、パケットリスト記憶部２０、パケットリスト処理部２２、パケット命令列記憶部２４、パケットデータ列記憶部２６、下位シーケンサ２８、データ処理部３２、および、送信部３４を有する。

パケットリスト記憶部２０は、プログラム供給部１１４から供給された複数のパケットリストを記憶する。パケットリスト処理部２２は、パケットリスト記憶部２０に記憶された複数のパケットリストのうちフロー制御部１１６から受信したアドレスに基づいてパケットリストを実行して、被試験デバイス２００との間で通信する各パケットを順次指定する。

パケットリスト処理部２２は、一例として、被試験デバイス２００との間で通信するパケットについて、パケット命令列記憶部２４内における当該パケットを発生するための命令列のアドレス（例えば当該命令列の先頭アドレス）を指定する。更に、パケットリスト処理部２２は、一例として、被試験デバイス２００との間で通信するパケットについて、パケットデータ列記憶部２６内における当該パケットに含まれるデータ列のアドレス（例えばデータ列の先頭アドレス）を指定する。

このようにパケットリスト処理部２２は、パケットを発生させるための命令列のアドレスと、当該パケットに含まれるデータ列のアドレスを個別に指定する。なお、この場合において、パケットリストにおいて、２以上のパケットに対して共通する命令列またはデータ列が指定されている場合に、パケットリスト処理部２２は、当該２以上のパケットについて同一の命令列のアドレスまたは同一のデータ列のアドレスを指定してもよい。

パケット命令列記憶部２４は、複数種類のパケットのそれぞれを発生するための命令列を、パケットの種類ごとに記憶する。パケット命令列記憶部２４は、一例として、ライトパケットを発生するための命令列、リードパケットを発生するための命令列、および、ウェイトパケットを発生するための命令列等を記憶する。

パケットデータ列記憶部２６は、複数種類のパケットのそれぞれに含まれるデータ列を、パケットの種類ごとに記憶する。パケットデータ列記憶部２６は、一例として、ライトパケットに含まれるデータ列、リードパケットに含まれるデータ列、および、ウェイトパケットに含まれるデータ列等を含んでよい。

パケットデータ列記憶部２６は、一例として、共通データ記憶部４０と、共通データポインタ４２と、第１の個別データ記憶部４４−１と、第２の個別データ記憶部４４−２と、第１の個別データポインタ４６−１と、第２の個別データポインタ４６−２とを含んでよい。共通データ記憶部４０は、複数種類のパケットのそれぞれに含まれるデータ列中における、パケットの種類ごとに共通の共通データを記憶する。共通データ記憶部４０は、一例として、パケットの種類ごとに、パケットの始まりを示すスタートコード、パケットの終わりを示すエンドコード、および、当該パケットの種別を識別するためのコマンドコード等を記憶する。

共通データポインタ４２は、パケットリスト処理部２２により指定されたパケットに含まれる共通データが格納されたブロックの先頭アドレスを、パケットリスト処理部２２から取得する。更に、共通データポインタ４２は、当該ブロック内におけるオフセット位置を、下位シーケンサ２８から取得する。そして、共通データポインタ４２は、先頭アドレスおよびオフセット位置に基づき定まるアドレス（例えば先頭アドレスにオフセット位置を加算したアドレス）を共通データ記憶部４０に与えて、当該アドレスに格納された共通データをデータ処理部３２へ供給させる。

第１及び第２の個別データ記憶部４４−１、４４−２は、複数種類のパケットのそれぞれに含まれるデータ列中における、パケットごとに変更する個別データを記憶する。第１及び第２の個別データ記憶部４４−１、４４−２は、一例として、各パケットに含まれる、被試験デバイス２００に対して送信する実体データまたは被試験デバイス２００から受信する実体データを記憶してよい。

第１の個別データ記憶部４４−１は、実行される試験プログラムに関わらず予め定められた個別データを記憶する。第２の個別データ記憶部４４−２は、実行される試験プログラムごとに変更される個別データを記憶する。第２の個別データ記憶部４４−２は、一例として、試験に先立ってまたは試験中において適宜に、メインメモリ１０４から個別データの転送を受ける。

第１及び第２の個別データポインタ４６−１、４６−２は、パケットリスト処理部２２により指定されたパケットに含まれる個別データが格納されたブロックの先頭アドレスを、パケットリスト処理部２２から受け取る。更に、第１及び第２の個別データポインタ４６−１、４６−２は、当該ブロック内におけるオフセット位置を、下位シーケンサ２８から取得する。そして、第１及び第２の個別データポインタ４６−１、４６−２は、先頭アドレスおよびオフセット位置に基づき定まるアドレス（例えば先頭アドレスにオフセット位置を加算したアドレス）を第１及び第２の個別データ記憶部４４−１、４４−２に与えて、当該アドレスに格納された個別データをデータ処理部３２へ供給させる。

下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットの命令列、即ち、パケットリスト処理部２２によりアドレスが指定された命令列をパケット命令列記憶部２４から読み出して、読み出した命令列に含まれる各命令を順次に実行する。更に、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットのデータ列、即ち、パケットリスト処理部２２によりアドレスが指定されたデータ列を、命令列の実行に従って順次にパケットデータ列記憶部２６から読み出して、被試験デバイス２００との間の試験に用いる試験データ列を生成する。

下位シーケンサ２８は、一例として、パケットリスト処理部２２により指定されたパケットに含まれるデータ列が格納されたブロック中における、実行した命令に対応するデータの位置を表わすオフセット位置を、共通データポインタ４２、個別データポインタ４６−１および個別データポインタ４６−２に供給する。この場合において、下位シーケンサ２８は、最初の命令において初期値を発生して、実行する命令が遷移するごとにインクリメントされるカウント値を、オフセット位置として発生してもよい。なお、下位シーケンサ２８により実行される命令列は、前方向ジャンプ命令および分岐命令等を含まないことが好ましい。これにより、下位シーケンサ２８は、簡易な構成により高速な処理を実現することができる。

また、下位シーケンサ２８は、命令の実行ごとに、読み出した個別データおよび共通データに対して指定した処理（演算またはデータ変換）を施すことを指示する制御データをデータ処理部３２に与える。これにより、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケット中における、指定されたデータ部分を、読み出したデータに対して指定した処理を施したデータとすることができる。

また、下位シーケンサ２８は、命令の実行ごとに、共通データ、個別データ（実行される試験プログラムに関わらず予め定められた個別データまたは実行される試験プログラムごとに変更される個別データ）、および、データ処理部３２が処理を施したデータのいずれを出力するかを、データ処理部３２に対して指定する。即ち、下位シーケンサ２８は、命令の実行ごとに、共通データ記憶部４０、第１の個別データ記憶部４４−１、第２の個別データ記憶部４４−２、または、データ処理部３２内の指定した処理を施したデータが格納されたレジスタのいずれからデータを読み出して出力するかを、データ処理部３２に対して指定する。

これにより、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケット中における、パケットごとに変更すべきデータ部分を個別データ記憶部４４から読み出した個別データから生成することができる。更に、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケット中における、パケットの種類ごとに共通するデータ部分を共通データ記憶部４０から読み出した共通データから生成することができる。また、更に、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケット中における、指定されたデータ部分を、読み出したデータに対して指定した処理を施したデータとすることができる。

送信側の下位シーケンサ２８は、一例として、予め指定されたパケットの試験データ列を被試験デバイス２００に送信したことを受信側の下位シーケンサ２８に通知する。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８に、送信側の下位シーケンサ２８からの通知を受けるまでの間、判定部８４による受信部８２が受信したデータ列の良否判定を禁止させることができる。

また、送信側の下位シーケンサ２８は、一例として、受信側の下位シーケンサ２８から、生成した試験データ列と一致するデータ列を受信したことの通知を受けて、予め指定されたパケットの試験データ列を生成する。これにより、送信側の下位シーケンサ２８は、所定のパケットを被試験デバイス２００から受信した後に、予め定められたパケットを被試験デバイス２００に送信することができる。

データ処理部３２は、共通データ記憶部４０、第１の個別データ記憶部４４−１および第２の個別データ記憶部４４−２からのデータを入力して、入力したデータに対して下位シーケンサ２８により指定された処理をして試験データ列の各データとして出力する。なお、データ処理部３２は、下位シーケンサ２８による指定の内容によっては、入力したデータをそのまま試験データ列のデータとして出力してもよい。送信部３４は、データ処理部３２から出力された試験データ列を、被試験デバイス２００に対して送信する。

図１２は、測定部１４の構成を示す。測定部１４は、図１１に示されるパターン発生部１２と略同一の構成および機能を有する。測定部１４が有する部材のうち、パターン発生部１２が有する部材と略同一の構成及び機能を部材については、同一の符号を付けて相違点を除き説明を省略する。

測定部１４は、パケットリスト記憶部２０と、パケットリスト処理部２２と、パケット命令列記憶部２４と、パケットデータ列記憶部２６と、下位シーケンサ２８と、データ処理部３２と、受信部８２と、判定部８４とを有する。受信部８２は、被試験デバイス２００からパケットのデータ列を受信する。測定部１４内のデータ処理部３２は、受信部８２が受信したデータ列を入力して、入力したデータ列を、生成した試験データ列とともに出力する。

測定部１４内の下位シーケンサ２８は、被試験デバイス２００から出力が期待されるデータ列を、試験データ列として出力する。また、測定部１４内の下位シーケンサ２８は、受信部８２に対して、被試験デバイス２００から出力された信号のデータ値を取り込むストローブタイミングを指定する。

判定部８４は、データ処理部３２から、試験データ列および受信部８２が受信したデータ列を受け取る。判定部８４は、受信部８２が受信したデータ列を試験データ列と比較した結果に基づいて、被試験デバイス２００との間の通信の良否を判定する。判定部８４は、一例として、受信部８２が受信したデータ列と試験データ列とが一致するか否かを比較する論理比較部と、比較結果を記憶するフェイルメモリとを含む。

また、測定部１４内の下位シーケンサ２８は、図１１に示されるパターン発生部１２が有する送信側の下位シーケンサ２８と通信を行う。これにより、測定部１４が有する受信側の下位シーケンサ２８は、パターン発生部１２が有する送信側の下位シーケンサ２８とハンドシェイクを行って、送信側の下位シーケンサ２８と同期して命令列を実行することができる。

受信側の下位シーケンサ２８は、一例として、当該受信側の下位シーケンサ２８が生成した試験データ列と一致するデータ列を受信したことを送信側の下位シーケンサ２８に通知する。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８から、生成した試験データ列と一致するデータ列を受信したことの通知を受けて、予め指定されたパケットの試験データ列を生成することができる。

また、受信側の下位シーケンサ２８は、一例として、送信側の下位シーケンサ２８から、予め指定されたパケットの試験データ列を被試験デバイス２００に送信したことの通知を受けるまでの間、判定部８４による受信部８２が受信したデータ列の良否判定を禁止する。これにより、受信側の下位シーケンサ２８は、所定のパケットを被試験デバイス２００へ送信した後に、当該所定のパケットに応じた応答が被試験デバイス２００から出力されたか否かを判定することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

上記課題を解決するために、本発明の第１の態様においては、被試験デバイスに対して予め定められた試験パターンのデータを含むテストパケットを送信して、テストパケットに応じて被試験デバイスが送信する応答信号を予め定められた期待値と比較することにより被試験デバイスの良否を判定し、判定結果を分岐条件としてテストパケットを再送するかテストパケットと異なる種別のパケットを送信するかが分岐するプログラムを格納し、プログラムを実行して被試験デバイスを試験する試験部と、試験部における試験結果、および、テストパケットを再送した命令パスまたはテストパケットと異なる種別のパケットを送信した命令パスを対応付けて格納するログメモリとを備える試験装置を提供する。

上記課題を解決するために、本発明の第２の態様においては、試験部は、試験信号の第１の特性および試験信号の第２特性とを順次変更して、それぞれの第１の特性および第２の特性の組み合わせごとに、プログラムを実行して被試験デバイスを試験し、当該試験装置は、試験信号の第１の特性を第１の軸に割り当て、試験信号の第２の特性を第２の軸に割り当てた座標軸上に、ログメモリが格納した試験信号の特性ごとの試験結果を、プログラムの命令パスごとに態様を異ならせて表示する表示部を更に備える試験装置を提供する。

上記課題を解決するために、本発明の第３の態様においては、試験部は、被試験デバイスに与える試験信号の１つ以上の特性を順次変更し、試験信号の１つ以上の特性を変更するごとに被試験デバイスの良否を判定し、表示部は、試験信号の１つ以上の特性のそれぞれを軸とする座標系に、試験信号の１つ以上の特性の変更に応じた試験結果を、プログラムの命令パスごとに態様を異ならせてプロットして表示する試験装置を提供する。

上記課題を解決するために、本発明の第４の態様においては、試験部は、被試験デバイスの状態を測定する測定部と、測定部における測定結果を分岐条件として、プログラムを実行する実行処理部とを有する試験装置を提供する。

上記課題を解決するために、本発明の第５の態様においては、試験部における各試験結果に対応するプログラムの命令パスに基づいて、当該被試験デバイスのグレードを判定するグレード判定部を更に備える試験装置を提供する。

上記課題を解決するために、本発明の第６の態様においては、試験装置は、1つのウエハから生成された複数の被試験デバイスを試験し、それぞれの被試験デバイスの良否およびグレードを、ウエハ上の被試験デバイスの位置と対応付けて表示する試験装置を提供する。

上記課題を解決するために、本発明の第７の態様においては、試験部は、被試験デバイスの複数の箇所について良否を判定し、表示部は、良否判定の対象となった被試験デバイスの箇所ごとに態様を異ならせて試験結果を表示する試験装置を提供する。

上記課題を解決するために、本発明の第１の態様においては、被試験デバイスに対して予め定められた電圧レベルおよびタイミングの第１の試験信号を入力するための試験パターンのデータを含むテストパケットを送信して、テストパケットに応じて被試験デバイスが送信する応答信号を予め定められた期待値と比較することにより被試験デバイスの良否を判定し、当該判定がフェイル判定であった場合に第１の試験信号を入力するための試験パターンのデータを含むテストパケットを再送し、当該判定がパス判定であった場合に電圧レベルおよびタイミングの少なくとも一方が第１の試験信号とは異なる第２の試験信号を入力するための試験パターンのデータを含むテストパケットを再送するプログラムを格納し、プログラムを実行して被試験デバイスを試験する試験部と、試験部における試験結果、および、テストパケットを再送した命令パスまたはテストパケットと異なる種別のパケットを送信した命令パスを対応付けて格納するログメモリとを備える試験装置を提供する。

上記課題を解決するために、本発明の第４の態様においては、試験部は、被試験デバイスの状態を測定する測定部と、測定部における測定結果を、再送する前記テストパケットを決定する条件として、プログラムを実行する実行処理部とを有する試験装置を提供する。

Claims (9)

1. 被試験デバイスを試験する試験装置であって、
   検出される分岐条件に応じて実行すべき命令が分岐するプログラムを格納し、前記プログラムを実行して前記被試験デバイスを試験する試験部と、
   前記試験部における試験結果、および、当該試験結果を得るのに実行された前記プログラムの命令パスを対応付けて格納するログメモリと
   を備える試験装置。
2. 前記試験部は、前記被試験デバイスに与える試験信号の特性を順次変更し、前記試験信号の特性ごとに前記被試験デバイスの良否を判定し、
   前記ログメモリは、前記試験信号の特性ごとに、前記試験部における試験結果と、前記プログラムの命令パスとを対応付けて格納する
   請求項１に記載の試験装置。
3. 前記ログメモリが格納した前記試験信号の特性ごとの前記試験結果を、前記プログラムの命令パスごとに態様を異ならせて表示する表示部を更に備える
   請求項２に記載の試験装置。
4. 前記試験部は、前記被試験デバイスに与える試験信号の１つ以上の特性を順次変更し、前記試験信号の前記１つ以上の特性を変更するごとに前記被試験デバイスの良否を判定し、
   前記表示部は、前記試験信号の前記１つ以上の特性のそれぞれを軸とする座標系に、前記試験信号の前記１つ以上の特性の変更に応じた試験結果を、前記プログラムの命令パスごとに態様を異ならせてプロットして表示する
   請求項３に記載の試験装置。
5. 前記試験部は、
   前記被試験デバイスの状態を測定する測定部と、
   前記測定部における測定結果を前記分岐条件として、前記プログラムを実行する実行処理部と
   を有する請求項１から４のいずれかに記載の試験装置。
6. 前記試験部における各試験結果に対応する前記プログラムの命令パスに基づいて、当該被試験デバイスのグレードを判定するグレード判定部を更に備える
   請求項１から５のいずれかに記載の試験装置。
7. 前記試験装置は、1つのウエハから生成された複数の前記被試験デバイスを試験し、それぞれの前記被試験デバイスの良否またはグレードを、前記ウエハ上の前記被試験デバイスの位置と対応付けて表示する
   請求項６に記載の試験装置。
8. 前記試験部は、前記被試験デバイスの複数の箇所について良否を判定し、
   前記表示部は、良否判定の対象となった前記被試験デバイスの箇所ごとに態様を異ならせて前記試験結果を表示する
   請求項３または４に記載の試験装置。
9. 被試験デバイスを試験する試験方法であって、
   検出される分岐条件に応じて実行すべき命令が分岐するプログラムを実行して前記被試験デバイスを試験する試験段階と、
   前記試験段階における試験結果、および、当該試験結果を得るのに実行された前記プログラムの命令パスを対応付けて格納するログ格納段階と
   を備える試験方法。

Images