TWI412757B - 測試裝置以及測試方法 - Google Patents
測試裝置以及測試方法 Download PDFInfo
- Publication number
- TWI412757B TWI412757B TW098141936A TW98141936A TWI412757B TW I412757 B TWI412757 B TW I412757B TW 098141936 A TW098141936 A TW 098141936A TW 98141936 A TW98141936 A TW 98141936A TW I412757 B TWI412757 B TW I412757B
- Authority
- TW
- Taiwan
- Prior art keywords
- packet
- data
- sequencer
- test
- unit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Tests Of Electronic Circuits (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
本發明是有關於一種測試裝置以及測試方法。本申請案是與下述美國申請案相關聯、且是主張來自下述美國申請案的優先權的申請案。關於因參照文獻而允許併入的指定國,根據參照而將下述申請案所揭示的內容併入至本申請案中,作為本申請案的一部分。
申請編號12/329,635申請日期2008年12月8日
眾所周知有進行封包通訊(packet communication)的元件(device)。另外,亦眾所周知有對進行封包通訊的元件進行測試的測試裝置。再者,目前未認識到先前技術文獻的存在,因此省略關於先前技術文獻的揭示。
於封包通訊中在元件間交換的各封包中,除了包含實體資料(data)以外,還包含起始碼(start code)、結束碼(end code)以及檢查碼(check code)等的冗長資料。因此,測試裝置於對進行封包通訊的元件進行測試時,必需產生包含如此冗長資料的複雜的測試圖案(test pattern)。
另外,進行封包通訊的元件須與通訊對象的元件間執行交握(handshake)。作為一示例,進行封包通訊的元件與通訊對象的元件間執行通訊的請求以及拒絕的交換、通訊的開始以及結束的應答的交換、通訊的成功以及失敗的交換等。
此外,於對進行封包通訊的元件進行測試時,測試裝置必需與被測試元件執行交握。另外,測試裝置於交握中等待來自被測試元件的應答的期間,亦必需以能夠立即應答的方式而進行下一發送的準備以及發送閒置封包(idle packet)等。因此,測試裝置於對如此元件進行測試時,必需產生複雜的測試圖案。
另外,若相對於元件的各插腳(pin)而設置著生成封包的生成部,則會導致電路規模增大。此外,與元件的通訊中,有時使用多種協定(protocol)。根據通訊所使用的協定的不同,則封包的內容亦不同,因此必需針對所使用的每個協定來設置生成封包用的生成部。然而,若相對於元件的各插腳而設置著對應於多個協定的多個生成部,則會導致電路規模進一步增大。
因此,本發明的1個態樣的目的在於,提供一種可解決上述問題的測試裝置以及測試方法。該目的可藉由申請專利範圍的獨立項所揭示的特徵的組合而達成。另外,附屬項規定本發明的更為有利的具體例。
根據本發明的第1態樣,提供一種測試裝置以及該測試裝置的測試方法,該測試裝置對被測試元件進行測試且包括:多個通道(channel),於該測試裝置與被測試元件之間用來輸入輸出訊號;生成部,生成於該測試裝置與被測試元件之間進行通訊的封包的資料行;以及通道選擇部,選擇經由多個通道中的哪一個通道,來進行生成部所生成的封包的資料行的通訊。
再者,上述發明的概要並未列舉本發明的所有必要的特徵,該些特徵群的次組合(sub-combination)亦可成為發明。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
以下,透過發明的實施形態來對本發明的(一)態樣進行說明,但是以下的實施形態並不限定申請專利範圍的發明,另外,實施形態中所說明的特徵的組合的全部不一定是發明的解決手段所需要的。
圖1一併表示本實施形態的測試裝置10的構成與被測試元件200。測試裝置10對發送以及接收封包的封包通訊型的被測試元件200進行測試。
測試裝置10包括發送側區塊(block)12、接收側區塊14、主記憶體(main memory)16、以及主控制部18。發送側區塊12以由測試程式所指定的順序而將封包發送至被測試元件200。接收側區塊14自被測試元件200接收封包,並判定與被測試元件200之間的通訊的良否。
主記憶體16記憶用以對被測試元件200進行測試的測試程式。更詳細而言,主記憶體16記憶著表示封包序列(packet sequence)的測試程式,該封包序列表示應對被測試元件200發送的封包以及應自被測試元件200接收的封包的順序。此外,主記憶體16記憶著應發送或接收的封包內所包含的、針對各個封包而個別地規定的個別資料。
主控制部18將主記憶體16中所記憶的測試程式以及個別資料傳輸至發送側區塊12以及接收側區塊14。
另外,主控制部18執行該測試裝置10的開始以及結束等的全體控制。
圖2表示發送側區塊12的構成。發送側區塊12包括序列記憶部20、上位定序器22、封包指令行記憶部24、封包資料行記憶部26、下位定序器28、資料處理部32、以及發送部34。
序列記憶部20記憶著表示封包序列的測試程式。於測試之前或測試過程中適當地由主記憶體16向序列記憶部20傳輸該測試程式。
上位定序器22執行序列記憶部20中所記憶的測試程式,並依序指定與被測試元件200之間進行通訊的各封包。作為一示例,上位定序器22對於與被測試元件200之間進行通訊的封包,可指定封包指令行記憶部24內的用以產生該封包的指令行的位址(address)(例如該指令行的前置位址(lead address))。此外,作為一示例,上位定序器22對於與被測試元件200之間進行通訊的封包,可指定封包資料行記憶部26內的包含於該封包中的資料行的位址(例如資料行的前置位址)。
如此,上位定序器22個別地指定用以使封包產生的指令行的位址、及該封包中所包含的資料行的位址。再者,此情況下,於測試程式中,當對2個或2個以上的封包指定共用的指令行或資料行時,上位定序器22亦可對該2個或2個以上的封包指定相同的指令行的位址或相同的資料行的位址。
封包指令行記憶部24按照封包的每個種類來記憶用以產生多種封包的各個的指令行。作為一示例,封包指令行記憶部24記憶著用以產生寫入封包(write packet)的指令行、用以產生讀取封包(read packet)的指令行、以及用以產生閒置封包的指令行等。
封包資料行記憶部26按照封包的每個種類來記憶多種封包的各個中所包含的資料行。作為一示例,封包資料行記憶部26可包含寫入封包中所包含的資料行、讀取封包中所包含的資料行、以及閒置封包中所包含的資料行等。
作為一示例,封包資料行記憶部26可包含共用資料記憶部40、共用資料指標(pointer)42、第1個別資料記憶部44-1、第2個別資料記憶部44-2、第1個別資料指標46-1、以及第2個別資料指標46-2。共用資料記憶部40記憶多種封包的各個中所包含的資料行中的、按照每種封包而共用的共用資料。作為一示例,共用資料記憶部40按照封包的每個種類而記憶著表示封包的起始之起始碼、表示封包的結束的結束碼、以及用以識別該封包的種類的指令碼(command code)等。
共用資料指標42自上位定序器22取得儲存著由上位定序器22指定的封包中所包含的共用資料的區塊的前置位址。此外,共用資料指標42自下位定序器28取得該區塊內的偏移(off-set)位置。而且,共用資料指標42將基於前置位址以及偏移位置而規定的位址(例如在前置位址上加上偏移位置而得的位址)提供至共用資料記憶部40,並使該位址中儲存的共用資料向資料處理部32供給。
第1以及第2個別資料記憶部44-1、44-2記憶多種封包的各個中所包含的資料行中的、按照每個封包而變更的個別資料。作為一示例,第1以及第2個別資料記憶部44-1、44-2可記憶各封包中所包含的對被測試元件200發送的實體資料或自被測試元件200接收的實體資料。
第1個別資料記憶部44-1記憶著與所執行的測試程式無關而預先規定的個別資料。第2個別資料記憶部44-2記憶著按照每個所執行的測試程式而變更的個別資料。作為一示例,第2個別資料記憶部44-2於測試之前或測試過程中適當地由主記憶體16接收個別資料的傳輸。
第1以及第2個別資料指標46-1、46-2自上位定序器22接收儲存著由上位定序器22指定的封包中所包含的個別資料的區塊的前置位址。此外,第1以及第2個別資料指標46-1、46-2自下位定序器28取得該區塊內的偏移位置。而且,第1以及第2個別資料指標46-1、46-2將基於前置位址以及偏移位置而規定的位址(例如於前置位址上加上偏移位置而得的位址)提供至第1以及第2個別資料記憶部44-1、44-2,並使該位址中所儲存的個別資料向資料處理部32供給。
下位定序器28自封包指令行記憶部24讀出由上位定序器22所指定的封包的指令行,亦即由上位定序器22指定了位址的指令行,並依序執行已讀出的指令行中所包含的各指令。此外,下位定序器28根據指令行的執行,而依序自封包資料行記憶部26讀出由上位定序器22所指定的封包的資料行,亦即由上位定序器22指定了位址的資料行,並生成與被測試元件200之間的測試中所使用的測試資料行。
作為一示例,下位定序器28將儲存著由上位定序器22指定的封包中所包含的資料行的區塊中的、表示與已執行的指令相對應的資料的位置的偏移位置,供給至共用資料指標42、個別資料指標46-1以及個別資料指標46-2。此時,下位定序器28亦可於最初的指令中產生初始值,並於每次所執行的指令轉移時產生遞增(increment)的計數值來作為偏移位置。再者,較好的是,由下位定序器28所執行的指令行不包含前方跳躍(jump)指令以及分支指令等。藉此,下位定序器28可藉由簡易的構成而實現高速的處理。
另外,下位定序器28於每次執行指令時,將指示對已讀出的個別資料以及共用資料實施所指定的處理(運算或資料轉換)的控制資料提供至資料處理部32。藉此,下位定序器28可使由上位定序器22所指定的封包中的、所指定的資料部分為對已讀出的資料實施了已指定的處理的資料。
另外,下位定序器28於每次執行指令時,指定資料處理部32來輸出共用資料、個別資料(與所執行的測試程式無關而預先規定的個別資料、或按照每個所執行的測試程式而變更的個別資料)、以及資料處理部32實施了處理的資料中的哪一種資料。亦即,下位定序器28於每次執行指令時,指定該資料處理部32自共用資料記憶部40、第1個別資料記憶部44-1、第2個別資料記憶部44-2或資料處理部32內的儲存著實施了所指定的處理的資料的暫存器(resistor)中的何者讀出並輸出資料。
藉此,下位定序器28可根據自個別資料記憶部44所讀出的個別資料,而生成由上位定序器22所指定的封包中的、應按照每個封包而變更的資料部分。此外,下位定序器28可根據自共用資料記憶部40所讀出的共用資料,而生成由上位定序器22所指定的封包中的、按照每種封包而共用的資料部分。另外,下位定序器28可使由上位定序器22指定的封包中的、所指定的資料部分成為對已讀出的資料實施了已指定的處理的資料。
另外,下位定序器28可根據由上位定序器22所指定的封包的指令行的執行的結束,而將結束通知提供至上位定序器22。藉此,上位定序器22可根據下位定序器28的指令行的執行的進行,而依序指定封包。
另外,下位定序器28對發送部34指定要對被測試元件200發送的訊號的邊緣時序(edge timing)。作為一示例,下位定序器28對發送部34提供時序訊號(timing signal),並按照每個封包而控制邊緣時序。
另外,下位定序器28與下述的圖5所示的接收側區塊14所具有的接收側的下位定序器28進行通訊。藉此,發送側區塊12所具有的發送側的下位定序器28可與接收側區塊14所具有的接收側的下位定序器28進行交握,從而與接收側的下位定序器28同步地執行指令行。
作為一示例,發送側的下位定序器28通知接收側的下位定序器28已將預先指定的封包的測試資料行發送至被測試元件200。藉此,發送側的下位定序器28可於直至接收側的下位定序器28接收到來自發送側的下位定序器28的通知為止的期間,禁止由判定部84對接收部82所接收的資料行進行良否判定。
另外,作為一示例,發送側的下位定序器28自接收側的下位定序器28,接收到已接收與所生成的測試資料行一致的資料行的通知後,生成預先指定的封包的測試資料行。藉此,發送側的下位定序器28可於自被測試元件200接收到規定的封包之後,將預先規定的封包發送至被測試元件200。
資料處理部32輸入來自共用資料記憶部40、第1個別資料記憶部44-1以及第2個別資料記憶部44-2的資料後,對所輸入的資料進行由下位定序器28所指定的處理並作為測試資料行的各資料而輸出。再者,資料處理部32亦可根據下位定序器28所指定的內容,而將所輸入的資料直接作為測試資料行的資料而輸出。對於資料處理部32的構成的一示例,將於圖3中進行說明。
發送部34對被測試元件200發送出由資料處理部32所輸出的測試資料行。對於發送部34的構成的一示例,將於圖4中進行說明。
圖3表示發送側區塊12內的資料處理部32的構成的一示例。作為一示例,發送側區塊12內的資料處理部32包含至少1個暫存器52、前段選擇部54、至少1個運算器56、轉換部58、以及後段選擇部60。
至少1個暫存器52的各個記憶上一週期(cycle)的運算處理結果。於本例中,資料處理部32包含第1暫存器52-1與第2暫存器52-2。
前段選擇部54於每個週期,根據來自共用資料記憶部40的共用資料、來自各個個別資料記憶部44(於本例中為第1個別資料記憶部44-1以及第2個別資料記憶部44-2)的個別資料、各個暫存器52(於本例中為第1暫存器52-1以及第2暫存器52-2)的資料以及轉換部58所輸出的資料,來選擇由下位定序器28所指定的資料。而且,前段選擇部54於每個週期,將所選擇的資料的各個供給至由下位定序器28所指定的運算器56(於本例中為第1運算器56-1以及第2運算器56-2)、轉換部58或後段選擇部60。
至少1個運算器56的各個是對應於至少1個暫存器52的各個而設置。於本例中,資料處理部32包含與第1暫存器52-1對應的第1運算器56-1、及與第2暫存器52-2對應的第2運算器56-2。作為一示例,運算器56的各個進行邏輯運算、四則運算、偽隨機數(pseudo-random number)產生以及糾錯碼(error-correcting code)生成等的運算。運算器56的各個於每個週期,對藉由前段選擇部54而選擇的資料進行由下位定序器28所指定的運算並儲存於所對應的暫存器52中。
轉換部58於每個週期,根據預先設定的表格(table)來對前段選擇部54所選擇的資料進行轉換。作為一示例,轉換部58進行8b-10b轉換等的資料轉換。而且,轉換部58將已轉換的資料輸出。
後段選擇部60於每個週期,根據前段選擇部54所選擇的資料(於本例中為來自共用資料記憶部40、第1個別資料記憶部44-1或第2個別資料記憶部44-2的資料)、至少1個暫存器52內的資料、以及轉換部58所輸出的資料,來選擇與所指定的封包對應的資料。而且,後段選擇部60將已選擇的資料作為測試資料行的各資料而輸出。
圖4表示發送側區塊12內的發送部34的構成的一示例。作為一示例,發送部34包含串聯器(serializer)72、格式控制器(format controller)74、以及驅動器(driver)76。
串聯器72將自資料處理部32接收到的測試資料行轉換為串列(serial)的波形圖案(pattern)。格式控制器74生成具有與自串聯器72接收到的波形圖案對應的波形的訊號。此外,格式控制器74於由下位定序器28所指定的邊緣時序,將邏輯產生變化的波形的訊號輸出。驅動器76將自格式控制器74所輸出的訊號供給至被測試元件200中。
圖5表示接收側區塊14的構成。接收側區塊14具有與圖2所示的發送側區塊12大致相同的構成以及功能。對於接收側區塊14所具有的構件中、與發送側區塊12所具有的構件的構成以及功能大致相同的構件,附上相同的符號並省略除不同點以外的說明。
接收側區塊14包括序列記憶部20、上位定序器22、封包指令行記憶部24、封包資料行記憶部26、下位定序器28、資料處理部32、接收部82、以及判定部84。接收部82自被測試元件200接收封包的資料行。對於接收部82的構成的一示例將於圖7中進行說明。
接收側區塊14內的資料處理部32輸入接收部82所接收到的資料行後,將已輸入的資料行與已生成的測試資料行一併輸出。對於資料處理部32的構成的一示例將於圖6中進行說明。
接收側區塊14內的下位定序器28將期望自被測試元件200輸出的資料行作為測試資料行而輸出。另外,接收側區塊14內的下位定序器28對接收部82,指定取得自被測試元件200所輸出的訊號的資料值的選通時序(strobe timing)。
判定部84自資料處理部32接收測試資料行以及接收部82所接收到的資料行。判定部84根據對接收部82所接收到的資料行與測試資料行進行比較的結果,來判定與被測試元件200之間的通訊的良否。作為一示例,判定部84包含:邏輯比較部,對接收部82所接收到的資料行與測試資料行是否一致進行比較;以及失效記憶體(fail memory),對比較結果進行記憶。
另外,接收側區塊14內的下位定序器28與圖2所示的發送側區塊12所具有的發送側的下位定序器28進行通訊。藉此,接收側區塊14所具有的接收側的下位定序器28可與發送側區塊12所具有的發送側的下位定序器28進行交握,從而可與發送側的下位定序器28同步地執行指令行。
作為一示例,接收側的下位定序器28通知發送側的下位定序器28已接收到與該接收側的下位定序器28所生成的測試資料行一致的資料行。藉此,發送側的下位定序器28可自接收側的下位定序器28接收到已接收與所生成的測試資料行一致的資料行的通知後,生成預先指定的封包的測試資料行。
另外,作為一示例,接收側的下位定序器28於直至自發送側的下位定序器28接收到已將預先指定的封包的測試資料行發送至被測試元件200的通知為止的期間,禁止由判定部84對接收部82所接收到的資料行進行良否判定。藉此,接收側的下位定序器28可於向被測試元件200發送規定的封包之後,判定與該規定的封包對應的應答是否已自被測試元件200輸出。
圖6表示接收側區塊14內的資料處理部32的構成的一示例。接收側區塊14內的資料處理部32具有與圖3所示的發送側區塊12內的資料處理部32大致相同的構成以及功能。對於接收側區塊14內的資料處理部32所包含的構件中、與發送側區塊12內的資料處理部32所包含的構件的構成以及功能大致相同的構件,附上相同的符號並省略除不同點以外的說明。
接收側區塊14內的前段選擇部54於每個週期,進而將接收部82所接收到的資料供給至後段選擇部60。另外,接收側區塊14內的後段選擇部60於每個週期,進而將自前段選擇部54所供給並由接收部82接收到的資料與測試資料行的資料一併輸出。藉此,接收側區塊14內的資料處理部32輸入接收部82所接收到的資料行後,將所輸入的資料行與所生成的測試資料行一併輸出。
圖7表示接收側區塊14所具有的接收部82的構成的一示例。作為一示例,接收部82包含位準比較器(level comparator)86、時序比較器(timing comparator)88、解串器(de-serializer)90、以及相位調整部92。
位準比較器86將自被測試元件200所輸出的訊號與臨限(threshold)值進行比較,並輸出邏輯訊號。時序比較器88以由下位定序器28所指定的選通時序,來依序取得藉由位準比較器86而輸出的邏輯訊號的資料。解串器90將藉由時序比較器88而取得的資料行轉換為平行(parallel)的測試資料行。相位調整部92對封包的前置的特定碼(code)進行檢測,以對解串器90的平行的測試資料的截止相位(cutout phase)進行調整。
圖8表示程序(procedure)、封包序列以及封包的資料構成。測試裝置10執行包含1個或1個以上的連續的程序的測試程式。各個程序定義了應向被測試元件200發送的封包的序列、或期望應自被測試元件200接收的封包的序列。
上位定序器22執行如此的測試程式,而依序指定應向被測試元件200發送的封包、以及應自被測試元件200接收的封包。而且,下位定序器28自上位定序器22依序接收封包的指定,並執行用以使所指定的封包產生的指令行,以使該封包中所包含的資料行產生。
各封包中例如包含起始碼以及結束碼。此外,各封包中包含表示該封包的種類的指令。如此的起始碼、結束碼以及指令是按照每種封包而共用的共用資料。因此,下位定序器28自儲存著所述共用資料的共用資料記憶部40中的、由上位定序器22所指定的位址讀出並生成所述的共用資料。
另外,各封包中包含指定被測試元件200的儲存位置的位址、向被測試元件200的寫入資料、來自被測試元件200的讀出資料等的實體資料。如此的實體資料是按照每個封包而變更的個別資料。因此,下位定序器28自儲存著所述個別資料的個別資料記憶部44中的、由上位定序器22所指定的位址讀出並生成所述的個別資料。
另外,各封包中包含用以對該封包中所包含的資料的錯誤進行檢測的檢查碼等。如此的檢查碼等是對該封包中所包含的各資料實施運算而計算出的。因此,下位定序器28藉由資料處理部32內的運算器56進行運算而生成所述的檢查碼等。另外,各封包中亦可包含已藉由例如8b-10b轉換等的規定的規則而進行了轉換的資料。此時,下位定序器28將所生成的資料的各個進而藉由轉換部58來進行資料轉換並加以輸出。
圖9表示表現封包序列的測試程式的一示例。作為一示例,上位定序器22執行如圖9所示的測試程式,該測試程式中記述著依序執行的多個指令、對應於多個指令的各個而記述的封包的種類以及參數(parameter)、表示用以生成所對應的種類的封包的指令行以及資料行的儲存位置的位址。
作為一示例,該測試程式包含NOP指令、IDXI指令以及EXIT指令等。NOP指令是將與該NOP指令對應的封包生成1次後,使執行轉移至下一指令。IDXI指令是將與該IDIX指令對應的封包重複生成所指定的次數後,使執行轉移至下一指令。EXIT指令是將與該EXIT指令對應的封包生成1次後,使該封包序列的執行結束。該測試程式可不僅限於包含如此的指令,例如,亦可包含根據是否與所指定的條件一致來使下一應執行的指令分支的分支指令等。
另外,作為一示例,該測試程式記述著寫入封包、讀取封包、以及對重複產生規定的碼的閒置封包等進行識別的封包的種類。另外,作為一示例,該測試程式包含儲存著用以生成該封包的指令行的前置位址、該封包中所包含的共用資料的前置位址以及該封包中所包含的個別資料的前置位址。
圖10表示用以生成閒置封包的指令行、以及閒置封包中所包含的資料行的一示例。圖11表示用以生成寫入封包的指令行以及寫入封包中所包含的資料行的一示例。
作為一示例,下位定序器28執行如圖10以及圖11所示的指令行,該指令行包含依序執行的多個指令、與多個指令的各個對應的控制資料、以及指定與多個指令的各個對應而輸出的資料的儲存場所的資訊。作為一示例,該指令行指定例如共用資料記憶部40、個別資料記憶部44、暫存器52或轉換部58來作為資料的儲存場所。
於圖10以及圖11的示例中,0x0F或0x01這樣的十六進數值指定共用資料記憶部40來作為資料的儲存場所。另外,DB1指定第1個別資料記憶部44-1來作為資料的儲存場所。DB2指定第2個別資料記憶部44-2來作為資料的儲存場所。REG1指定第1暫存器52-1來作為資料的儲存場所。
另外,該指令行包含NOP指令、IDXI指令以及RTN指令等。NOP指令將與該NOP指令對應的儲存場所中的、由指標所指定的位址中所儲存的資料輸出1次後,使執行轉移至下一指令。IDXI指令是將與該IDIX指令對應的儲存場所中的、由指標所指定的位址中所儲存的資料重複輸出所指定的次數後,使執行轉移至下一指令。RTN指令將與該RTN指令對應的儲存場所中的、由指標所指定的位址中所儲存的資料輸出1次後,使執行返回至上位定序器22。
再者,較好的是,藉由下位定序器28而執行的指令行不包含前方跳躍指令以及分支指令等。藉此,下位定序器28可藉由簡易的構成而實現高速的處理。
另外,該指令行包含提供至運算器56的運算式來作為控制資料。於圖11的示例中,該指令行包含將該第1暫存器52-1的資料與所輸出的資料的互斥或(Exclusive OR)回寫至第1暫存器52-1的運算式(REG1=REG1︿DB1或REG1=REG1︿DB2)。代替此,該指令行亦可指定轉換部58所進行的轉換處理來作為控制資料。
圖12表示上位定序器22以及下位定序器28的處理時序的一示例。作為一示例,上位定序器22根據由主控制部18接收到開始訊號,而開始封包序列的執行。上位定序器22以對應於封包序列的順序來指定封包。而且,下位定序器28根據自上位定序器22接收了封包的指定,而執行用以產生該封包的指令行。
此處,上位定序器22可於下位定序器28執行某封包的指令行的過程中(亦即,於該指令行結束之前),對下位定序器28進行下一封包的指定。藉此,下位定序器28可於執行某封包的最後的指令(RTN指令)之後(例如於下一週期),開始下一封包的指令行的執行。
圖13表示測試裝置10的處理流程(flow)。首先,上位定序器22執行測試程式,並依序指定與被測試元件200之間進行通訊的各封包(S11、S16)。然後,下位定序器28接收到由上位定序器22進行的封包的指定後,反覆執行步驟S12至步驟S15的處理。
下位定序器28接收到封包的指定後,自封包指令行記憶部24叫出用以產生該封包的指令行,並自前置的指令起依序執行。下位定序器28於每次執行各指令時,進行步驟S13以及步驟S14的處理(S12、S15)。
於步驟S13中,下位定序器28將與該指令對應的資料輸出。另外,於步驟S14中,下位定序器28使與該指令對應的運算或資料轉換得以執行。下位定序器28並行執行步驟S13以及步驟S14。
下位定序器28執行最後的指令後,使處理返回至上位定序器22,自上位定序器22接收下一封包的指定(S15)。然後,上位定序器22於直至封包序列中的最後的封包為止的處理結束後,結束該流程(S16)。
根據如上所述的本實施形態的測試裝置10,藉由不同的定序器而執行表示封包序列的測試程式、與封包內的指令行。藉此,根據測試裝置10,可使程式的記述變得簡單。此外,根據測試裝置10,可使產生共用的種類的封包用的指令行以及資料共用化,因此可減少所儲存的資訊量。
此外,本實施形態的測試裝置10中,由上位定序器22個別地指定下位定序器28所執行的指令行的位址、以及下位定序器28所讀出的資料行的位址。藉此,根據測試裝置10,可藉由相同的指令行而產生不同的資料行。因此,根據測試裝置10,可不儲存著多個相同的指令行,因此可減少所儲存的資訊量。
此外,本實施形態的測試裝置10中,資料處理部32對自共用資料記憶部40以及個別資料記憶部44所讀出的資料執行所指定的處理(亦即運算或轉換)。亦即,資料處理部32可根據封包通訊中的下位層(靠近物理層(physical layer)的層)的規定而生成應處理的資料轉換以及錯誤檢測碼。藉此,根據測試裝置10,只要生成用以使封包通訊中的上位層的資料輸出的指令行以及資料行,而個別地指定封包通訊中的下位層中的處理即可,因此可使程式的記述變得簡單,此外,可減少所儲存的資訊量。
此外,本實施形態的測試裝置10中,使向被測試元件200發送訊號用的生成測試資料行的發送側區塊12、與生成用以與自被測試元件200接收到的訊號進行比較的測試資料行的接收側區塊14分離,且各區塊分別具有上位定序器22以及下位定序器28。根據測試裝置10,可將發送側以及接收側的程式獨立地記述,因此可使程式變得簡單。而且,測試裝置10可於發送側的下位定序器28與接收側的下位定序器28之間進行通訊。藉此,根據測試裝置10,例如可容易地由發送側所產生的事件(event)來觸發(trigger)而開始進行接收側的動作,或者由接收側所產生的事件來觸發而開始進行發送側的動作。
再者,測試裝置10亦可為包括多個發送側區塊12以及接收側區塊14的組的構成。此時,主控制部18對發送
側區塊12以及接收側區塊14的組的各個提供各別的序列(各別的測試程式),以使彼此獨立地執行。藉此,測試裝置10可使發送側區塊12以及接收側區塊14的組的各個彼此非同步地動作。
另外,主控制部18亦可使發送側區塊12以及接收側區塊14的組的各個彼此同步地動作。此時,主控制部18對發送側區塊12以及接收側區塊14的組的各個提供相同的序列(相同的測試程式),從而使彼此同步地開始執行。藉此,測試裝置10可對包括相同種類或不同種類的封包通訊型介面(interface)的多個被測試元件200並行地進行測試。
圖14是表示發送側區塊12的其他構成例的圖。本例的發送側區塊12包括生成部11、通道選擇部33、以及發送部34。生成部11可與關聯於圖2而說明的發送側區塊12的構成中的除通道選擇部33以外的構成相同。
另外,本例的發送側區塊12包括多個通道的發送部34。各個發送部34對被測試元件200的對應的插腳(pin)輸出了訊號。發送部34可包括格式控制器74以及驅動器76。
如關聯於圖2而說明般,生成部11生成與被測試元件200之間進行通訊的封包的資料行。通道選擇部33選擇經由多個通道(發送部34)中的哪一個通道,來進行生成部11所生成的封包的資料行的通訊。通道選擇部33將自生成部11所接收的封包的資料行供給至所選擇的發送部34中。
另外,生成部11可生成多個通道用的資料行。例如,生成部11生成M位元(bit)的資料行並供給至不同的發送部34中,藉此可將資料行供給至M通道的發送部34中。通道選擇部33選擇將資料行的各位元供給至哪一個發送部34中。
另外,發送側區塊12可以多種協定來與被測試元件200之間進行通訊。例如,發送側區塊12可以與被測試元件200的各插腳的介面(interface)對應的協定,來與被測試元件200進行通訊。更具體而言,發送側區塊12構成為可以與JTAG、SMBus、HT等的介面對應的協定,來與被測試元件200進行通訊。
生成部11生成對應於多種協定的封包。本例的生成部11選擇協定後,生成對應於所選擇的協定的封包。例如,生成部11選擇與應供給該封包的被測試元件200的插腳對應的協定。生成部11可選擇由自使用者等所提供的測試程式而指定的協定。
通道選擇部33選擇與生成部11所選擇的協定對應的通道來供給該封包。通道選擇部33既可選擇由測試程式所指定的通道,亦可選擇由生成部11所指定的通道。
圖15是對圖14所示的發送側區塊12的動作例進行說明的圖。本例的生成部11包括封包庫(packet library),該封包庫是將用以生成各個封包的資料,按照每個協定而儲存於不同的記憶體組(memory bank)中。封包庫可為封包指令行記憶部24。此時,封包指令行記憶部24將用以生成與各協定對應的封包的指令行記憶於各個記憶體組。
序列記憶部20將封包序列與記憶體組資訊建立關聯而加以記憶。如關聯於圖9而說明般,封包序列表示上位定序器22應依序指定的封包的順序。
另外,記憶體組資訊相對於各個封包序列而指定了下位定序器28應讀出封包的記憶體組。本例中,對序列A(Bus(匯流排) A)指定記憶體組1,對序列B(Bus B)指定記憶體組2,對序列C(Bus C)指定記憶體組3。另外,Bus A、B、C表示協定的種類。
上位定序器22根據記憶於序列記憶部20中的封包序列,而依序執行序列A、序列B、序列C。例如,於執行序列A時,上位定序器22對於下位定序器28而依序指定序列A中所記述的封包。上位定序器22按照各封包序列來對下位定序器28通知所對應的記憶體組資訊。
下位定序器28將對應於由上位定序器22所指定的封包的資料(指令行),自封包指令行記憶部24中的該封包的協定所對應的記憶體組中讀出。下位定序器28根據自上位定序器22通知的記憶體組資訊,而自封包指令行記憶部24的某一個記憶體組中讀出所指定的封包的指令行。
於各個記憶體組中,用以生成相同種類的封包的指令行可記憶於相同的位址。例如,於各個記憶體組中,用以生成讀取封包的指令行可記憶於各記憶體組中相同的位址。下位定序器28可根據由上位定序器22指定的記憶體組資訊以及位址,而自封包指令行記憶部24中讀出指令行。
另外,封包指令行記憶部24可按照各個記憶體組,來對表示應經由哪一個通道來進行各個封包的通訊的通道資訊進行記憶。下位定序器28執行已讀出的指令行而使封包資料行記憶部26生成資料行,並且將對應於該指令行的通道資訊供給至通道選擇部33中。藉此,記憶體組被指定,由此使通道亦被指定。
封包資料行記憶部26以與關聯於圖2而說明的封包資料行記憶部26相同的處理而生成資料行。本例的共用資料記憶部40、第1個別資料記憶部44-1、以及第2個別資料記憶部44-2與封包指令行記憶部24相同,各自可具有多個記憶體組。共用資料指標42、第1個別資料指標46-1、以及第2個別資料指標46-2,可根據由下位定序器28所指定的位址以及記憶體組資訊,而自所對應的記憶部的記憶體組中讀出資料行。
通道選擇部33根據通道資訊,而選擇將封包資料行記憶部26以及資料處理部32所生成的封包資料經由多個通道中的哪一個通道來進行通訊。根據如此構成,可對於多個協定而使用共用的發送側區塊12,來與被測試元件200進行通訊。較好的是,序列記憶部20記憶著不並行執行的協定的封包序列。
圖16是表示發送側區塊12的其他構成例的圖。本例的發送側區塊12包括多個生成部11(本例中為2個生成部11)、通道選擇部33、以及n通道的發送部34。2個生成部11並列設置著,通道選擇部33對各個生成部11選擇應連接的發送部34。
通道選擇部33記憶著選擇表格35,該選擇表格35控制對各個生成部11選擇哪一個發送部34。下位定序器28可根據自封包指令行記憶部24中讀出的通道資訊,而更新該選擇表格35。
圖17是表示發送側區塊12的其他構成例的圖。本例的發送側區塊12除了關聯於圖16而說明的發送側區塊12的構成以外,還包括多個串聯器72以及轉換控制部128。串聯器72與生成部11一對一地對應設置著。
各個串聯器72自所對應的生成部11接收N位元的平行資料,並將該平行資料轉換為M個串列資料(其中,M為N的約數)後加以輸出。M個串列資料亦可為M位元的平行資料。
轉換控制部128將串聯器72所輸出的各個串列資料的頻率,根據串聯器72所輸出的串列資料的個數而加以變更。例如,轉換控制部128將各個串列資料的頻率控制為平行資料的頻率的N/M倍。作為具體例,於串聯器72接收32位元、250MHz的平行資料而輸出1個串列資料時,轉換控制部128將該串列資料的頻率控制為250MHz×32/1=8GHz。
本例的轉換控制部128使串聯器72輸出了在8GHz時為1個的串列資料、在4GHz時為2個的串列資料、…、在500MHz時為16個的串列資料、在250MHz時為32個的串列資料的任一個組合。通道選擇部33選擇將各個串聯器72所輸出的各個串列資料供給至哪一個發送部34中。根據如此的構成,可將測試裝置10的輸出插腳數、與測試訊號的頻率變更為多種組合。
圖18A表示規定各串聯器72的動作的表格的一示例。串聯器72具有可以相對於平行資料而為1/N的週期的動作時序來輸出各串列資料的各位元的電路。表格指定各串聯器72以哪一個動作時序來輸出各個串列資料的各位元。或者,表格指定各串聯器72於各個動作時序下將平行資料的哪一個位元加以輸出。
圖18A所示的表格的各行,表示提供至串聯器72的平行資料的1個週期的位元。另外,該表格的各列,表示串聯器72輸出串列資料的各位元的動作時序。各個動作時序,表示將平行資料的1個週期分割為N個部分的動作時序。本例中,以使N=32、且串聯器72輸出1個相對於平行資料而具有32倍的頻率的串列資料為例進行說明。
此時,如圖18A所示,設定著於平行資料的各週期、以各動作時序逐一(S1)地依序選擇平行資料的各位元並加以輸出的表格。串聯器72根據該表格而將於平行資料的各週期中所接收的32位元的資料,以將平行資料的週期分割為32個部分的各動作時序,1位元1位元地依序輸出。藉此,串聯器72輸出1個(S1)相對於平行資料而具有32倍的頻率的串列資料。
圖18B表示規定串聯器72的動作的表格的其他例。本例中,以串聯器72輸出2個相對於平行資料而具有16倍的頻率的串列資料為例進行說明。
此時,如圖18B所示,設定著以隔開1個的動作時序、2個2個(S1、S2)地依次選擇平行資料的位元並加以輸出的表格。串聯器72根據該表格而將於平行資料的各週期中所接收到的32位元的資料,以將平行資料的週期分割為16個部分的各動作時序,2位元2位元地依序輸出。
再者,串聯器72所輸出的各位元分別對應於串列資料。藉此,串聯器72輸出2個(S1、S2)相對於平行資料而具有16倍的頻率的串列資料。如圖18B所示,表格可指定將平行資料的各位元作為哪一個串列資料(S1、S2)的位元而加以輸出。
圖18C表示規定各串聯器72的動作的表格的其他例。本例中,以串聯器72輸出32個相對於平行資料而具有1倍的頻率的串列資料為例進行說明。
此時,如圖18C所示,設定著以任一個動作時序、將平行資料的位元全部並列地輸出的表格。串聯器72根據該表格而將於平行資料的各週期中所接收到的32位元的資料,以任一個動作時序全部並列地輸出。
藉此,串聯器72輸出32個(S1、S2、…、S32)相對於平行資料而具有1倍的頻率的串列資料。如圖18A至圖18C所示,對串聯器72控制以哪一個動作時序來輸出平行資料的各位元,藉此可使用共用的定序器以及串聯器72,而輸出多種頻率的串列資料。
再者,圖18A至圖18C的示例中,以自所輸入的平行資料的上位側位元起,依次分配給所輸出的串列資料S1、S2、…(或者,自所輸出的平行資料的上位側位元起依次分配)為例進行說明。但是,位元的分配並不限定於圖18A至圖18C的示例。轉換控制部128可藉由更新表格,來控制串聯器72以將所輸入的平行資料的各位元作為所輸出的多個串列資料中的哪一個串列資料的位元而輸出(或者作為所輸出的平行資料的哪一個位元而輸出)。
例如,轉換控制部128可根據被測試元件200的介面的規格,而變更將輸入至串聯器72的平行資料的各位元作為輸出側的哪一個位元而輸出。作為更具體的例,轉換控制部128可將所輸入的資料的最上位位元以及最下位位元加以調換而輸出。
再者,亦可藉由轉換控制部128來控制將串聯器72所輸出的各串列資料供給至哪一個發送部34,以使串聯器72作為通道選擇部33而發揮作用。此時,圖18A至圖18C所示的表格相當於選擇表格35。
圖19表示接收側區塊14的其他構成例的圖。接收側區塊14包括生成部13、多個通道的接收部82、以及通道選擇部33。生成部13可與關聯於圖5而說明的接收側區塊14的構成中的除接收部82以外的構成相同。
各個接收部82自被測試元件200的對應的插腳接收訊號。接收部82可包括時序比較器88以及位準比較器86。
如關聯於圖5而說明般,生成部13生成期望接收的封包的資料行。通道選擇部33選擇任一個通道,並將該通道所接收的封包供給至資料處理部32中。
另外,與發送側區塊12相同,接收側區塊14亦可生成與多種協定對應的資料行。生成部13選擇各協定,並生成與所選擇的協定對應的封包。生成部13可選擇藉由自使用者等所提供的測試程式而指定的協定。
通道選擇部33選擇與生成部13所選擇的協定對應的通道。通道選擇部33既可選擇由測試程式所指定的通道,亦可選擇由生成部13所指定的通道。
另外,接收側區塊14可具有與關聯於圖14至圖18C而說明的發送側區塊12相同的構成。例如,接收側區塊14既可包括多個生成部13,亦可包括多個解串器90。
以上,使用實施形態來說明了本發明,但是本發明的技術性範圍並不限定於上述實施形態所揭示的範圍。熟悉此技藝者當瞭解可於上述實施形態中附加多種變更或改良。根據申請專利範圍的揭示當瞭解,附加此種變更或改良的形態亦可包含於本發明的技術性範圍內。
應注意到如下情況,即,申請專利範圍、說明書以及圖式中所示的裝置、系統、程式以及方法中的動作、順序、步驟、以及階段等的各處理的執行順序,只要未特別明示為「比…更前」、「在~之前」等,而且,只要不是將前一個處理的輸出用於後一個處理,就可以任意的順序而實現。關於申請專利範圍、說明書、以及圖式中的動作流程,即使方便起見使用「首先,」、「其次,」等而進行了說明,亦並不意味著必需以此順序來實施。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10...測試裝置
12...發送側區塊
14...接收側區塊
16...主記憶體
18...主控制部
20...序列記憶部
22...上位定序器
24...封包指令行記憶部
26...封包資料行記憶部
28...下位定序器
32...資料處理部
33...通道選擇部
34...發送部
35...選擇表格
40...共用資料記憶部
42...共用資料指標
44-1...第1個別資料記憶部
44-2...第2個別資料記憶部
46-1...第1個別資料指標
46-2...第2個別資料指標
52...暫存器
52-1...第1暫存器
52-2...第2暫存器
54...前段選擇部
56...運算器
56-1...第1運算器
56-2...第2運算器
58...轉換部
60...後段選擇部
72...串聯器
74...格式控制器
76...驅動器
82...接收部
84...判定部
86...位準比較器
88...時序比較器
90...解串器
92...相位調整部
128...轉換控制部
200...被測試元件
S11~S16...步驟
圖1是一併表示本實施形態的測試裝置10的構成與被測試元件200。
圖2表示發送側區塊12的構成。
圖3表示發送側區塊12內的資料處理部32的構成的一示例。
圖4表示發送側區塊12內的發送部34的構成的一示例。
圖5表示接收側區塊14的構成。
圖6表示接收側區塊14內的資料處理部32的構成的一示例。
圖7表示接收側區塊14所具有的接收部82的構成的一示例。
圖8表示程序、封包序列以及封包的資料構成。
圖9表示表現封包序列的測試程式的一示例。
圖10表示用以生成閒置封包的指令行、以及閒置封包中所包含的資料行的一示例。
圖11表示用以生成寫入封包的指令行以及寫入封包中所包含的資料行的一示例。
圖12表示上位定序器22以及下位定序器28的處理時序的一示例。
圖13表示測試裝置10的處理流程。
圖14是表示發送側區塊12的其他構成例的圖。
圖15是對圖14所示的發送側區塊12的動作例進行說明的圖。
圖16是表示發送側區塊12的其他構成例的圖。
圖17是表示發送側區塊12的其他構成例的圖。
圖18A表示規定串聯器72的動作的表格的一示例。
圖18B表示規定串聯器72的動作的表格的其他例。
圖18C表示規定串聯器72的動作的表格的其他例。
圖19是表示接收側區塊14的其他構成例的圖。
10...測試裝置
12...發送側區塊
14...接收側區塊
16...主記憶體
18...主控制部
200...被測試元件
Claims (7)
- 一種測試裝置,對被測試元件進行測試,且包括:多個通道,於上述測試裝置與上述被測試元件之間用來輸入輸出訊號;生成部,生成於上述測試裝置與上述被測試元件之間進行通訊的封包的資料行;以及通道選擇部,選擇經由上述多個通道中的哪一個通道,來進行上述生成部所生成的上述封包的資料行的通訊,其中上述生成部選擇所生成的上述封包的協定,上述通道選擇部選擇上述通道,該通道是與上述生成部相對於上述封包而選擇的上述協定相對應,上述生成部更包括:上位定序器,依序指定於上述測試裝置與上述被測試元件之間進行通訊的各封包;封包庫,將用以生成各個上述封包的資料,按照每個上述協定而儲存於不同的記憶體組中;以及下位定序器,將與由上述上位定序器所指定的封包對應的資料,自與上述封包庫中的該封包的協定對應的上述記憶體組讀出。
- 如申請專利範圍第1項所述之測試裝置,其中上述上位定序器進一步指定使用哪一個上述記憶體組的資料來生成上述封包;上述下位定序器自上述上位定序器所指定的上述記憶體組讀出上述封包的資料行。
- 如申請專利範圍第2項所述之測試裝置,其中上述生成部更包括序列記憶部,該序列記憶部將表示上述上位定序器應依序指定的上述封包的順序的封包序列來與記憶體組資訊建立關聯而加以記憶,該記憶體組資訊對各個上述封包序列而指定上述下位定序器應讀出上述封包的上述記憶體組;上述上位定序器根據上述記憶體組資訊,而按照各個上述封包序列來指定上述下位定序器應讀出資料的上述記憶體組。
- 如申請專利範圍第3項所述之測試裝置,其中上述封包庫是按照各個上述記憶體組,而記憶著表示應經由哪一個上述通道來進行各個上述封包的通訊的通道資訊;上述通道選擇部根據上述通道資訊,而選擇經由上述多個通道中的哪一個通道來進行通訊。
- 如申請專利範圍第4項所述之測試裝置,其中該測試裝置並列地包括多個上述生成部,且上述通道選擇部對各個上述生成部選擇上述通道。
- 如申請專利範圍第5項所述之測試裝置,其中上述通道選擇部記憶著表格,該表格用來對各個上述生成部選擇哪一個上述通道進行控制;上述下位定序器是根據自上述封包庫讀出的上述通道資訊來更新上述表格。
- 一種測試方法,藉由測試裝置來對被測試元件進行 測試,該測試方法包括:使用多個通道於上述測試裝置與上述被測試元件之間輸入輸出訊號;以及生成於上述測試裝置與上述被測試元件之間進行通訊的封包的資料行;且選擇經由上述多個通道中的哪一個通道,來進行上述封包的資料行的通訊;其中上述測試裝置包括:生成部,用以選擇所生成的上述封包的協定,通道選擇部,用以選擇上述通道,該通道是與上述生成部相對於上述封包而選擇的上述協定相對應,上述生成部更包括:上位定序器,依序指定於上述測試裝置與上述被測試元件之間進行通訊的各封包;封包庫,將用以生成各個上述封包的資料,按照每個上述協定而儲存於不同的記憶體組中;以及下位定序器,將與由上述上位定序器所指定的封包對應的資料,自與上述封包庫中的該封包的協定對應的上述記憶體組讀出。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/329,635 US8059547B2 (en) | 2008-12-08 | 2008-12-08 | Test apparatus and test method |
PCT/JP2009/003159 WO2010067482A1 (ja) | 2008-12-08 | 2009-07-07 | 試験装置および試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201027946A TW201027946A (en) | 2010-07-16 |
TWI412757B true TWI412757B (zh) | 2013-10-21 |
Family
ID=42230947
Family Applications (11)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098141767A TWI402521B (zh) | 2008-12-08 | 2009-12-07 | 測試裝置與測試方法 |
TW098141756A TW201027091A (en) | 2008-12-08 | 2009-12-07 | Test apparatus and test method |
TW098141766A TWI408391B (zh) | 2008-12-08 | 2009-12-07 | 測試裝置與測試方法 |
TW098141758A TWI389505B (zh) | 2008-12-08 | 2009-12-07 | 測試裝置、測試方法以及程式 |
TW098141757A TWI405987B (zh) | 2008-12-08 | 2009-12-07 | 測試裝置與除錯方法 |
TW098141770A TWI401914B (zh) | 2008-12-08 | 2009-12-07 | 測試裝置與測試方法 |
TW098141765A TWI392889B (zh) | 2008-12-08 | 2009-12-07 | 測試裝置與測試方法 |
TW098141937A TW201028712A (en) | 2008-12-08 | 2009-12-08 | Test apparatus, conversion circuit and test method |
TW098141940A TWI396411B (zh) | 2008-12-08 | 2009-12-08 | 測試裝置以及測試方法 |
TW098141939A TWI448702B (zh) | 2008-12-08 | 2009-12-08 | 測試裝置以及測試方法 |
TW098141936A TWI412757B (zh) | 2008-12-08 | 2009-12-08 | 測試裝置以及測試方法 |
Family Applications Before (10)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098141767A TWI402521B (zh) | 2008-12-08 | 2009-12-07 | 測試裝置與測試方法 |
TW098141756A TW201027091A (en) | 2008-12-08 | 2009-12-07 | Test apparatus and test method |
TW098141766A TWI408391B (zh) | 2008-12-08 | 2009-12-07 | 測試裝置與測試方法 |
TW098141758A TWI389505B (zh) | 2008-12-08 | 2009-12-07 | 測試裝置、測試方法以及程式 |
TW098141757A TWI405987B (zh) | 2008-12-08 | 2009-12-07 | 測試裝置與除錯方法 |
TW098141770A TWI401914B (zh) | 2008-12-08 | 2009-12-07 | 測試裝置與測試方法 |
TW098141765A TWI392889B (zh) | 2008-12-08 | 2009-12-07 | 測試裝置與測試方法 |
TW098141937A TW201028712A (en) | 2008-12-08 | 2009-12-08 | Test apparatus, conversion circuit and test method |
TW098141940A TWI396411B (zh) | 2008-12-08 | 2009-12-08 | 測試裝置以及測試方法 |
TW098141939A TWI448702B (zh) | 2008-12-08 | 2009-12-08 | 測試裝置以及測試方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8059547B2 (zh) |
JP (11) | JP4595039B2 (zh) |
CN (2) | CN102246471A (zh) |
TW (11) | TWI402521B (zh) |
WO (11) | WO2010067470A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI775064B (zh) * | 2019-11-24 | 2022-08-21 | 創意電子股份有限公司 | 測試裝置以及測試方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8483073B2 (en) * | 2008-12-08 | 2013-07-09 | Advantest Corporation | Test apparatus and test method |
US8489837B1 (en) * | 2009-06-12 | 2013-07-16 | Netlist, Inc. | Systems and methods for handshaking with a memory module |
US8060333B2 (en) * | 2009-09-10 | 2011-11-15 | Advantest Corporation | Test apparatus and test method |
US8797880B2 (en) * | 2010-02-09 | 2014-08-05 | Juniper Networks, Inc. | Remote network device component testing |
US8963937B2 (en) * | 2011-02-10 | 2015-02-24 | Novatek Microelectronics Corp. | Display controller driver and testing method thereof |
TWI418816B (zh) * | 2011-03-02 | 2013-12-11 | Nat Univ Chung Hsing | 高解析度高頻之影像處理晶片的驗證系統 |
JP6145409B2 (ja) * | 2014-01-09 | 2017-06-14 | 日本電信電話株式会社 | 通信試験システム、通信試験方法、装置およびプログラム |
US9727442B2 (en) * | 2014-05-08 | 2017-08-08 | Mitsubishi Electric Corporation | Engineering tool, program editing device, and program editing system |
US11570866B2 (en) | 2014-10-22 | 2023-01-31 | Semisilicon Technology Corp. | Pixel-controlled LED light string and method of operating the same |
US11617241B2 (en) | 2014-10-22 | 2023-03-28 | Semisilicon Technology Corp. | Pixel-controlled LED light string and method of operating the same |
US10874010B2 (en) | 2014-10-22 | 2020-12-22 | Semisilicon Technology Corp. | Pixel-controlled LED light with burnable sequence and method of operating the same |
WO2016183827A1 (zh) * | 2015-05-20 | 2016-11-24 | 韩性峰 | 智能电子开发测试系统 |
CN105808469B (zh) | 2016-03-21 | 2018-12-25 | 北京小米移动软件有限公司 | 数据处理方法、装置、终端及智能设备 |
JP6793524B2 (ja) * | 2016-11-01 | 2020-12-02 | 株式会社日立製作所 | ログ解析システムおよびその方法 |
CN108254672B (zh) * | 2018-01-18 | 2021-06-04 | 上海华虹宏力半导体制造有限公司 | 一种改进的伪四线测试方法及其测试结构 |
TWI702411B (zh) * | 2019-05-16 | 2020-08-21 | 致茂電子股份有限公司 | 多通道測試裝置 |
TWI705732B (zh) * | 2019-07-25 | 2020-09-21 | 矽誠科技股份有限公司 | 可燒錄定序之點控發光二極體燈及其操作方法 |
CN112351540A (zh) * | 2019-08-06 | 2021-02-09 | 矽诚科技股份有限公司 | 可刻录定序的点控发光二极管灯及其操作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060203798A1 (en) * | 2002-10-04 | 2006-09-14 | Fabien Astic | Telephone set, multimedia terminal and server |
TWI281113B (en) * | 2003-09-30 | 2007-05-11 | Agilent Technologies Inc | Method and system for graphical pin assignment and/or verification |
US20070184839A1 (en) * | 2000-09-20 | 2007-08-09 | Hironobu Igarashi | Mobile communication system for performing hand-off based on communication resources in base stations |
Family Cites Families (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02243039A (ja) * | 1989-03-15 | 1990-09-27 | Nec Corp | 試験制御装置 |
JPH02250120A (ja) * | 1989-03-23 | 1990-10-05 | Hokuriku Nippon Denki Software Kk | 情報処理システム試験診断プログラム自動化方式 |
DE4100899A1 (de) * | 1990-01-17 | 1991-07-18 | Schlumberger Technologies Inc | System fuer die steuerung des ablaufs von testsequenzen in einer informationsverarbeitungsvorrichtung |
JPH04260151A (ja) | 1991-02-14 | 1992-09-16 | Nec Eng Ltd | 通信制御装置 |
JP2751701B2 (ja) * | 1991-12-24 | 1998-05-18 | 日本電気株式会社 | 半導体集積回路 |
JPH05244230A (ja) * | 1992-02-27 | 1993-09-21 | Hitachi Eng Co Ltd | データ伝送試験装置 |
JPH05336171A (ja) * | 1992-06-04 | 1993-12-17 | Matsushita Electric Ind Co Ltd | 情報送信装置 |
JP2755195B2 (ja) * | 1994-12-08 | 1998-05-20 | 日本電気株式会社 | 半導体装置の製造方法及びその装置 |
JPH08335610A (ja) * | 1995-06-08 | 1996-12-17 | Advantest Corp | 半導体デバイス解析装置 |
JPH09264933A (ja) * | 1996-03-28 | 1997-10-07 | Ando Electric Co Ltd | Icテスタの並列試験方法 |
JP3612694B2 (ja) * | 1996-03-29 | 2005-01-19 | ソニー株式会社 | 被試験信号生成装置及びディジタルデータ信号出力装置 |
JPH10107871A (ja) * | 1996-10-03 | 1998-04-24 | Hitachi Ltd | Dチャネル共有通信装置試験器および試験方法 |
US6360340B1 (en) * | 1996-11-19 | 2002-03-19 | Teradyne, Inc. | Memory tester with data compression |
JPH10171735A (ja) * | 1996-12-05 | 1998-06-26 | Nippon Telegr & Teleph Corp <Ntt> | ネットワークサービス管理方法 |
JP3833341B2 (ja) * | 1997-05-29 | 2006-10-11 | 株式会社アドバンテスト | Ic試験装置のテストパターン発生回路 |
JPH11168527A (ja) * | 1997-12-04 | 1999-06-22 | Nec Eng Ltd | 伝送線路障害検出システム |
US6067651A (en) * | 1998-02-20 | 2000-05-23 | Hewlett-Packard Company | Test pattern generator having improved test sequence compaction |
US6212482B1 (en) * | 1998-03-06 | 2001-04-03 | Micron Technology, Inc. | Circuit and method for specifying performance parameters in integrated circuits |
JP2000040391A (ja) * | 1998-05-13 | 2000-02-08 | Advantest Corp | メモリデバイス試験装置およびデ―タ選択回路 |
JPH11344528A (ja) * | 1998-05-29 | 1999-12-14 | Ando Electric Co Ltd | Icテストシステム及びその通信方法 |
JP2000112838A (ja) * | 1998-10-06 | 2000-04-21 | Fujitsu Ltd | データ転送試験装置 |
FR2787267B1 (fr) * | 1998-12-14 | 2001-02-16 | France Telecom | Dispositif et procede de traitement d'une sequence de paquets d'information |
US6678643B1 (en) * | 1999-06-28 | 2004-01-13 | Advantest Corp. | Event based semiconductor test system |
JP2001024650A (ja) * | 1999-07-02 | 2001-01-26 | Fujitsu Ltd | Atm交換機及びそれにおける回線装置の試験方法 |
JP2001134469A (ja) | 1999-08-16 | 2001-05-18 | Advantest Corp | 半導体試験用プログラムデバッグ装置 |
JP4371488B2 (ja) * | 1999-09-03 | 2009-11-25 | 富士通マイクロエレクトロニクス株式会社 | デバイス試験評価システムおよびデバイス試験評価方法 |
JP2001211078A (ja) * | 2000-01-25 | 2001-08-03 | Sony Corp | データ伝送方法及びデータ伝送装置 |
JP3478223B2 (ja) * | 2000-02-10 | 2003-12-15 | 日本電気株式会社 | スタッフィング制御回路 |
JP2001312416A (ja) * | 2000-04-28 | 2001-11-09 | Ando Electric Co Ltd | Usbデータシミュレーション装置、および、記憶媒体 |
JP4430801B2 (ja) | 2000-08-03 | 2010-03-10 | 株式会社アドバンテスト | 半導体メモリ試験装置 |
US6895011B1 (en) * | 2000-08-15 | 2005-05-17 | Lucent Technologies Inc. | Method and apparatus for re-sequencing data packets |
JP2002131397A (ja) * | 2000-10-19 | 2002-05-09 | Advantest Corp | 半導体試験装置 |
JP2002152317A (ja) * | 2000-11-10 | 2002-05-24 | Fujitsu Ltd | 試験装置 |
JP2002340980A (ja) * | 2001-05-11 | 2002-11-27 | Ando Electric Co Ltd | 半導体集積回路試験装置及び試験方法 |
JP2002344563A (ja) * | 2001-05-11 | 2002-11-29 | Matsushita Electric Works Ltd | 長期安定化試験システム |
US6728916B2 (en) * | 2001-05-23 | 2004-04-27 | International Business Machines Corporation | Hierarchical built-in self-test for system-on-chip design |
JP3667265B2 (ja) * | 2001-08-29 | 2005-07-06 | アンリツ株式会社 | 通信プロトコル試験装置 |
JP3752212B2 (ja) | 2002-09-30 | 2006-03-08 | アンリツ株式会社 | 試験用パケット発生装置 |
JP4238591B2 (ja) | 2003-02-18 | 2009-03-18 | 沖電気工業株式会社 | Lapd試験装置 |
JP2007057541A (ja) * | 2003-03-31 | 2007-03-08 | Advantest Corp | 試験エミュレート装置 |
JP2005101754A (ja) * | 2003-09-22 | 2005-04-14 | Advantest Corp | 送信機特性測定装置、方法、プログラムおよび記録媒体 |
EP1687649A1 (en) * | 2003-11-26 | 2006-08-09 | Advantest Corporation | Testing apparatus |
US7107173B2 (en) * | 2004-02-03 | 2006-09-12 | Credence Systems Corporation | Automatic test equipment operating architecture |
TWI266070B (en) * | 2004-03-19 | 2006-11-11 | Realtek Semiconductor Corp | Chip-level design under test verification environment and method thereof |
TWI240345B (en) * | 2004-06-28 | 2005-09-21 | Advanced Semiconductor Eng | A method for re-testing semiconductor device |
JP4279751B2 (ja) * | 2004-08-23 | 2009-06-17 | 株式会社アドバンテスト | デバイスの試験装置及び試験方法 |
TWI267266B (en) * | 2004-11-03 | 2006-11-21 | Inventec Multimedia & Telecom | Testing apparatus and method thereof |
JP4546218B2 (ja) * | 2004-11-05 | 2010-09-15 | Necエンジニアリング株式会社 | 負荷試験方法および負荷試験システム |
JP2006214839A (ja) * | 2005-02-03 | 2006-08-17 | Fujitsu Ltd | メモリ内蔵デバイスへのテストパターン発生装置及びテストパターン発生方法 |
US8019333B2 (en) * | 2005-03-14 | 2011-09-13 | Qualcomm Incorporated | Apparatus and methods for product acceptance testing on a wireless device |
JP2006268357A (ja) * | 2005-03-23 | 2006-10-05 | Advantest Corp | サンプリング装置、及び試験装置 |
DE602005002131T2 (de) * | 2005-05-20 | 2008-05-15 | Verigy (Singapore) Pte. Ltd. | Prüfvorrichtung mit Anpassung des Prüfparameters |
JP2006352290A (ja) | 2005-06-14 | 2006-12-28 | Nec Commun Syst Ltd | シナリオ作成装置、試験システム、シナリオ作成方法及びプログラム |
JP4829889B2 (ja) * | 2005-08-25 | 2011-12-07 | 株式会社アドバンテスト | Tcpハンドリング装置 |
JP2007096903A (ja) * | 2005-09-29 | 2007-04-12 | Rohm Co Ltd | パラレルシリアル変換回路およびそれを用いた電子機器 |
JP2007123623A (ja) * | 2005-10-28 | 2007-05-17 | Fujitsu Ltd | 半導体試験装置及び方法 |
US20070168729A1 (en) * | 2005-12-06 | 2007-07-19 | Mediatek Inc. | System and method for testing and debugging electronic apparatus in single connection port |
JP4873533B2 (ja) * | 2005-12-15 | 2012-02-08 | 富士通株式会社 | 高速シリアル転送デバイス試験方法、プログラム及び装置 |
JP4946110B2 (ja) * | 2006-03-17 | 2012-06-06 | 富士通セミコンダクター株式会社 | 半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラム |
JP2007281801A (ja) * | 2006-04-05 | 2007-10-25 | Fuji Xerox Co Ltd | 情報処理装置、コンピュータの制御方法及びプログラム |
US20070283104A1 (en) * | 2006-05-31 | 2007-12-06 | International Business Machines Corporation | Concurrent Hardware Selftest for Central Storage |
TW200745888A (en) * | 2006-06-05 | 2007-12-16 | Inventec Corp | Test system for automatically receiving test results and method thereof |
JP2008042410A (ja) * | 2006-08-03 | 2008-02-21 | Fujitsu Ltd | パケット転送試験装置およびパケット転送試験方法 |
JP2008072191A (ja) | 2006-09-12 | 2008-03-27 | Funai Electric Co Ltd | リモコン装置 |
US7698088B2 (en) * | 2006-11-15 | 2010-04-13 | Silicon Image, Inc. | Interface test circuitry and methods |
JP4826788B2 (ja) * | 2006-12-07 | 2011-11-30 | 横河電機株式会社 | デバイステスタ |
US7831863B2 (en) * | 2007-01-11 | 2010-11-09 | International Business Machines Corporation | Method for enhancing the diagnostic accuracy of a VLSI chip |
WO2008126179A1 (ja) * | 2007-03-15 | 2008-10-23 | Fujitsu Limited | ネットワーク検証システム |
JP4894575B2 (ja) * | 2007-03-16 | 2012-03-14 | ソニー株式会社 | 半導体評価装置およびその方法、並びにプログラム |
US7725793B2 (en) * | 2007-03-21 | 2010-05-25 | Advantest Corporation | Pattern generation for test apparatus and electronic device |
US8102776B2 (en) * | 2007-09-05 | 2012-01-24 | Spirent Communications, Inc. | Methods and apparatus for generating simulated network traffic |
US20100110906A1 (en) * | 2008-10-30 | 2010-05-06 | Corrigent Systems Ltd | Efficient full mesh load testing of network elements |
-
2008
- 2008-12-08 US US12/329,635 patent/US8059547B2/en not_active Expired - Fee Related
-
2009
- 2009-05-29 JP JP2010504107A patent/JP4595039B2/ja active Active
- 2009-05-29 WO PCT/JP2009/002403 patent/WO2010067470A1/ja active Application Filing
- 2009-05-29 WO PCT/JP2009/002402 patent/WO2010067469A1/ja active Application Filing
- 2009-05-29 JP JP2010504104A patent/JP4536159B2/ja not_active Expired - Fee Related
- 2009-05-29 JP JP2010504108A patent/JP4536160B2/ja not_active Expired - Fee Related
- 2009-05-29 WO PCT/JP2009/002404 patent/WO2010067471A1/ja active Application Filing
- 2009-05-29 CN CN2009801491351A patent/CN102246471A/zh active Pending
- 2009-05-29 WO PCT/JP2009/002401 patent/WO2010067468A1/ja active Application Filing
- 2009-05-29 JP JP2010541954A patent/JPWO2010067472A1/ja active Pending
- 2009-05-29 WO PCT/JP2009/002405 patent/WO2010067472A1/ja active Application Filing
- 2009-05-29 JP JP2010541953A patent/JP4864163B2/ja active Active
- 2009-06-05 JP JP2010541956A patent/JP4885310B2/ja active Active
- 2009-06-05 WO PCT/JP2009/002556 patent/WO2010067474A1/ja active Application Filing
- 2009-06-05 JP JP2010541957A patent/JP4870840B2/ja not_active Expired - Fee Related
- 2009-06-05 WO PCT/JP2009/002547 patent/WO2010067473A1/ja active Application Filing
- 2009-06-05 WO PCT/JP2009/002559 patent/WO2010067475A1/ja active Application Filing
- 2009-06-05 JP JP2010541955A patent/JP4934222B2/ja not_active Expired - Fee Related
- 2009-06-05 JP JP2010504105A patent/JP4480798B1/ja not_active Expired - Fee Related
- 2009-06-05 WO PCT/JP2009/002560 patent/WO2010067476A1/ja active Application Filing
- 2009-07-07 JP JP2010541958A patent/JP4757958B2/ja not_active Expired - Fee Related
- 2009-07-07 WO PCT/JP2009/003159 patent/WO2010067482A1/ja active Application Filing
- 2009-12-03 CN CN2009801489008A patent/CN102239682A/zh active Pending
- 2009-12-03 JP JP2010504106A patent/JP4644312B2/ja not_active Expired - Fee Related
- 2009-12-03 WO PCT/JP2009/006610 patent/WO2010067558A1/ja active Application Filing
- 2009-12-07 TW TW098141767A patent/TWI402521B/zh active
- 2009-12-07 TW TW098141756A patent/TW201027091A/zh unknown
- 2009-12-07 TW TW098141766A patent/TWI408391B/zh active
- 2009-12-07 TW TW098141758A patent/TWI389505B/zh active
- 2009-12-07 TW TW098141757A patent/TWI405987B/zh not_active IP Right Cessation
- 2009-12-07 TW TW098141770A patent/TWI401914B/zh active
- 2009-12-07 TW TW098141765A patent/TWI392889B/zh not_active IP Right Cessation
- 2009-12-08 TW TW098141937A patent/TW201028712A/zh unknown
- 2009-12-08 TW TW098141940A patent/TWI396411B/zh not_active IP Right Cessation
- 2009-12-08 TW TW098141939A patent/TWI448702B/zh active
- 2009-12-08 TW TW098141936A patent/TWI412757B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070184839A1 (en) * | 2000-09-20 | 2007-08-09 | Hironobu Igarashi | Mobile communication system for performing hand-off based on communication resources in base stations |
US20060203798A1 (en) * | 2002-10-04 | 2006-09-14 | Fabien Astic | Telephone set, multimedia terminal and server |
TWI281113B (en) * | 2003-09-30 | 2007-05-11 | Agilent Technologies Inc | Method and system for graphical pin assignment and/or verification |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI775064B (zh) * | 2019-11-24 | 2022-08-21 | 創意電子股份有限公司 | 測試裝置以及測試方法 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI412757B (zh) | 測試裝置以及測試方法 | |
KR101297513B1 (ko) | 범용 프로토콜 엔진 | |
EP1667389A1 (en) | Testing method, communication device and testing system | |
US20060279274A1 (en) | Sampling apparatus, and testing apparatus | |
TW201843547A (zh) | 配置單元、檢測系統及檢測方法 | |
US20080235498A1 (en) | Test apparatus and electronic device | |
US8060333B2 (en) | Test apparatus and test method | |
US8743702B2 (en) | Test apparatus and test method | |
JP4843102B2 (ja) | 試験装置および試験方法 | |
JP2001221830A (ja) | 半導体デバイスの試験方法および試験装置 | |
JP4792541B2 (ja) | 試験装置および試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |