TWI702411B - 多通道測試裝置 - Google Patents
多通道測試裝置 Download PDFInfo
- Publication number
- TWI702411B TWI702411B TW108116991A TW108116991A TWI702411B TW I702411 B TWI702411 B TW I702411B TW 108116991 A TW108116991 A TW 108116991A TW 108116991 A TW108116991 A TW 108116991A TW I702411 B TWI702411 B TW I702411B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- channel
- signal
- channels
- custom
- Prior art date
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本發明提出一種多通道測試裝置,包含測試載板以及測試模組。測試載板具有多個腳位位址。測試模組包含控制電路、通道轉址電路以及信號產生器。控制電路設定多個測試信號對應多個測試通道,多個測試通道對應所述多個腳位位址。通道轉址電路儲存有通道對應表,記錄多個狀態代碼以及對應的邏輯組合。通道轉址電路依據對應所述多個測試通道的一狀態指令,查找所述多個狀態代碼,據以選擇對應的邏輯組合,被選擇的邏輯組合指示輸出測試通道群組。信號產生器依據被選擇的邏輯組合,選擇性地將測試信號由輸出測試通道群組輸出至對應的腳位位址。
Description
本發明係關於一種多通道測試裝置,特別是關於一種能夠將測試通道切換對應至不同腳位位址的多通道測試裝置。
傳統上,測試裝置在檢測半導體元件時,首先會將半導體元件安裝在測試載板上,再將測試載板連接到數個功能卡。功能卡中的多個測試通道提供的各種測試信號可以對應至測試載板上的多個腳位,並經由所述腳位將測試信號傳輸給半導體元件。一般來說,測試通道對應的腳位位址是固定的,在簡易的半導體元件測試時,不需要切換測試通道和腳位位址的對應關係。
然而,隨著半導體元件的功能越來越複雜,測試裝置的測試項目也越來越多。例如,半導體元件可能在數周或數個月內就會推出新的版本或型號,不同版本或型號的半導體元件對腳位的定義可能並不相同,從而功能卡的測試通道對應到測試載板的腳位位址需要經常性地調整。如果要針對各種版本或型號的半導體元件購置新的測試載板或功能卡,不符合實務上的需要。因此,為了使測試裝置可以檢測更多種類的半導體元件或增加半導體元件的檢測項目,業界經常使用多工器(multiplexer)來切換功能卡的測試通道對應到測試載板的腳位位址。
實務上,為了使功能卡的測試通道可以切換對應到足夠多的測試載板的腳位位址,通常會需要使用大量的多工器,不僅會增加額外的成本,且能夠切換的組合有限。此外,利用硬體的多工器切換,也減少了日後調整與修改的彈性。因此業界需要一種新的多通道測試裝置,能夠將測試通道切換對應至測試載板不同的腳位位址。
本發明提供一種多通道測試裝置,設計了新的通道轉址電路,並且通道轉址電路中具有通道對應表,所述通道對應表能夠將測試通道切換對應至測試載板不同的腳位位址。
本發明提出一種多通道測試裝置,包含測試載板以及測試模組。測試載板具有多個腳位位址。測試模組包含控制電路、通道轉址電路以及信號產生器。控制電路用以設定多個測試信號,每一個測試信號對應多個測試通道其中之一,每一個測試通道對應所述多個腳位位址其中之一。通道轉址電路耦接控制電路,儲存有通道對應表。通道對應表記錄有多個狀態代碼以及多個邏輯組合,每一個狀態代碼對應所述多個邏輯組合其中之一。通道轉址電路依據對應所述多個測試通道的一狀態指令查找所述多個狀態代碼,據以選擇所述多個邏輯組合其中之一,被選擇的邏輯組合用以指定所述多個測試通道中的一個輸出測試通道群組。信號產生器分別耦接通道轉址電路與測試載板,依據被選擇的邏輯組合,選擇性地將所述多個測試信號由輸出測試通道群組輸出至對應的腳位位址。
於一實施例中,每一個邏輯組合可以有N個位元,所述N個位元用以標示輸出測試通道群組對應的多個自定義測試通道,且N個位元中的每一位元對應所述多個自定義測試通道其中之一,N為自然數。在此,每一個邏輯組合中的每一位元可以記錄有邏輯值,每一位元的邏輯值用於指示對應的自定義測試通道要輸出的數位邏輯信號的內容。此外,信號產生器更可以判斷被選擇的邏輯組合中的每一位元的邏輯值,信號產生器標記邏輯值為第一數值的位元對應的自定義測試通道,並將測試信號由被標記的自定義測試通道輸出至對應的腳位位址。
於一實施例中,所述多個自定義測試通道可以為N個。在此,所述多個狀態代碼可以有2的N次方個,且所述多個邏輯組合可以有2的N次方個。此外,所述多個狀態代碼係可以具有邏輯順序。另外,控制電路更可以將每一個測試信號以第一存取規則儲存於第一記憶體中,通道轉址電路可以包含矩陣記憶體,矩陣記憶體儲存有通道對應表。
綜上所述,本發明提供的多通道測試裝置利用通道轉址電路中的通道對應表,可以任意設定自定義測試通道。從而,自定義測試通道可以切換對應至測試載板不同的腳位位址,不需要配置大量的多工器。藉此,本發明提供的多通道測試裝置可以減少額外的成本,能夠增加切換的組合,並保留了日後調整與修改的彈性。
下文將進一步揭露本發明之特徵、目的及功能。然而,以下所述者,僅為本發明之實施例,當不能以之限制本發明之範圍,即但凡依本發明申請專利範圍所作之均等變化及修飾,仍將不失為本發明之要意所在,亦不脫離本發明之精神和範圍,故應將視為本發明的進一步實施態樣。
請參閱圖1,圖1係繪示依據本發明一實施例之多通道測試裝置與待測元件的功能方塊圖。如圖1所示,多通道測試裝置1可拆些地電性連接到一個或多個的待測元件2,用以對待測元件2進行電性測試。實務上,待測元件2可以是一個半導體晶片、電路或者電子設備,本實施例在此不加以限制。只要待測元件2有多個腳位可以接收電信號,即符合本實施例對待測元件2的定義。於一個例子中,多通道測試裝置1大致上可以包含測試載板10以及測試模組12,測試模組12可以是一種功能卡或者測試卡,且測試模組12的一端可插拔地連接於多通道測試裝置1中的一個主板(圖未示)上,而測試模組12的另一端則可以有多個針腳(pin)或接點(bump)。本實施例不限制測試模組12執行的功能,只要測試模組12可以提供測試信號,且所述測試信號可以藉由所述多個針腳或接點傳輸出來,即符合本實施例對測試模組12的定義。
於一個例子中,測試模組12可以依據各種測試指令,產生多個測試信號,而每個針腳或接點可以視為一個測試通道,每個測試通道可以傳輸不同的、指定的測試信號。此外,測試載板10係可拆卸地裝設於多通道測試裝置1中,且測試載板10的一側可以有多個電性連接墊,用於接觸測試模組12的多個針腳或接點。並且,測試載板10的另一側也可以有多個電性連接墊,用於接觸待測元件2的多個腳位。實務上,測試載板10兩側的電性連接墊可以是一對一的對應關係。舉例來說,測試模組12的一個針腳輸出的測試信號,可以藉由接觸測試載板10一側的電性連接墊,傳遞至測試載板10另一側對應的電性連接墊,從而測試信號可以被待測元件2的特定腳位接收到。
本實施例可以定義測試載板10一側的多個電性連接墊能對應到多個腳位位址,所述多個腳位位址即可以對應到待測元件2的多個腳位。換言之,測試載板10可以具有多個腳位位址。如前所述,由於測試模組12和待測元件2各自連接到測試載板10後,測試載板10上各個腳位位址對應到的待測元件2腳位是固定的,且測試載板10上各個腳位位址對應到測試模組12的測試通道也是固定的。因此,如果要變更待測元件2某一腳位接收到的測試信號,於一個例子中可以利用測試模組12自行切換每個測試通道中傳輸的測試信號。換句話說,每一個測試信號對應所述多個測試通道其中之一,且每一個測試通道對應所述多個腳位位址其中之一。
測試模組12包含控制電路120、通道轉址電路122以及信號產生器124。控制電路120電性連接到通道轉址電路122,且通道轉址電路122電性連接到信號產生器124。於一個例子中,控制電路120用以設定多個測試信號,本實施例在此不限制測試信號的內容。例如,控制電路120可以預先將多個測試信號以第一存取規則儲存於第一記憶體(圖未示)中,這裡所稱的第一存取規則可以自行定義。實務上,控制電路120設定的一個測試信號可以只對應一個腳位位址,可以假設控制電路120設定的第一測試信號是專門提供給第一腳位位址。在此,控制電路120可以依照第一存取規則,將要傳送給第一腳位位址的資料內容,完整儲存在第一記憶體的固定區塊。並且,控制電路120可以將所述固定區塊內的資料內容作為第一測試信號,接著多通道測試裝置1可以將第一測試信號經過第一測試通道傳送給第一腳位位址。
本實施例在此可以舉出其他的例子,說明控制電路120設定的第一測試信號也可以同時對應多個腳位位址。舉例來說,控制電路120可以依照另一種存取規則(例如第二存取規則),將要傳送給第一腳位位址、第二腳位位址和第三腳位位址的一部分資料內容,同時儲存在第一記憶體的固定區塊。並且,控制電路120可以將所述固定區塊內的資料內容作為第一測試信號,接著多通道測試裝置1可以重複地多次傳送第一測試信號,使得第一測試信號不僅可以由第一測試通道傳送給第一腳位位址,第一測試信號也可以由第二測試通道、第三測試通道分別傳送給第二腳位位址、第三腳位位址。
為了實現由測試模組12自行切換每個測試通道中傳輸的測試信號,本實施例示範了測試模組12可以儲存有通道對應表。請一併參閱圖1與圖2,圖2係繪示依據本發明一實施例之通道對應表的示意圖。如圖所示,通道對應表可以由通道轉址電路122維護,即通道轉址電路122可以具有一個矩陣記憶體以儲存所述通道對應表1220。通道轉址電路122依據對應所述多個測試通道的狀態指令查找所述多個狀態代碼SC,據以選擇所述多個邏輯組合LG其中之一,被選擇的邏輯組合LG用以指定所述多個測試通道中的一個輸出測試通道群組。為了讓所屬技術領域具有通常知識者更了解本實施例通道對應表1220的涵義,本實施例示範多通道測試裝置1要切換3個腳位位址接收到的3個測試信號。
於一個例子中,本實施例示範的3個測試信號可以是控制電路120預先設計好的,分別可以是第一測試信號、第二測試信號以及第三測試信號。在沒有切換時,第一測試信號原本預計由第一測試通道P1傳輸給第一腳位位址,第二測試信號原本預計由第二測試通道P2傳輸給第二腳位位址,第三測試信號原本預計由第三測試通道P3傳輸給第三腳位位址。但是,因為各種實務上的原因,當待測元件2需要從其他的腳位位址對應到的測試通道接收第一測試信號、第二測試信號以及第三測試信號時,便需要利用本實施例的通道對應表1220。舉例來說,待測元件2假設需要改成由第三腳位位址(對應第三測試通道P3)接收第一測試信號,由第六腳位位址(對應第六測試通道P6)接收第二測試信號,由第一腳位位址(對應第一測試通道P1)接收第三測試信號。此時,通道對應表1220即會將第三測試通道P3設定為自定義測試通道AP1,將第六測試通道P6設定為自定義測試通道AP2,以及將第一測試通道P1設定為自定義測試通道AP3。
另外,通道轉址電路122可以依據原本下達給第一測試通道P1、第二測試通道P2以及第三測試通道P3的狀態指令,查找所述多個狀態代碼SC。所述狀態指令可以由控制電路120發出,但本實施例不以此為限。。由於待測元件2已經需要從其他的腳位位址對應到的測試通道接收第一測試信號、第二測試信號以及第三測試信號了,不能依照原本的狀態指令命令第一測試通道P1、第二測試通道P2以及第三測試通道P3。因此,本實施例需要依據狀態指令查找通道對應表1220,例如狀態指令可以對應到狀態代碼SC中的「101」。其中狀態代碼SC中的第一位元,可以具有「1」的邏輯值,以表現原本的狀態指令中,第一測試通道P1要輸出的數位邏輯信號內容是「1」。同理,狀態代碼SC中的第二位元,可以具有「0」的邏輯值,以表現原本的狀態指令中,第二測試通道P2要輸出的數位邏輯信號內容是「0」。以及,狀態代碼SC中的第三位元,可以具有「1」的邏輯值,以表現原本的狀態指令中,第三測試通道P3要輸出的數位邏輯信號內容是「1」。
實務上,通道對應表1220可以依據需要轉換的自定義測試通道的數量,決定狀態代碼SC的數量。舉例來說,由於前述的例子需要轉換3個自定義測試通道,且每個自定義測試通道各自有要輸出的數位邏輯信號內容,例如「1」或「0」。因此,3個自定義測試通道對於邏輯值的邏輯組合LG可以有2的3次方個(即8個)。實務上,每一個邏輯組合LG中可以有數個位元,每個位元可以對應一個測試通道。當不考慮或排除(如圖2)沒有對應關係的測試通道時,邏輯組合LG中的每個位元可以對應一個自定義測試通道。另外,通道對應表1220可以分別就這8個邏輯組合LG,各自對應一個狀態代碼SC,分別例如就是「111」、「110」、「101」、「100」、「011」、「010」、「001」以及「000」。當然,本實施例在此不限制狀態代碼SC的編碼規則,狀態代碼SC實務上可以使用具有邏輯順序的方式編碼。
請參考圖2,經過查找通道對應表1220,可以知道狀態代碼SC為「101」可以對應到其中一個邏輯組合LG,邏輯組合LG可以指示部分或全部測試通道要輸出的數位邏輯訊號內容。於一個例子中,本實施例中的邏輯組合LG,可以不考慮自定義測試通道AP1~AP3以外的通道的數位邏輯訊號的內容。換句話說,本實施例更可將自定義測試通道AP1~AP3設定為一個輸出測試通道群組,而被選擇的邏輯組合LG可以指定所述多個測試通道中第三測試通道P3(對應自定義測試通道AP1)、第六測試通道P6(對應自定義測試通道AP2)、第一測試通道P1(對應自定義測試通道AP3)為輸出測試通道群組。在此,邏輯組合LG更可以在對應自定義測試通道AP1的位置記錄有「1」的邏輯值,表示自定義測試通道AP1要輸出的數位邏輯信號的內容為具有第一信號特性的信號。以及,在對應自定義測試通道AP2的位置記錄有「0」的邏輯值,表示自定義測試通道AP2要輸出的數位邏輯信號的內容為第二信號特性的信號。以及,在對應自定義測試通道AP3的位置記錄有「1」的邏輯值,表示自定義測試通道AP3要輸出的數位邏輯信號的內容為第一信號特性的信號。舉例來說,第一信號特性的信號可以指一種特定信號波形、振幅、占空比、週期等信號,第二信號特性的信號可以指另一種特定信號波形、振幅、占空比、週期等信號,本實施例在此不限制第一信號特性與第二信號特性具體的內容,只要第一信號特性有別於第二信號特性,即符合本實施例之描述。
信號產生器124分別耦接通道轉址電路122與測試載板10,依據被選擇的邏輯組合LG,選擇性地將所述多個測試信號由輸出測試通道群組輸出至對應的腳位位址。實務上,信號產生器124可以是一種波形圖樣產生器(pattern generator),可以依據通道轉址電路122的指示,將測試信號輸出給新的腳位位址。於前述的例子中,信號產生器124便可以將原本對應第一測試通道P1的第一測試信號,由第三測試通道P3(對應自定義測試通道AP1)輸出,據以傳輸到測試載板10上對應第三測試通道P3的腳位位址。以及,將原本對應第二測試通道P2的第二測試信號,由第六測試通道P6(對應自定義測試通道AP2)輸出,據以傳輸到測試載板10上對應第六測試通道P6的腳位位址。以及,將原本對應第三測試通道P3的第三測試信號,由第一測試通道P1(對應自定義測試通道AP3)輸出,據以傳輸到測試載板10上對應第一測試通道P1的腳位位址。
本發明提供的多通道測試裝置利用通道轉址電路中的通道對應表,可以任意設定自定義測試通道。從而,自定義測試通道可以切換對應至測試載板不同的腳位位址,不需要配置大量的多工器。藉此,本發明提供的多通道測試裝置可以減少額外的成本,能夠增加切換的組合,並保留了日後調整與修改的彈性。
1:多通道測試裝置
10:測試載板
12:測試模組
120:控制電路
122:通道轉址電路
1220:通道對應表
124:信號產生器
P1~P6:測試通道
AP1~AP3:自定義測試通道
LG:邏輯組合
SC:狀態代碼
圖1係繪示依據本發明一實施例之多通道測試裝置與待測元件的功能方塊圖。
圖2係繪示依據本發明一實施例之通道對應表的示意圖。
無
1:多通道測試裝置
10:測試載板
12:測試模組
120:控制電路
122:通道轉址電路
124:信號產生器
Claims (8)
- 一種多通道測試裝置,包含:一測試載板,具有多個腳位位址;以及一測試模組,包含:一控制電路,用以設定多個測試信號,每一該測試信號對應多個測試通道其中之一,每一該測試通道對應該些腳位位址其中之一;一通道轉址電路,耦接該控制電路,儲存有一通道對應表,該通道對應表記錄有多個狀態代碼以及多個邏輯組合,每一該狀態代碼對應該些邏輯組合其中之一,該通道轉址電路依據對應該些測試通道的一狀態指令查找該些狀態代碼,據以選擇該些邏輯組合其中之一,被選擇的該邏輯組合用以指定該些測試通道中的一輸出測試通道群組;以及一信號產生器,分別耦接該通道轉址電路與該測試載板,依據被選擇的該邏輯組合,選擇性地將該些測試信號由該輸出測試通道群組輸出至對應的該些腳位位址;其中每一該邏輯組合有N個位元,該N個位元用以標示該輸出測試通道群組對應的多個自定義測試通道,且該N個位元中的每一該位元對應該些自定義測試通道其中之一,N為自然數。
- 如請求項1所述之多通道測試裝置,其中每一該邏輯組合中的每一該位元記錄有一邏輯值,每一該位元的該邏輯值用於指示對應的該自定義測試通道要輸出的一數位邏輯信號的內容。
- 如請求項2所述之多通道測試裝置,其中該信號產生器更判斷被選擇的該邏輯組合中的每一該位元的該邏輯值,該信號產生器標記該邏輯值為一第一數值的位元對應的該些自定義測試通道,並將該些測試信號由被標記的該些自定義測試通道輸出至對應的該些腳位位址。
- 如請求項1所述之多通道測試裝置,其中該些自定義測試通道為N個。
- 如請求項4所述之多通道測試裝置,其中該些狀態代碼有2的N次方個,且該些邏輯組合有2的N次方個。
- 如請求項1所述之多通道測試裝置,其中該控制電路更將每一該測試信號以一第一存取規則儲存於一第一記憶體中。
- 如請求項1所述之多通道測試裝置,其中該通道轉址電路包含一矩陣記憶體,該矩陣記憶體儲存有該通道對應表。
- 如請求項1所述之多通道測試裝置,其中該些狀態代碼係具有一邏輯順序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108116991A TWI702411B (zh) | 2019-05-16 | 2019-05-16 | 多通道測試裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108116991A TWI702411B (zh) | 2019-05-16 | 2019-05-16 | 多通道測試裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI702411B true TWI702411B (zh) | 2020-08-21 |
TW202043789A TW202043789A (zh) | 2020-12-01 |
Family
ID=73003211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108116991A TWI702411B (zh) | 2019-05-16 | 2019-05-16 | 多通道測試裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI702411B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201027946A (en) * | 2008-12-08 | 2010-07-16 | Advantest Corp | Test device and test method |
TW201723522A (zh) * | 2015-12-23 | 2017-07-01 | 致茂電子股份有限公司 | 自動測試設備的群組化時間量測模組及其方法 |
-
2019
- 2019-05-16 TW TW108116991A patent/TWI702411B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201027946A (en) * | 2008-12-08 | 2010-07-16 | Advantest Corp | Test device and test method |
TW201723522A (zh) * | 2015-12-23 | 2017-07-01 | 致茂電子股份有限公司 | 自動測試設備的群組化時間量測模組及其方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202043789A (zh) | 2020-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4504783A (en) | Test fixture for providing electrical access to each I/O pin of a VLSI chip having a large number of I/O pins | |
US7772828B2 (en) | Automatic test equipment capable of high speed test | |
US7613968B2 (en) | Device and method for JTAG test | |
CN112162193A (zh) | 多路地址寄存器、探针卡、可寻址测试芯片、系统及方法 | |
KR20140112135A (ko) | 디바이스 인터페이스 보드의 반도체 소자 및 이를 이용한 테스트 시스템 | |
KR940004653A (ko) | 반도체 메모리 장치 | |
US11113222B2 (en) | NAND switch | |
US20060237705A1 (en) | Method And Related Apparatus For Calibrating Signal Driving Parameters Between Chips | |
US20230333163A1 (en) | Falling clock edge jtag bus routers | |
JP5054106B2 (ja) | 試験装置および回路装置 | |
CN108646172B (zh) | 一种芯片测试装置 | |
US20040124903A1 (en) | On chip logic analyzer debug bus | |
CN103389932A (zh) | 接口测试装置 | |
TWI702411B (zh) | 多通道測試裝置 | |
KR20050111442A (ko) | 반도체 장치, 이 장치의 미러 모드 설정 방법, 및 이장치를 이용한 모듈 | |
US6801050B2 (en) | Driver circuit integrated with load current output circuit, pin electronics and IC tester having thereof | |
CN102237867B (zh) | 包括模块控制电路的半导体模块及其控制方法 | |
US8103927B2 (en) | Field mounting-type test apparatus and method for testing memory component or module in actual PC environment | |
US6992576B2 (en) | Test device and test module | |
KR100894504B1 (ko) | 메모리 셀프테스트 비교용 회로 및 상기 메모리 셀프테스트비교용 회로를 구비하는 soc | |
KR20080067745A (ko) | 다변환 젠더 | |
US20140359173A1 (en) | Port indicating circuit for hard disk backplane and server system | |
US7409620B2 (en) | Simplified high speed test system | |
US7259591B1 (en) | Multi-bit configuration pins | |
CN109753394B (zh) | 一种实时调试固件配置信息的电路及方法 |