WO2010067473A1 - 試験装置および試験方法 - Google Patents

試験装置および試験方法 Download PDF

Info

Publication number
WO2010067473A1
WO2010067473A1 PCT/JP2009/002547 JP2009002547W WO2010067473A1 WO 2010067473 A1 WO2010067473 A1 WO 2010067473A1 JP 2009002547 W JP2009002547 W JP 2009002547W WO 2010067473 A1 WO2010067473 A1 WO 2010067473A1
Authority
WO
WIPO (PCT)
Prior art keywords
packet
data
test
unit
device under
Prior art date
Application number
PCT/JP2009/002547
Other languages
English (en)
French (fr)
Inventor
愼一 石川
優 碁石
浩康 中山
勝 津藤
Original Assignee
株式会社アドバンテスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンテスト filed Critical 株式会社アドバンテスト
Priority to JP2010541955A priority Critical patent/JP4934222B2/ja
Priority to US12/569,806 priority patent/US8483073B2/en
Priority to TW098141765A priority patent/TWI392889B/zh
Publication of WO2010067473A1 publication Critical patent/WO2010067473A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers

Definitions

  • the present invention relates to a test apparatus and a test method.
  • This application is related to the following US applications and claims priority from the following US applications: For designated countries where incorporation by reference of documents is permitted, the contents described in the following application are incorporated into this application by reference and made a part of this application.
  • a device that performs packet communication performs handshaking between communication partner devices such as communication request / rejection exchange, communication start / end response exchange, communication success / failure exchange, and the like.
  • a test apparatus that tests a device under test that performs packet communication performs a handshake with the device under test and performs a test.
  • test apparatus when testing a device under test for packet communication, the test apparatus had to store in advance various types of test vectors corresponding to the contents of the packet received from the device under test.
  • scale of devices has increased, and the number of test vectors has increased, making it difficult to store test vectors in a test apparatus.
  • the test apparatus when testing a device under test that performs packet communication, the test apparatus needs to change data included in a packet to be transmitted to the device under test from the next time onward according to data in the packet received from the device under test. is there.
  • the test signal is generated using the test vector whose contents are fixed, it is difficult to perform such processing.
  • a test apparatus for testing a device under test comprising: a receiving unit that receives a packet from the device under test; and the device under test A transmission data processing unit including a value corresponding to received data included in a packet received by the reception unit in a test data sequence corresponding to a packet to be transmitted, and the test data sequence generated by the transmission data processing unit
  • a test apparatus and a test method including a transmission unit that transmits to a device under test.
  • a configuration of a test apparatus 100 according to the present embodiment is shown together with a device under test 500.
  • the hierarchical structure of the packet communication program for a test concerning this embodiment is shown.
  • the 1st example of a structure of the simulator 200 and the conversion part 300 which concerns on this embodiment is shown.
  • the 2nd example of composition of simulator 200 and conversion part 300 concerning this embodiment is shown.
  • the 3rd example of a structure of the simulator 200 which concerns on this embodiment, and the conversion part 300 is shown.
  • An example of a structure of the test part 400 which concerns on this embodiment is shown.
  • An example of the configuration of the arithmetic processing unit 410 according to the present embodiment, and the configuration of one execution processing unit 420 and the communication processing unit 430 that are representative of the plurality of execution processing units 420 and the plurality of communication processing units 430 are shown.
  • the structure of the program supply part 450 which concerns on this embodiment is shown.
  • the structure of the packet communication part 434 which concerns on this embodiment is shown.
  • the structure of the transmission side block 12 and the receiving side block 14 which concern on this embodiment is shown.
  • 2 shows an exemplary configuration of a lower sequencer 28 and a packet data string storage unit 26 according to the present embodiment.
  • An example of the structure of the data processing part 32 in the transmission side block 12 which concerns on this embodiment is shown.
  • FIG. 16 shows an example of a packet function according to this embodiment. The processing flow of the test part 400 which concerns on this embodiment is shown. An example of the structure of the test part 400 which concerns on the modification of this embodiment is shown.
  • FIG. 1 shows a configuration of a test apparatus 100 according to the present embodiment, together with a device under test 500.
  • the test apparatus 100 tests the device under test 500 by communicating packets with at least one device under test 500. That is, the test apparatus 100 tests the device under test 500 by transmitting packets to the device under test 500 and receiving packets from the device under test 500.
  • the test apparatus 100 includes a simulator 200, a conversion unit 300, and a test unit 400.
  • the simulator 200 simulates the operation of the device under test 500 using the simulation environment 600.
  • the simulation environment 600 includes a device simulation model 610 created at the design stage of the device under test 500.
  • the device simulation model 610 is described at a transaction level in which internal operations are expressed in units of a series of exchanges (transactions) between functional blocks.
  • the conversion unit 300 generates a test packet communication program for testing the device under test 500 executed by the test apparatus 100 from the simulation environment 600 that simulates the operation of the device under test 500.
  • the conversion unit 300 compiles the generated test packet communication program and stores it in the test unit 400.
  • the simulator 200 and the conversion unit 300 may be realized by a computer such as a workstation provided outside the test apparatus main body including the test unit 400.
  • the test unit 400 executes the test packet communication program generated by the conversion unit 300, performs packet communication with the device under test 500, and tests the device under test 500. More specifically, the test unit 400 transmits a packet including test data to the device under test 500 and receives a packet output from the device under test 500 in response thereto. Then, the test unit 400 compares the data included in the received packet with the expected data to determine pass / fail of the device under test 500.
  • the test packet communication program has a procedure and a packet function.
  • the procedure describes a test procedure to be performed on the device under test 500.
  • the procedure describes a test procedure corresponding to a simulation procedure for each transaction executed in the simulation environment 600.
  • the procedure may describe a test procedure corresponding to a simulation procedure in units of packet exchange.
  • the procedure includes a packet function call as a control procedure.
  • the procedure also includes a control procedure such as a conditional branch, an unconditional branch, and a subroutine call for calling another procedure as a test procedure.
  • the procedure can handle variables.
  • a variable can store a data string in a packet instead of a value obtained by an arithmetic expression, an assignment expression, or the like in a procedure.
  • a procedure can exchange variables with a packet function.
  • the packet function includes a data sequence of the packet and an instruction sequence for generating the data sequence.
  • the test packet communication program may have a plurality of types of packet functions. As an example, the test packet communication program may have a packet function for generating a write packet, a read packet, an idle packet, and the like.
  • FIG. 2 shows a hierarchical structure of the test packet communication program according to the present embodiment.
  • the test packet communication program has, for example, one or a plurality of procedures. Each procedure includes one or more packet lists.
  • the packet list includes a series of packets communicated with the device under test 500.
  • the packet list includes an instruction sequence for sequentially calling a plurality of packet functions corresponding to a plurality of packets communicated with the device under test 500, and individual data changed for each packet with the packet function. Variable to include.
  • Packet contains multiple data.
  • the packet includes fixed data regardless of the type of the packet.
  • the packet includes a start code and an end code of the packet.
  • the packet may include common data common to each type of packet.
  • the packet may include a command representing the type of the packet as common data.
  • the packet may include individual data that is changed for each packet.
  • the packet may include address and entity data. Individual data is specified by a variable passed from a procedure or a packet list.
  • the packet may include data that changes according to the state. Further, as an example, the packet may include a check code for detecting an error in the data string included in the packet.
  • the content of communication with the device under test 500 is divided into a procedure representing a packet communication procedure and a packet function representing the data content of each packet.
  • the test apparatus 100 can make the procedure a description corresponding to the simulation procedure for each transaction executed in the simulation environment 600.
  • test packet communication program can call a packet function having the same procedure repeatedly.
  • the data string generated repeatedly in the test can be described by using a common packet function, so that the amount of data stored in the test apparatus 100 can be reduced. it can.
  • FIG. 3 shows a first example of the configuration of the simulator 200 and the conversion unit 300 according to the present embodiment.
  • the simulator 200 according to the first example simulates the operation of the device under test 500 at a transaction level.
  • Such a simulation environment 600 includes a device simulation model 610 and a transaction stimulus 620.
  • the device simulation model 610 includes a logical model of the device under test 500 described at the transaction level.
  • the transaction stimulus 620 specifies signal exchange between the device under test 500 and the outside in units of transactions.
  • the transaction stimulus 620 may be a description representing transmission / reception of a packet input from the outside to the device under test 500 and a packet output from the device under test 500 to the outside.
  • the simulation environment 600 executes a simulation using such a device simulation model 610 and the transaction stimulus 620, and determines whether or not the device under test 500 performs an appropriate operation.
  • the conversion unit 300 includes a packet definition data storage unit 310, an acquisition unit 320, and a packet communication program generation unit 330.
  • the packet definition data storage unit 310 stores packet definition data that defines data strings included in each of a plurality of types of packets.
  • the acquisition unit 320 extracts the description of the transaction stimulus 620 included in the simulation environment 600, and acquires a packet sequence communicated between the test apparatus 100 and the device under test 500. For example, the acquisition unit 320 specifies the type and order of packets communicated between the test apparatus 100 and the device under test 500 from the description of the transaction stimulus 620 based on the packet definition data. Furthermore, as an example, the acquisition unit 320 specifies data included in each packet from the description of the transaction stimulus 620.
  • the packet communication program generation unit 330 is executed by the test apparatus 100, and the acquisition unit 320 acquires a test packet communication program for communicating packets included in the packet sequence with the device under test 500. Generated from the packet sequence. For example, the packet communication program generation unit 330 generates a procedure indicating a packet communication procedure from the type and order of the packets specified by the acquisition unit 320.
  • the packet communication program generation unit 330 generates a packet function from the type of packet specified by the acquisition unit 320. Further, as an example, the packet communication program generation unit 330 generates a variable value from data included in each packet specified by the acquisition unit 320. According to such a conversion unit 300, a test packet communication program can be automatically generated from the description of the transaction stimulus 620 in the simulation environment 600.
  • FIG. 4 shows a second example of the configuration of the simulator 200 and the conversion unit 300 according to the present embodiment. Since the simulator 200 and the conversion unit 300 according to the second example have substantially the same configuration and function as those of the first example, description thereof will be omitted below except for differences.
  • the simulator 200 according to the second example has a monitoring point capable of monitoring a packet communicated by the device under test 500 during the execution of the simulation.
  • the acquisition unit 320 according to the second example monitors a packet communicated by the device under test 500 during execution of the simulation by the simulation environment 600, and acquires a packet sequence communicated between the test apparatus 100 and the device under test 500. To do.
  • the acquisition unit 320 identifies the type of packet communicated by the device under test 500 monitored during the execution of the simulation based on the packet definition data. That is, for example, the acquisition unit 320 checks whether the monitored packet matches any type of packet definition in the packet definition data, and identifies the type of the monitored packet according to the inspection result.
  • a test packet communication program can be automatically generated from a packet communicated by the device under test 500 during execution of a simulation at a transaction level.
  • FIG. 5 shows a third example of the configuration of the simulator 200 and the conversion unit 300 according to the present embodiment. Since the simulator 200 and the conversion unit 300 according to the third example have substantially the same configuration and function as those of the first example, description thereof will be omitted below except for differences.
  • the simulation environment 600 according to the third example includes a device simulation model 610, a transaction stimulus 620, and an adapter 630.
  • the simulator 200 according to the third example simulates the operation of the device under test 500 at the netlist level.
  • the device simulation model 610 according to the third example is described at the netlist level.
  • the adapter 630 performs conversion between the transaction described in the transaction stimulus 620 and a signal exchanged by the device simulation model 610 described at the netlist level.
  • the simulation environment 600 executes simulation using such a device simulation model 610, transaction stimulus 620, and adapter 630, and determines whether or not the device under test 500 performs a proper operation.
  • the conversion unit 300 according to the third example further includes a waveform dump storage unit 340.
  • the waveform dump storage unit 340 acquires and stores the waveform dump of the input / output signal of the device under test 500 obtained as a result of executing the simulation by the simulation environment 600.
  • the acquisition unit 320 extracts a packet sequence communicated between the test apparatus 100 and the device under test 500 from the waveform dump stored in the waveform dump storage unit 340. For example, the acquisition unit 320 compares the waveform dump stored in the waveform dump storage unit 340 with the data defined by the packet definition data, and identifies the type of packet that the device under test 500 communicates with.
  • Such a conversion unit 300 can automatically generate a test packet communication program from a waveform dump of a signal communicated by the device under test 500 during execution of a simulation at a transaction level.
  • FIG. 6 shows an example of the configuration of the test unit 400 according to the present embodiment.
  • the test unit 400 tests at least one device under test 500 by executing a test packet communication program (hereinafter also referred to as a test program) generated by the conversion unit 300.
  • a test program a test packet communication program
  • the test unit 400 includes an arithmetic processing unit 410, one or more execution processing units 420, one or more communication processing units 430, a test program storage unit 440, and a program supply unit 450.
  • Each execution processing unit 420 is connected to the arithmetic processing unit 410 via, for example, a bus.
  • Each communication processing unit 430 is connected to one of the execution processing units 420.
  • the arithmetic processing unit 410 processes arithmetic expressions in the test program.
  • Each execution processing unit 420 specifies a packet list to be executed by each communication processing unit 430 connected to the execution processing unit 420 among a plurality of packet lists in the test program.
  • Each communication processing unit 430 sequentially communicates the packets included in the packet list designated by the corresponding execution processing unit 420 with the corresponding device under test 500.
  • the test unit 400 may include one arithmetic processing unit 410, eight execution processing units 420, and 256 communication processing units 430. In this case, for example, 32 communication processing units 430 are connected to each of the eight execution processing units 420.
  • the test unit 400 is not limited to such a connection configuration, and may be another connection configuration.
  • the test program storage unit 440 stores a test program.
  • the program supply unit 450 loads a test program to the arithmetic processing unit 410, the execution processing unit 420, and the communication processing unit 430 prior to the test.
  • FIG. 7 shows an example of the configuration of the arithmetic processing unit 410 according to the present embodiment, and the representative one of the execution processing unit 420 and the communication processing unit 430 among the plurality of execution processing units 420 and the plurality of communication processing units 430.
  • the configuration is shown.
  • the calculation processing unit 410 includes a variable storage unit 412 and a calculation unit 414.
  • Each execution processing unit 420 includes a flow control unit 426.
  • Each communication processing unit 430 includes a packet list storage unit 432 and a packet communication unit 434.
  • the packet list storage unit 432 is described outside the packet communication unit 434, but may be provided inside the packet communication unit 434.
  • the program supply unit 450 extracts a plurality of packet lists each including a series of packets communicated by the corresponding communication processing unit 430 from the test program stored in the test program storage unit 440, and the corresponding communication processing unit 430. And stored in the packet list storage unit 432.
  • the program supply unit 450 generates a control program describing a control flow for sequentially executing a plurality of packet lists extracted from the test program, and supplies the control program to the flow control unit 426.
  • the program supply unit 450 generates an operation program that executes an operation expression extracted from the test program, and supplies the operation program to the operation unit 414.
  • the flow control unit 426 designates the order of executing each of the plurality of packet lists to the packet communication unit 434 in the corresponding communication processing unit 430 according to the execution flow of the test program. More specifically, the flow control unit 426 executes the control program supplied from the program supply unit 450 and stores it in the packet list storage unit 432 for the packet communication unit 434 in the corresponding communication processing unit 430. A packet list to be executed next is specified from the plurality of packet lists. For example, the flow control unit 426 transmits an address in the packet list storage unit 432 of the packet list to be executed next to the packet communication unit 434.
  • the flow control unit 426 calls an arithmetic program that executes the arithmetic expression and causes the arithmetic unit 414 in the arithmetic processing unit 410 to execute the arithmetic program. Then, the flow control unit 426 specifies a packet list to be executed next based on the calculation result of the calculation expression by the calculation processing unit 410. In this case, the flow control unit 426 may wait for the next packet list to be specified until the calculation result by the calculation processing unit 410 is received, and may select the packet list to be specified according to the calculation result.
  • the packet list storage unit 432 stores a plurality of packet lists supplied from the program supply unit 450.
  • the packet communication unit 434 sequentially communicates a series of packets included in the packet list sequentially specified by the flow control unit 426 in the corresponding execution processing unit 420 with the corresponding device under test 500 to correspond.
  • the device under test 500 is tested.
  • the packet communication unit 434 reads a packet list from the address received from the flow control unit 426, and sequentially communicates a series of packets included in the read packet list with the corresponding device under test 500. Further, the packet communication unit 434 transmits the data value included in the packet received from the device under test 500 to the variable storage unit 412 in the arithmetic processing unit 410 via the flow control unit 426 as a variable value.
  • the variable storage unit 412 stores the data value received from each of the plurality of packet communication units 434 included in the plurality of communication processing units 430 as a variable value.
  • the calculation unit 414 executes the calculation formula included in the test program and transmits the execution result to the flow control unit 426 in the plurality of execution processing units 420. Further, when the arithmetic expression includes the data value received from the device under test 500, the arithmetic section 414 reads out the variable value that is a parameter of the arithmetic expression from the variable storage section 412 and performs the calculation specified by the arithmetic expression. Further, the arithmetic unit 414 may transmit the data value included in the packet to be transmitted to the device under test 500 to the packet communication unit 434 as a variable value.
  • Such a test unit 400 causes the upper arithmetic processing unit 410 to execute arithmetic expressions in the test program, and causes the lower flow control unit 426 and the packet communication unit 434 to perform flow control.
  • the higher-order arithmetic processing unit 410 is realized by a processor having a high arithmetic capability to centrally manage variables, and the lower-level flow control unit 426 and the packet communication unit 434 have a high operating frequency.
  • the system can be realized by a processor or a sequencer, and an overall efficient system can be constructed.
  • such a test unit 400 stores the data value received from the device under test 500 as a variable in the higher-level arithmetic processing unit 410. Therefore, according to such a test unit 400, the contents of a packet received from one device under test 500 can be reflected in a packet transmitted to another device under test 500.
  • test unit 400 transfers the data value received from the device under test 500 from the lower-level communication processing unit 430 to the higher-level arithmetic processing unit 410, complicated calculation is performed on the received data. Can do. And since the test part 400 transfers such a calculation result from the high-order side arithmetic processing part 410 to the low-order side communication processing part 430, the data obtained by carrying out a complicated calculation with respect to received data are obtained. Can be included in a newly generated packet.
  • FIG. 8 shows a configuration of the program supply unit 450 according to the present embodiment.
  • the program supply unit 450 includes a communication block extraction unit 442, a packet list generation unit 444, a control block extraction unit 446, and a control program generation unit 448.
  • the test program specifies a communication block including a series of packets to be communicated in order, an operation block including an arithmetic expression, a communication block to be executed next including a conditional branch, an unconditional branch, and a subroutine call. It is divided into control blocks.
  • the program supply unit 450 extracts a plurality of communication blocks including a series of packets to be communicated in order in the test program.
  • the packet list generation unit 444 generates a plurality of packet lists corresponding to the plurality of communication blocks extracted by the communication block extraction unit 442 and stores them in the packet list storage unit 432.
  • the control block extraction unit 446 executes at least one of a conditional branch, an unconditional branch, and a subroutine call in the test program, and extracts a plurality of control blocks that specify a communication block to be executed next.
  • the control program generation unit 448 generates a control program that executes the plurality of control blocks extracted by the control block extraction unit 446 and supplies the control program to the flow control unit 426.
  • the calculation block extraction unit 452 extracts a plurality of calculation blocks including calculation expressions in the test program.
  • the calculation program generation unit 454 generates a calculation program that executes the plurality of calculation blocks extracted by the calculation block extraction unit 452 and supplies the calculation program to the calculation unit 414.
  • Such a program supply unit 450 can cause the packet communication unit 434 to execute a packet list including instructions that are sequentially executed without including a conditional branch, an unconditional branch, or a subroutine call. Further, the program supply unit 450 can cause the arithmetic processing unit 410 to calculate an arithmetic expression. Then, the program supply unit 450 can cause the flow control unit 426 to specify a packet list to be executed next by the packet communication unit 434 executing a conditional branch, an unconditional branch, or a subroutine call based on the calculation result.
  • FIG. 9 shows a configuration of the packet communication unit 434 according to the present embodiment.
  • the packet communication unit 434 includes a transmission side block 12 and a reception side block 14.
  • the transmission side block 12 transmits the packets to the device under test 500 in the order specified by the packet list.
  • the receiving block 14 receives a packet from the device under test 500 and compares the packet specified in the packet list with the received packet to determine whether the device under test 500 is good or bad.
  • FIG. 10 shows a configuration of the transmission side block 12 and the reception side block 14 according to the present embodiment.
  • the transmission side block 12 includes a packet list storage unit 432, a packet list processing unit 22, a packet instruction sequence storage unit 24, a packet data sequence storage unit 26, a lower sequencer 28, a data processing unit 32, and a data conversion unit. 34 and a transmission unit 36.
  • the packet list storage unit 432 stores a plurality of packet lists supplied from the program supply unit 450.
  • the packet list processing unit 22 executes the packet list specified by the flow control unit 426 among the plurality of packet lists stored in the packet list storage unit 432, and sequentially specifies each packet that communicates with the device under test 500. .
  • the packet list processing unit 22 executes the packet list from the address received from the flow control unit 426 and sequentially specifies the packets to be transmitted to the device under test 500.
  • the packet list processing unit 22 designates an address on the packet instruction sequence storage unit 24 in which an instruction sequence for generating the designated packet is stored. Further, as an example, the packet list processing unit 22 addresses the data string included in the packet in the packet data string storage unit 26 (for example, the start address of the data string) for a packet communicated with the device under test 500. Is specified.
  • the packet list processing unit 22 individually designates the address of the instruction sequence for generating a packet and the address of the data sequence included in the packet. In this case, when a common command sequence or data sequence is specified for two or more packets in the packet list, the packet list processing unit 22 uses the same command sequence for the two or more packets. Or the address of the same data string may be designated.
  • the packet instruction sequence storage unit 24 stores an instruction sequence for generating each of a plurality of types of packets for each type of packet. For example, the packet instruction sequence storage unit 24 stores an instruction sequence for generating a write packet, an instruction sequence for generating a read packet, an instruction sequence for generating an idle packet, and the like.
  • the packet data string storage unit 26 stores a data string included in each of a plurality of types of packets for each type of packet.
  • the packet data string storage unit 26 may include a data string included in the write packet, a data string included in the read packet, a data string included in the idle packet, and the like.
  • the packet data string storage unit 26 may store individual data that is changed for each packet and common data that is common for each packet type separately in separate storage areas. An example of the configuration of the packet data string storage unit 26 will be described with reference to FIG.
  • the packet data string storage unit 26 on the transmission side receives the reception data included in the packet received by the reception unit 82 in the reception side block 14 from the data conversion unit 34 in the reception side block 14. Then, the transmission side packet data string storage unit 26 stores reception data included in the packet received by the reception unit 82 in the reception side block 14.
  • the lower sequencer 28 reads out the instruction sequence of the packet specified by the packet list processing unit 22, that is, the instruction sequence whose address is specified by the packet list processing unit 22 from the packet instruction sequence storage unit 24, and converts it into the read instruction sequence. Each included instruction is executed sequentially. Further, the lower sequencer 28 sequentially converts the packet data sequence designated by the packet list processing unit 22, that is, the data sequence designated by the packet list processing unit 22 into the packet data sequence storage unit according to the execution of the instruction sequence. 26, a test data string used for a test with the device under test 500 is generated.
  • the lower sequencer 28 also provides control data for instructing to perform specified processing (calculation or data conversion) on the read individual data and common data every time an instruction is executed. To give. As a result, the lower sequencer 28 can set the designated data portion in the packet designated by the packet list processing unit 22 to data obtained by performing the designated processing on the read data.
  • the lower sequencer 28 may give an end notification to the packet list processing unit 22 in response to completion of execution of the instruction sequence of the packet designated by the packet list processing unit 22.
  • the packet list processing unit 22 can sequentially specify packets in accordance with the progress of execution of the instruction sequence by the lower sequencer 28.
  • the transmission-side lower sequencer 28 included in the transmission-side block 12 designates the edge timing of the signal transmitted to the device under test 500 to the transmission unit 36.
  • the lower sequencer 28 gives a timing signal to the transmission unit 36 and controls the edge timing for each packet.
  • the lower sequencer 28 on the transmission side communicates with the lower sequencer 28 on the reception side included in the reception side block 14. Thereby, the lower sequencer 28 on the transmission side can perform a handshake with the lower sequencer 28 on the reception side and execute the instruction sequence in synchronization with the lower sequencer 28 on the reception side.
  • the lower sequencer 28 on the transmission side notifies the lower sequencer 28 on the reception side that the test data string of a packet designated in advance has been transmitted to the device under test 500.
  • the transmission-side lower sequencer 28 can prohibit the reception-side lower sequencer 28 from determining whether the received data string is good or bad until receiving the notification from the transmission-side lower sequencer 28.
  • the transmission-side lower sequencer 28 receives a notification from the reception-side lower sequencer 28 that a data sequence that matches the generated test data sequence has been received, and the test data sequence of a packet designated in advance. Is generated.
  • the lower sequencer 28 on the transmission side can transmit a predetermined packet to the device under test 500 after receiving a predetermined packet from the device under test 500.
  • the data processing unit 32 reads the data sequence of the packet designated by the packet list processing unit 22 from the packet data sequence storage unit 26, and generates a test data sequence used for the test of the device under test 500.
  • the data processing unit 32 on the transmission side receives the received data included in the packet received by the reception unit 82 in the reception side block 14 in the test data sequence corresponding to the packet transmitted to the device under test 500. You may include a value depending on.
  • the data processing unit 32 on the transmission side reads data from the packet data sequence storage unit 26 on the transmission side, and determines a predetermined portion in the data sequence of the packet to be transmitted to the device under test 500 according to the received data.
  • a test data string having a value (for example, a value as received data or a value obtained by performing some processing on the received data) is generated.
  • Such a data processing unit 32 on the transmission side can transmit the packet according to the received data included in the packet received from the device under test 500.
  • An example of the configuration of the data processing unit 32 will be described with reference to FIG.
  • the data conversion unit 34 converts the test data string output from the data processing unit 32 at the timing designated by the lower sequencer 28. For example, the data conversion unit 34 performs 8b-10b conversion or the like using a table or the like set in advance for the test data string. Furthermore, as an example, the data conversion unit 34 may perform a scramble process on the test data string. Then, the data conversion unit 34 outputs the converted data string.
  • the transmission unit 36 transmits the test data sequence generated by the data conversion unit 34 to the device under test 500.
  • An example of the configuration of the transmission unit 36 will be described with reference to FIG.
  • reception side block 14 Since the reception side block 14 has substantially the same configuration and function as the transmission side block 12, the reception side block 14 will be described with respect to differences from the transmission side block 12.
  • the receiving side block 14 includes a packet list storage unit 432, a packet list processing unit 22, a packet instruction sequence storage unit 24, a packet data sequence storage unit 26, a lower sequencer 28, a data processing unit 32, and a data conversion unit. 34, a receiving unit 82, and a determination unit 84.
  • the receiving unit 82 receives a packet data string from the device under test 500. An example of the configuration of the receiving unit 82 will be described with reference to FIG.
  • the data conversion unit 34 on the reception side converts the data string received by the reception unit 82 at the timing specified by the lower sequencer 28 on the reception side.
  • the data conversion unit 34 on the reception side performs 8b-10b conversion or the like on a received data string using a preset table or the like.
  • the data conversion unit 34 on the reception side may perform descrambling processing on the received data string.
  • the data conversion unit 34 on the receiving side supplies the converted data string to the determination unit 84.
  • the data converter 34 on the reception side may supply the converted data string to at least one of the packet data string storage unit 26 on the reception side or the packet data string storage unit 26 on the transmission side.
  • the packet list processing unit 22 on the receiving side executes the packet list specified by the flow control unit 426, and sequentially specifies the packets expected to be received from the device under test 500. Further, the data processing unit 32 on the receiving side supplies the generated test data sequence to the determination unit 84.
  • the lower sequencer 28 on the reception side causes the packet data string storage unit 26 on the reception side to output the data string of the packet expected to be output from the device under test 500 as the test data string. Further, the lower sequencer 28 on the receiving side designates the strobe timing for fetching the data value of the signal output from the device under test 500 to the receiving unit 82.
  • the determination unit 84 receives the test data sequence from the data processing unit 32 on the receiving side and the data sequence received from the data conversion unit 34 on the receiving side.
  • the determination unit 84 determines the quality of communication with the device under test 500 based on the result of comparing the received data string with the test data string.
  • the determination unit 84 includes a logical comparison unit that compares whether the data sequence received by the reception unit 82 matches the test data sequence, and a fail memory that stores the comparison result.
  • the determination unit 84 may notify the reception-side lower sequencer 28 that the data sequence received by the reception unit 82 matches the specified data sequence.
  • the lower sequencer 28 on the reception side communicates with the lower sequencer 28 on the transmission side. Thereby, the lower sequencer 28 on the reception side can perform a handshake with the lower sequencer 28 on the transmission side and execute the instruction sequence in synchronization with the lower sequencer 28 on the transmission side.
  • the reception-side lower sequencer 28 notifies the transmission-side lower sequencer 28 that a data sequence that matches the test data sequence generated by the reception-side lower sequencer 28 has been received.
  • the low-order sequencer 28 on the transmission side receives a notification from the low-order sequencer 28 on the reception side that it has received a data sequence that matches the generated test data sequence, and generates a test data sequence for a packet designated in advance. can do.
  • the reception-side lower sequencer 28 waits for a notification from the transmission-side lower sequencer 28 that a test data string of a packet designated in advance has been transmitted to the device under test 500.
  • the determination of pass / fail of the data string received by the receiving unit 82 is prohibited.
  • the lower sequencer 28 on the receiving side can determine whether or not a response corresponding to the predetermined packet is output from the device under test 500 after transmitting the predetermined packet to the device under test 500.
  • the reception side packet data string storage unit 26 receives the reception data included in the packet received by the reception unit 82 from the data conversion unit 34 on the reception side block 14 side.
  • the packet data string storage unit 26 on the reception side stores the reception data included in the packet received by the reception unit 82.
  • the data processing unit 32 on the receiving side includes a value corresponding to the received data included in the packet already received by the receiving unit 82 in the test data sequence included in the packet expected to be output from the device under test 500.
  • the data processing unit 32 on the receiving side reads the data from the packet data sequence storage unit 26 on the receiving side, and replaces the predesignated portion in the data sequence of the packet expected to be received from the device under test 500 with the received data.
  • a test data string having a value (for example, a value of the received data as it is or a value obtained by performing some processing) is generated.
  • the data processing unit 32 on the receiving side responds to the received data included in the first packet already received by the receiving unit 82 in the test data string corresponding to the second packet to be received from the device under test 500. May be included. Thereby, according to the data processing unit 32 on the receiving side, for example, with reference to an ID or the like included in a packet received from the device under test 500, it is determined whether or not an ID that should be included in the subsequent packet is correct. can do.
  • the process of including the value corresponding to the received data included in the received packet in the subsequent packets is positioned relatively close to the device under test 500. Can be done. Thereby, according to the test part 400, the response of the exchange with the to-be-tested device 500 can be made high-speed.
  • the test unit 400 preferably includes a data processing unit 32 realized by an arithmetic processing unit or the like having a relatively high operating frequency. Thereby, the test part 400 can perform the process which produces
  • FIG. 11 shows an example of the configuration of the lower sequencer 28 and the packet data string storage unit 26 according to the present embodiment.
  • the packet data string storage unit 26 includes a common data storage unit 40, a common data pointer 42, a first individual data storage unit 44-1, a second individual data storage unit 44-2, The individual data pointer 46-1 and the second individual data pointer 46-2 may be included.
  • the common data storage unit 40 stores common data common to each type of packet in a data string included in each of a plurality of types of packets.
  • the common data storage unit 40 stores, for each packet type, a start code indicating the start of the packet, an end code indicating the end of the packet, a command code for identifying the type of the packet, and the like.
  • the common data pointer 42 acquires from the packet list processing unit 22 the head address of a block in which common data included in the packet specified by the packet list processing unit 22 is stored. Further, the common data pointer 42 acquires the offset position in the block from the lower sequencer 28. Then, the common data pointer 42 gives an address (for example, an address obtained by adding the offset position to the head address) determined based on the head address and the offset position to the common data storage unit 40, and the common data stored in the address is subjected to data processing. To the unit 32.
  • the first and second individual data storage units 44-1 and 44-2 store individual data to be changed for each packet in a data string included in each of a plurality of types of packets.
  • the first and second individual data storage units 44-1 and 44-2 may store the entity data transmitted to the device under test 500 or the entity data received from the device under test 500 included in each packet. You may remember.
  • the first individual data storage unit 44-1 stores predetermined individual data regardless of the packet list to be executed.
  • the second individual data storage unit 44-2 stores individual data that is changed for each packet list to be executed.
  • the second individual data storage unit 44-2 receives the transfer of individual data from the flow control unit 426 in the execution processing unit 420 before or during the test as appropriate.
  • the second individual data storage unit 44-2 receives the reception data received by the reception unit 82 from the reception-side data conversion unit 34 included in the reception-side block 14, and stores the received reception data as individual data. .
  • the data processing unit 32 can read the received data from the second individual data storage unit 44-2 and include it in the test data string.
  • the first and second individual data pointers 46-1 and 46-2 receive from the packet list processing unit 22 the head address of the block in which the individual data included in the packet designated by the packet list processing unit 22 is stored. . Further, the first and second individual data pointers 46-1 and 46-2 obtain the offset position in the block from the lower sequencer 28. The first and second individual data pointers 46-1 and 46-2 specify addresses determined based on the head address and the offset position (for example, an address obtained by adding the offset position to the head address) as the first and second individual data pointers. The data is supplied to the storage units 44-1 and 44-2, and the individual data stored at the address is supplied to the data processing unit 32.
  • the lower sequencer 28 sets an offset position indicating the position of data corresponding to the executed instruction in the block in which the data string included in the packet specified by the packet list processing unit 22 is stored.
  • the lower sequencer 28 may generate an initial value in the first instruction and generate a count value that is incremented every time the instruction to be executed transits as an offset position.
  • the lower sequencer 28 sequentially stores the packet data string designated by the packet list processing unit 22, that is, the data string designated by the packet list processing unit 22 according to the execution of the instruction sequence. By outputting from the unit 26, a test data string used for a test with the device under test 500 can be generated.
  • the lower sequencer 28 designates the common data storage unit 40, the first individual data storage unit 44-1, the second individual data storage unit 44-2, or the designation in the data processing unit 32 every time an instruction is executed.
  • the data processing unit 32 is designated to read out and output data from any of the registers storing the processed data.
  • the lower sequencer 28 can generate a data portion to be changed for each packet in the packet designated by the packet list processing unit 22 from the individual data read from the individual data storage unit 44. Further, the lower sequencer 28 can generate a data portion common to each packet type in the packet specified by the packet list processing unit 22 from the common data read from the common data storage unit 40. Further, the lower sequencer 28 can perform the designated process on the designated data portion in the packet designated by the packet list processing unit 22.
  • FIG. 12 shows an example of the configuration of the data processing unit 32 in the transmission side block 12 according to the present embodiment.
  • the data processing unit 32 in the transmission side block 12 includes at least one register 52, a front stage selection unit 54, at least one computing unit 56, and a rear stage selection unit 60.
  • Each of the at least one register 52 stores the operation processing result of the previous cycle.
  • the data processing unit 32 includes a first register 52-1 and a second register 52-2.
  • the pre-stage selection unit 54 stores the common data from the common data storage unit 40, the individual data storage units 44 (in this example, the first individual data storage unit 44-1 and the second individual data storage unit). 44-2) and the data designated by the lower sequencer 28 among the data of the respective registers 52 (in this example, the first register 52-1 and the second register 52-2) select. Then, the upstream selection unit 54 supplies each of the selected data to the computing unit 56 or the downstream selection unit 60 designated by the lower sequencer 28 for each cycle.
  • Each of the at least one computing unit 56 is provided corresponding to each of the at least one register 52.
  • the data processing unit 32 includes a first arithmetic unit 56-1 corresponding to the first register 52-1, and a second arithmetic unit 56-2 corresponding to the second register 52.
  • each of the arithmetic units 56 performs operations such as logical operations, four arithmetic operations, pseudorandom number generation, and error correction code generation.
  • Each of the computing units 56 performs an operation designated by the lower sequencer 28 on the data selected by the previous stage selection unit 54 and stores it in the corresponding register 52 for each cycle.
  • the post-selection unit 60 selects the data selected by the pre-selection unit 54 for each cycle (in this example, the common data storage unit 40, the first individual data storage unit 44-1 or the second individual data storage unit 44- 2) and the data designated by the lower sequencer 28 among the data in the at least one register 52 are selected. Then, the subsequent stage selection unit 60 outputs the selected data as each data of the test data string.
  • FIG. 13 shows an example of the configuration of the transmission unit 36 in the transmission side block 12 according to the present embodiment.
  • the transmission unit 36 includes a serializer 72, a format controller 74, and a driver 76.
  • the serializer 72 converts the test data string received from the data processing unit 32 into a serial waveform pattern.
  • the format controller 74 generates a signal having a waveform corresponding to the waveform pattern received from the serializer 72. Further, the format controller 74 outputs a signal having a waveform whose logic changes at the edge timing specified by the lower sequencer 28.
  • the driver 76 supplies the signal output from the format controller 74 to the device under test 500.
  • FIG. 14 shows an example of the configuration of the receiving unit 82 in the receiving side block 14 according to the present embodiment.
  • the receiving unit 82 includes a level comparator 86, a timing comparator 88, a deserializer 90, a phase adjustment unit 92, and a hunt unit 94.
  • the level comparator 86 compares the signal output from the device under test 500 with a threshold value and outputs a logic signal.
  • the timing comparator 88 sequentially takes in the logic signal data output by the level comparator 86 at the strobe timing specified by the lower sequencer 28.
  • the deserializer 90 converts the data sequence captured by the timing comparator 88 into a parallel data sequence.
  • the phase adjustment unit 92 detects the specific code at the head of the packet and adjusts the phase of the parallel data string cut out by the deserializer 90.
  • the hunt unit 94 compares the data string fetched by the timing comparator 88 with the specific code at the head of the packet, and adjusts the head position of the packet in bit units.
  • Such a receiving unit 82 can receive a packet output from the device under test 500 at an indeterminate timing. Thereby, according to the receiving side block 14, the data sequence included in the packet output from the device under test 500 at an indeterminate timing is compared with the test data sequence expected to be output from the device under test 500. be able to.
  • FIG. 15 shows an example of a packet list according to the present embodiment.
  • a NOP instruction causes execution to transition to the next instruction.
  • the IDXI instruction repeats execution a specified number of times, and then transitions execution to the next instruction.
  • the EXIT instruction ends the execution of the packet sequence.
  • the packet list describes a packet function that generates a write packet, a read packet, an idle packet that generates a predetermined code, and the like.
  • the packet list processing unit 22 can call a packet function corresponding to the executed instruction each time the instructions are executed sequentially.
  • FIG. 16 shows an example of a packet function that is compiled and loaded into the packet communication unit 434 according to the present embodiment.
  • the packet function loaded in the packet communication unit 434 describes a plurality of instructions that are sequentially executed.
  • NOP instruction For example, a NOP instruction, an IDXI instruction, an RTN instruction, and the like are described in the packet function.
  • the NOP instruction outputs the data stored at the address specified by the pointer once and causes execution to transition to the next instruction.
  • the IDXI instruction repeatedly outputs the data stored at the address designated by the pointer for the designated number of times, and shifts execution to the next instruction.
  • the RTN instruction outputs the data stored at the address specified by the pointer once, and returns execution to the packet list.
  • control data is described corresponding to each command.
  • the control data includes an arithmetic expression given to the arithmetic unit 56 as an example.
  • DB1 or REG1 REG1 ⁇ DB2).
  • the control data may designate a conversion process by the data converter 34.
  • the packet function information specifying the storage location of the data to be output corresponding to each instruction is described corresponding to each instruction.
  • the packet function designates one of the common data storage unit 40, the individual data storage unit 44, and the register 52 as a storage location.
  • a hexadecimal value such as 0x0F or 0x01 indicates the address of the common data storage unit 40 as a data storage location.
  • DB1 indicates the first individual data storage unit 44-1 as a data storage location.
  • DB2 shows the second individual data storage unit 44-2 as a data storage location.
  • REG1 indicates the first register 52-1 as a data storage location.
  • the lower sequencer 28 can output the data sequence specified by each packet function by executing the instruction sequence indicated by such a packet function.
  • FIG. 17 shows a processing flow of the test unit 400 according to the present embodiment.
  • the packet list processing unit 22 executes the packet list and sequentially designates each packet to be communicated with the device under test 500 (S11, S16).
  • the lower sequencer 28 receives the packet designation from the packet list processing unit 22, the lower sequencer 28 repeatedly executes the processing from step S12 to step S15.
  • the lower sequencer 28 When the lower sequencer 28 receives the designation of the packet, the lower sequencer 28 calls the instruction sequence for generating the packet from the packet instruction sequence storage unit 24 and sequentially executes the instruction from the head instruction. The lower sequencer 28 performs steps S13 and S14 every time each instruction is executed (S12, S15).
  • step S13 the lower sequencer 28 outputs data corresponding to the instruction. Further, in step S14, the lower sequencer 28 executes an operation or data conversion corresponding to the instruction. The lower sequencer 28 executes step S13 and step S14 in parallel.
  • the lower sequencer 28 When executing the last instruction, the lower sequencer 28 returns the processing to the packet list processing unit 22 and receives the designation of the next packet from the packet list processing unit 22 (S15). Then, when the processing up to the last packet in the packet sequence is completed, the packet list processing unit 22 ends the flow (S16).
  • the packet list representing the packet sequence and the instruction sequence in the packet are executed by separate sequencers.
  • description of a program can be simplified.
  • the instruction sequence and data for generating a common type of packet can be shared, so that the amount of information to be stored can be reduced.
  • test unit 400 individually designates the address of the instruction sequence executed by the lower sequencer 28 and the address of the data sequence read by the lower sequencer 28 from the packet list processing unit 22. Thereby, according to the test part 400, a different data sequence can be generated by the same command sequence. Therefore, according to the test unit 400, since it is not necessary to store a plurality of identical instruction sequences, the amount of information to be stored can be reduced.
  • the data processing unit 32 executes a specified process (that is, calculation or conversion) on the data read from the common data storage unit 40 and the individual data storage unit 44. . That is, the data processing unit 32 can generate data conversion and error detection codes to be processed in accordance with the definition of the lower layer (layer close to the physical layer) in packet communication.
  • the test unit 400 may generate an instruction sequence and a data sequence for outputting upper layer data in packet communication, and separately specify processing in the lower layer in packet communication. Therefore, according to the test unit 400, the description of the program can be simplified, and the amount of information to be stored can be reduced.
  • the test unit 400 includes a transmission side block 12 that generates a test data sequence for transmitting a signal to the device under test 500, and test data for comparison with a signal received from the device under test 500.
  • the receiving block 14 that generates a column is separated from each other, and each has a packet list processing unit 22 and a lower sequencer 28. According to the test unit 400, since the program on the transmission side and the reception side can be described independently, the program can be simplified.
  • the test unit 400 can communicate between the lower sequencer 28 on the transmission side and the lower sequencer 28 on the reception side.
  • it is easy to start an operation on the reception side using an event that occurred on the transmission side as a trigger, or to start an operation on the transmission side using an event that occurred on the reception side as a trigger. It becomes.
  • test unit 400 may be configured to include a plurality of sets of the transmission side block 12 and the reception side block 14.
  • the execution processing unit 420 gives a separate sequence (separate packet list) to each of the set of the transmission side block 12 and the reception side block 14 and executes them independently of each other.
  • the test unit 400 can cause each of the set of the transmission side block 12 and the reception side block 14 to operate asynchronously with each other.
  • the execution processing unit 420 may operate each of the set of the transmission side block 12 and the reception side block 14 in synchronization with each other. In this case, the execution processing unit 420 gives the same sequence (same packet list) to each of the set of the transmission side block 12 and the reception side block 14, and starts execution in synchronization with each other. Thereby, the test unit 400 can test a plurality of devices under test 500 having the same type or different types of packet communication interfaces in parallel.
  • FIG. 18 shows an example of the configuration of the test unit 400 according to a modification of the present embodiment. Since the present modification employs substantially the same configuration and function as the test unit 400 described with reference to FIGS. 1 to 17, hereinafter, the same reference numerals are given to members having substantially the same configuration and function, and the following differences are noted. Description is omitted except for.
  • the packet communication unit 434 includes a plurality of transmission side blocks 12 and a plurality of reception side blocks 14.
  • One transmitting block 12 is associated with any receiving block 14.
  • Corresponding transmission side block 12 and reception side block 14 are provided in the same packet communication unit 434.
  • Each of the plurality of reception side blocks 14 converts the reception data included in the packet received by the reception unit 82 into packet data in the transmission side block associated with the reception side block 14 among the plurality of transmission side blocks.
  • the test unit 400 When testing a plurality of devices under test 500 in parallel, the test unit 400 according to such a modification can generate a test data string corresponding to received data for each device under test 500.
  • each of the plurality of reception-side blocks 14 may transfer at least one of reception data and a value corresponding to the reception data to the arithmetic processing unit 410.
  • the arithmetic processing unit 410 stores the value transferred from one receiving block 14 among the plurality of receiving blocks 14 as a variable value according to the substitution formula in the test program.
  • the arithmetic processing unit 410 stores the variable value in the one transmission side block.
  • the test unit 400 can include a value corresponding to received data included in a packet received from one device under test 500 in a packet transmitted to another device under test 500.
  • test apparatus 100 test apparatus, 200 simulator, 300 conversion unit, 400 test unit, 500 device under test, 600 simulation environment, 610 device simulation model, 620 transaction stimulus, 630 adapter, 310 packet definition data storage unit, 320 acquisition unit, 330 packet Communication program generation unit, 340 waveform dump storage unit, 410 calculation processing unit, 420 execution processing unit, 430 communication processing unit, 440 test program storage unit, 450 program supply unit, 412 variable storage unit, 414 calculation unit, 426 flow control unit 432 Packet list storage unit 434 Packet communication unit 442 Communication block extraction unit 444 Packet list generation unit 446 Control block extraction unit 448 Control Program generation unit, 452 operation block extraction unit, 454 operation program generation unit, 12 transmission side block, 14 reception side block, 22 packet list processing unit, 24 packet instruction sequence storage unit, 26 packet data sequence storage unit, 28 lower sequencer, 32 data processing units, 34 data conversion units, 36 transmission units, 40 common data storage units, 42 common data pointers, 44 individual data storage units, 46 individual data pointers, 52 registers, 54 pre-

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

　被試験デバイスを試験する試験装置であって、被試験デバイスからパケットを受信する受信部と、複数種類のパケットのそれぞれに含まれるデータ列および受信部が受信したパケットに含まれる受信データを記憶するパケットデータ列記憶部と、パケットデータ列記憶部からデータを読み出して、被試験デバイスに対して送信するパケットのデータ列における予め指定された部分を受信データに応じた値とした試験データ列を生成する送信データ処理部と、送信データ処理部が生成した試験データ列を被試験デバイスに対して送信する送信部と、を備える試験装置を提供する。

Description

試験装置および試験方法
　本発明は、試験装置および試験方法に関する。本出願は、下記の米国出願に関連し、下記の米国出願からの優先権を主張する出願である。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
　出願番号　１２／３２９，６３５　　出願日　２００８年１２月８日
　パケット通信をするデバイスは、一例として、通信の要求および拒否のやり取り、通信の開始および終了の応答のやり取り、通信の成功および失敗のやり取り等のハンドシェイクを、通信相手のデバイスの間で実行する。また、パケット通信をする被試験デバイスを試験する試験装置は、被試験デバイスとの間でハンドシェイクを実行して、試験をする。
　ところで、パケット通信をする被試験デバイスを試験する場合、試験装置は、被試験デバイスから受信するパケットの内容に応じた多種類のテストベクタを予め格納しておかなければならなかった。しかし、近年、デバイスの大規模化が進み、テストベクタも膨大となり、試験装置にテストベクタを格納させることが困難となってきている。
　また、パケット通信をする被試験デバイスを試験する場合、試験装置は、被試験デバイスから受信したパケット内のデータに応じて、次以降において被試験デバイスに送信するパケットに含めるデータを変更する必要がある。しかし、従来の試験装置では、内容が確定しているテストベクタを用いて試験信号を生成するので、このような処理をすることが難しかった。
　上記課題を解決するために、本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、前記被試験デバイスからパケットを受信する受信部と、前記被試験デバイスに対して送信するパケットに応じた試験データ列中に、前記受信部が受信したパケットに含まれる受信データに応じた値を含める送信データ処理部と、前記送信データ処理部が生成した前記試験データ列を前記被試験デバイスに対して送信する送信部と、を備える試験装置および試験方法を提供する。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る試験装置１００の構成を、被試験デバイス５００とともに示す。 本実施形態に係る試験用のパケット通信プログラムの階層構成を示す。 本実施形態に係るシミュレータ２００および変換部３００の構成の第１例を示す。 本実施形態に係るシミュレータ２００および変換部３００の構成の第２例を示す。 本実施形態に係るシミュレータ２００および変換部３００の構成の第３例を示す。 本実施形態に係る試験部４００の構成の一例を示す。 本実施形態に係る演算処理部４１０の構成の一例、および、複数の実行処理部４２０および複数の通信処理部４３０のうちの代表する一の実行処理部４２０および通信処理部４３０の構成を示す。 本実施形態に係るプログラム供給部４５０の構成を示す。 本実施形態に係るパケット通信部４３４の構成を示す。 本実施形態に係る送信側ブロック１２および受信側ブロック１４の構成を示す。 本実施形態に係る下位シーケンサ２８およびパケットデータ列記憶部２６の構成の一例を示す。 本実施形態に係る送信側ブロック１２内のデータ処理部３２の構成の一例を示す。 本実施形態に係る送信側ブロック１２内の送信部３６の構成の一例を示す。 本実施形態に係る受信側ブロック１４内の受信部８２の構成の一例を示す。 本実施形態に係るパケットリストの一例を示す。 図１６は、本実施形態に係るパケット関数の一例を示す。 本実施形態に係る試験部４００の処理フローを示す。 本実施形態の変形例に係る試験部４００の構成の一例を示す。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１は、本実施形態に係る試験装置１００の構成を、被試験デバイス５００とともに示す。試験装置１００は、少なくとも１つの被試験デバイス５００との間でパケットを通信して、被試験デバイス５００を試験する。即ち、試験装置１００は、被試験デバイス５００に対してパケットを送信および被試験デバイス５００からパケットを受信して、被試験デバイス５００を試験する。
　試験装置１００は、シミュレータ２００と、変換部３００と、試験部４００とを備える。シミュレータ２００は、シミュレーション環境６００により、被試験デバイス５００の動作をシミュレーションする。シミュレーション環境６００は、被試験デバイス５００の設計段階において作成されたデバイスシミュレーションモデル６１０を有する。デバイスシミュレーションモデル６１０は、一例として、機能ブロック間の一連のやり取り（トランザクション）の単位で内部動作が表されたトランザクションレベルで記述されている。
　変換部３００は、被試験デバイス５００の動作をシミュレーションするシミュレーション環境６００から、当該試験装置１００により実行される被試験デバイス５００を試験するための試験用のパケット通信プログラムを生成する。変換部３００は、生成した試験用のパケット通信プログラムをコンパイルして、試験部４００に格納する。なお、シミュレータ２００および変換部３００は、試験部４００を備える試験装置本体の外部に設けられたワークステーション等のコンピュータにより実現されてもよい。
　試験部４００は、変換部３００により生成された試験用のパケット通信プログラムを実行して、被試験デバイス５００との間でのパケット通信をして、被試験デバイス５００を試験する。より詳しくは、試験部４００は、被試験デバイス５００に試験データを含むパケットを送信して、これに応じて被試験デバイス５００から出力されたパケットを受信する。そして、試験部４００は、受信したパケットに含まれるデータを期待データと比較して、被試験デバイス５００の良否を判定する。
　ここで、試験用のパケット通信プログラムは、プロシージャと、パケット関数とを有する。プロシージャは、被試験デバイス５００に対して実行する試験の手順を記述する。プロシージャは、一例として、シミュレーション環境６００で実行されたトランザクション単位でのシミュレーション手順に対応した試験手順を記述する。プロシージャは、例えばパケットのやり取りの単位でのシミュレーション手順に対応した試験手順を記述してよい。
　プロシージャは、パケット関数の呼び出しを制御手順として含む。また、プロシージャは、条件分岐、無条件分岐および他のプロシージャを呼び出すサブルーチン呼び出し等の制御構文を試験手順として含む。
　また、プロシージャは、変数を扱うことができる。変数は、プロシージャ内の演算式、代入式等により得られた値に代えて、パケット内のデータ列を格納することができる。プロシージャは、一例として、変数をパケット関数との間で授受することができる。
　パケット関数は、当該パケットのデータ列、および、当該データ列を生成するための命令列を含む。試験用のパケット通信プログラムは、複数種類のパケット関数を有してよい。試験用のパケット通信プログラムは、一例として、ライトパケット、リードパケットおよびアイドルパケット等のそれぞれを生成するためのパケット関数を有してよい。
　図２は、本実施形態に係る試験用のパケット通信プログラムの階層構成を示す。試験用のパケット通信プログラムは、例えば、１または複数のプロシージャを有する。それぞれのプロシージャは、１または複数のパケットリストを含む。
　パケットリストは、被試験デバイス５００との間で通信する一連のパケットを含む。パケットリストは、一例として、被試験デバイス５００との間で通信する複数のパケットに対応する複数のパケット関数を順次に呼び出すための命令列と、パケット毎に変更される個別データをパケット関数と授受するための変数を含む。
　パケットは、複数のデータを含む。パケットは、一例として、パケットの種類に関わらず固定のデータを含む。パケットは、一例として、パケットのスタートコードおよびエンドコードを含む。
　また、パケットは、一例として、パケットの種類毎に共通の共通データを含んでもよい。パケットは、一例として、共通データとしてパケットの種類を表すコマンドを含んでよい。
　また、パケットは、一例として、パケット毎に変更される個別データを含んでもよい。パケットは、一例として、アドレスおよび実体のデータを含んでよい。個別データは、プロシージャまたはパケットリストから引き渡される変数により指定される。
　また、パケットは、一例として、状態に応じて変化するデータを含んでもよい。また、パケットは、一例として、当該パケットに含まれるデータ列の誤りを検出するためのチェックコードを含んでもよい。
　このような試験用のパケット通信プログラムは、被試験デバイス５００と通信する内容を、パケットの通信手順を表すプロシージャと、それぞれのパケットのデータ内容を表すパケット関数とに階層が分けられている。これにより、試験装置１００は、プロシージャを、シミュレーション環境６００で実行されたトランザクション単位でのシミュレーション手順に対応した記述とすることができる。
　また、このような試験用のパケット通信プログラムは、プロシージャが同一のパケット関数を繰り返して呼び出すことができる。これにより、試験用のパケット通信プログラムによれば、試験において繰り返して生成されるデータ列を共通のパケット関数を用いて記述することができるので、試験装置１００が格納するデータ量を小さくすることができる。
　図３は、本実施形態に係るシミュレータ２００および変換部３００の構成の第１例を示す。第１例に係るシミュレータ２００は、被試験デバイス５００の動作をトランザクションレベルでシミュレーションする。このようなシミュレーション環境６００は、デバイスシミュレーションモデル６１０と、トランザクション・スティミュラス６２０とを有する。
　デバイスシミュレーションモデル６１０は、トランザクションレベルで記述された被試験デバイス５００の論理モデルを含む。トランザクション・スティミュラス６２０は、被試験デバイス５００と外部との間の信号授受をトランザクション単位で指定する。
　トランザクション・スティミュラス６２０は、外部から被試験デバイス５００に入力されるパケットおよび被試験デバイス５００から外部へ出力されるパケットの授受を表す記述であってよい。シミュレーション環境６００は、このようなデバイスシミュレーションモデル６１０およびトランザクション・スティミュラス６２０を用いてシミュレーションを実行して、被試験デバイス５００が妥当な動作をするか否かを判断する。
　第１例に係る変換部３００は、パケット定義データ記憶部３１０と、取得部３２０と、パケット通信プログラム生成部３３０とを有する。パケット定義データ記憶部３１０は、複数種類のパケットのそれぞれに含まれるデータ列を定義するパケット定義データを記憶する。
　取得部３２０は、シミュレーション環境６００に含まれる、トランザクション・スティミュラス６２０の記述を抽出して、当該試験装置１００および被試験デバイス５００の間で通信するパケット列を取得する。取得部３２０は、一例として、パケット定義データに基づいて、トランザクション・スティミュラス６２０の記述から、試験装置１００および被試験デバイス５００の間で通信するパケットの種類および順序を特定する。更に、取得部３２０は、一例として、トランザクション・スティミュラス６２０の記述から、それぞれのパケットに含まれるデータを特定する。
　パケット通信プログラム生成部３３０は、当該試験装置１００により実行されて、被試験デバイス５００との間でパケット列に含まれるパケットを通信するための試験用のパケット通信プログラムを、取得部３２０により取得されたパケット列から生成する。パケット通信プログラム生成部３３０は、一例として、取得部３２０により特定されたパケットの種類および順序から、パケットの通信手順を示すプロシージャを生成する。
　更に、パケット通信プログラム生成部３３０は、一例として、取得部３２０により特定されたパケットの種類から、パケット関数を生成する。更に、パケット通信プログラム生成部３３０は、一例として、取得部３２０により特定されたそれぞれのパケットに含まれるデータから変数の値を生成する。このような変換部３００によれば、シミュレーション環境６００におけるトランザクション・スティミュラス６２０の記述から、試験用のパケット通信プログラムを自動生成することができる。
　図４は、本実施形態に係るシミュレータ２００および変換部３００の構成の第２例を示す。第２例に係るシミュレータ２００および変換部３００は、第１例と略同一の構成および機能を有するので、以下、相違点を除き説明を省略する。
　第２例に係るシミュレータ２００は、シミュレーションの実行中において、被試験デバイス５００が通信するパケットをモニタリングできるモニタリングポイントを有する。第２例に係る取得部３２０は、シミュレーション環境６００によるシミュレーションの実行中に被試験デバイス５００が通信するパケットをモニタリングして、当該試験装置１００および被試験デバイス５００の間で通信するパケット列を取得する。取得部３２０は、一例として、パケット定義データに基づいて、シミュレーションの実行中にモニタリングした被試験デバイス５００が通信するパケットの種類を特定する。すなわち、例えば、取得部３２０は、モニタリングしたパケットがパケット定義データ中の何れかの種類のパケット定義とマッチするかを検査して、検査結果に応じてモニタリングしたパケットの種類を特定する。
　このような変換部３００によれば、トランザクションレベルでのシミュレーションの実行中における被試験デバイス５００が通信するパケットから、試験用のパケット通信プログラムを自動生成することができる。
　図５は、本実施形態に係るシミュレータ２００および変換部３００の構成の第３例を示す。第３例に係るシミュレータ２００および変換部３００は、第１例と略同一の構成および機能を有するので、以下、相違点を除き説明を省略する。
　第３例に係るシミュレーション環境６００は、デバイスシミュレーションモデル６１０と、トランザクション・スティミュラス６２０と、アダプタ６３０とを有する。第３例に係るシミュレータ２００は、被試験デバイス５００の動作をネットリストレベルでシミュレーションする。第３例に係るデバイスシミュレーションモデル６１０は、ネットリストレベルで記述される。
　アダプタ６３０は、トランザクション・スティミュラス６２０に記述されたトランザクションと、ネットリストレベルで記述されたデバイスシミュレーションモデル６１０により授受される信号との間の変換を実行する。シミュレーション環境６００は、このようなデバイスシミュレーションモデル６１０、トランザクション・スティミュラス６２０およびアダプタ６３０を用いてシミュレーションを実行して、被試験デバイス５００が妥当な動作をするか否かを判断する。
　第３例に係る変換部３００は、波形ダンプ記憶部３４０を更に有する。波形ダンプ記憶部３４０は、シミュレーション環境６００によるシミュレーションを実行した結果得られる被試験デバイス５００の入出力信号の波形ダンプを取得して記憶する。
　また、第３例に係る取得部３２０は、波形ダンプ記憶部３４０に記憶された波形ダンプから、当該試験装置１００および被試験デバイス５００の間で通信するパケット列を抽出する。取得部３２０は、一例として、波形ダンプ記憶部３４０に記憶された波形ダンプとパケット定義データにより定義されたデータとを比較して、被試験デバイス５００が通信するパケットの種類を特定する。
　このような変換部３００によれば、トランザクションレベルでのシミュレーションの実行中における被試験デバイス５００が通信する信号の波形ダンプから、試験用のパケット通信プログラムを自動生成することができる。
　図６は、本実施形態に係る試験部４００の構成の一例を示す。試験部４００は、変換部３００により生成された試験用のパケット通信プログラム（以下、試験プログラムとも言う。）を実行して、少なくとも１つの被試験デバイス５００を試験する。
　試験部４００は、演算処理部４１０と、１または複数の実行処理部４２０と、１または複数の通信処理部４３０と、試験プログラム記憶部４４０と、プログラム供給部４５０とを備える。それぞれの実行処理部４２０は、例えばバスを介して、演算処理部４１０に接続される。それぞれの通信処理部４３０は、何れかの実行処理部４２０に接続される。
　演算処理部４１０は、試験プログラム中の演算式を処理する。それぞれの実行処理部４２０は、試験プログラム中の複数のパケットリストのうち、当該実行処理部４２０に接続されたそれぞれの通信処理部４３０が実行すべきパケットリストを指定する。それぞれの通信処理部４３０は、対応する実行処理部４２０により指定されたパケットリストに含まれるパケットを、対応する被試験デバイス５００との間で順次に通信する。
　試験部４００は、一例として、１個の演算処理部４１０と、８個の実行処理部４２０と、２５６個の通信処理部４３０とを備えてよい。この場合、８個の実行処理部４２０のそれぞれには、一例として、３２個の通信処理部４３０が接続される。試験部４００は、このような接続構成に限らず、他の接続構成であってよい。
　試験プログラム記憶部４４０は、試験プログラムを記憶する。プログラム供給部４５０は、試験に先立って、演算処理部４１０、実行処理部４２０および通信処理部４３０に試験プログラムをロードする。
　図７は、本実施形態に係る演算処理部４１０の構成の一例、および、複数の実行処理部４２０および複数の通信処理部４３０のうちの代表する一の実行処理部４２０および通信処理部４３０の構成を示す。演算処理部４１０は、変数記憶部４１２と、演算部４１４とを有する。それぞれの実行処理部４２０は、フロー制御部４２６を有する。また、それぞれの通信処理部４３０は、パケットリスト記憶部４３２と、パケット通信部４３４とを有する。なお、パケットリスト記憶部４３２は、パケット通信部４３４の外部に記載しているが、パケット通信部４３４の内部に設けられてもよい。
　プログラム供給部４５０は、試験プログラム記憶部４４０に記憶された試験プログラムから、対応する通信処理部４３０により通信される一連のパケットをそれぞれ含む複数のパケットリストを抽出して、対応する通信処理部４３０内のパケットリスト記憶部４３２に格納する。また、プログラム供給部４５０は、試験プログラムから抽出した複数のパケットリストを順次に実行させる制御フローを記述した制御プログラムを生成して、フロー制御部４２６に供給する。また、プログラム供給部４５０は、試験プログラムから抽出した演算式を実行する演算プログラムを生成して、演算部４１４に供給する。
　フロー制御部４２６は、試験プログラムの実行フローに応じて、対応する通信処理部４３０内のパケット通信部４３４に対して、複数のパケットリストのそれぞれを実行する順序を指定する。より具体的には、フロー制御部４２６は、プログラム供給部４５０から供給された制御プログラムを実行して、対応する通信処理部４３０内のパケット通信部４３４に対して、パケットリスト記憶部４３２に格納された複数のパケットリストのうち次に実行すべきパケットリストを特定する。フロー制御部４２６は、一例として、次に実行すべきパケットリストのパケットリスト記憶部４３２におけるアドレスをパケット通信部４３４へ送信する。
　また、フロー制御部４２６は、制御プログラムに演算式が含まれる場合、当該演算式を実行する演算プログラムを呼び出して演算処理部４１０内の演算部４１４に実行させる。そして、フロー制御部４２６は、演算処理部４１０による演算式の演算結果に基づき、次に実行すべきパケットリストを特定する。この場合において、フロー制御部４２６は、演算処理部４１０による演算結果を受け取るまで次のパケットリストの特定を待機して、演算結果に応じて特定するパケットリストを選択してもよい。
　パケットリスト記憶部４３２は、プログラム供給部４５０から供給された複数のパケットリストを記憶する。パケット通信部４３４は、対応する実行処理部４２０内のフロー制御部４２６により順次指定されるパケットリストに含まれる一連のパケットを、対応する被試験デバイス５００との間で順次通信して、対応する被試験デバイス５００を試験する。
　パケット通信部４３４は、一例として、フロー制御部４２６から受信したアドレスからパケットリストを読み出して、読み出したパケットリストに含まれる一連のパケットを対応する被試験デバイス５００との間で順次に通信する。また、パケット通信部４３４は、被試験デバイス５００から受信したパケットに含まれるデータ値を、変数値としてフロー制御部４２６を介して演算処理部４１０内の変数記憶部４１２へと送信する。
　変数記憶部４１２は、複数の通信処理部４３０が有する複数のパケット通信部４３４のそれぞれから受信したデータ値を、変数値として記憶する。演算部４１４は、試験プログラムに含まれる演算式を実行して、実行結果を複数の実行処理部４２０内のフロー制御部４２６に送信する。また、演算部４１４は、演算式に被試験デバイス５００から受信したデータ値を含む場合、演算式のパラメータとなる変数値を変数記憶部４１２から読み出して、演算式により指定された計算をする。また、演算部４１４は、被試験デバイス５００へ送信するパケットに含まれるデータ値を、変数値としてパケット通信部４３４へと送信してもよい。
　このような試験部４００は、上位側の演算処理部４１０に試験プログラム中の演算式を実行させ、下位側のフロー制御部４２６およびパケット通信部４３４にフロー制御を実行させる。これにより、試験部４００によれば、上位側の演算処理部４１０を演算能力の高いプロセッサにより実現して変数を集中管理させ、下位側のフロー制御部４２６およびパケット通信部４３４を動作周波数の高いプロセッサまたはシーケンサにより実現して、全体として効率の良いシステムを構築することができる。
　また、このような試験部４００は、上位側の演算処理部４１０において被試験デバイス５００から受信したデータ値を変数として記憶する。従って、このような試験部４００によれば、一の被試験デバイス５００から受信したパケットの内容を、他の被試験デバイス５００に対して送信するパケットに反映させることができる。
　さらに、このような試験部４００は、被試験デバイス５００から受信したデータ値を、下位側の通信処理部４３０から上位側の演算処理部４１０に転送するので、受信したデータに対して複雑な演算をすることができる。そして、試験部４００は、このような演算結果を、上位側の演算処理部４１０から下位側の通信処理部４３０に転送するので、受信データに対して複雑な演算をして得られたデータを、新たに生成するパケットに含めることができる。
　図８は、本実施形態に係るプログラム供給部４５０の構成を示す。プログラム供給部４５０は、通信ブロック抽出部４４２と、パケットリスト生成部４４４と、制御ブロック抽出部４４６と、制御プログラム生成部４４８と、を含む。
　試験プログラムは、順番に通信されるべき一連のパケットを含む通信ブロックと、演算式を含む演算ブロックと、条件分岐、無条件分岐、および、サブルーチン呼び出しを含み次に実行すべき通信ブロックを特定する制御ブロックとに分割される。プログラム供給部４５０は、試験プログラム中における、順番に通信されるべき一連のパケットを含む複数の通信ブロックを抽出する。パケットリスト生成部４４４は、通信ブロック抽出部４４２が抽出した複数の通信ブロックに対応する複数のパケットリストを生成して、パケットリスト記憶部４３２に格納する。
　制御ブロック抽出部４４６は、試験プログラム中における、条件分岐、無条件分岐、および、サブルーチン呼び出しの少なくとも１つを実行して次に実行すべき通信ブロックを特定する複数の制御ブロックを抽出する。制御プログラム生成部４４８は、制御ブロック抽出部４４６が抽出した複数の制御ブロックを実行する制御プログラムを生成してフロー制御部４２６に供給する。
　演算ブロック抽出部４５２は、試験プログラムにおける、演算式を含む複数の演算ブロックを抽出する。演算プログラム生成部４５４は、演算ブロック抽出部４５２が抽出した複数の演算ブロックを実行する演算プログラムを生成して演算部４１４に供給する。
　このようなプログラム供給部４５０は、条件分岐、無条件分岐またはサブルーチン呼び出しを含まずに順次に実行される命令を含むパケットリストをパケット通信部４３４に実行させることができる。さらに、プログラム供給部４５０は、演算式を演算処理部４１０に演算させることができる。そして、プログラム供給部４５０は、演算結果に基づきパケット通信部４３４が条件分岐、無条件分岐またはサブルーチン呼び出しを実行して次に実行するべきパケットリストをフロー制御部４２６に特定させることができる。
　図９は、本実施形態に係るパケット通信部４３４の構成を示す。パケット通信部４３４は、送信側ブロック１２と、受信側ブロック１４とを含む。送信側ブロック１２は、パケットリストにより指定された順序でパケットを被試験デバイス５００に送信する。受信側ブロック１４は、被試験デバイス５００からパケットを受信して、パケットリストに指定されたパケットと受信したパケットと比較して、被試験デバイス５００の良否を判定する。
　図１０は、本実施形態に係る送信側ブロック１２および受信側ブロック１４の構成を示す。
　まず、送信側ブロック１２について説明する。送信側ブロック１２は、パケットリスト記憶部４３２と、パケットリスト処理部２２と、パケット命令列記憶部２４と、パケットデータ列記憶部２６と、下位シーケンサ２８と、データ処理部３２と、データ変換部３４と、送信部３６とを含む。パケットリスト記憶部４３２は、プログラム供給部４５０から供給された複数のパケットリストを記憶する。
　パケットリスト処理部２２は、パケットリスト記憶部４３２に記憶された複数のパケットリストのうちフロー制御部４２６により指定されたパケットリストを実行して、被試験デバイス５００と通信する各パケットを順次指定する。パケットリスト処理部２２は、一例として、フロー制御部４２６から受信したアドレスからパケットリストを実行して、被試験デバイス５００に送信するパケットを順次指定する。
　パケットリスト処理部２２は、一例として、指定したパケットを発生するための命令列が記憶されたパケット命令列記憶部２４上のアドレスを指定する。更に、パケットリスト処理部２２は、一例として、被試験デバイス５００との間で通信するパケットについて、パケットデータ列記憶部２６内における当該パケットに含まれるデータ列のアドレス（例えばデータ列の先頭アドレス）を指定する。
　このようにパケットリスト処理部２２は、パケットを発生させるための命令列のアドレスと、当該パケットに含まれるデータ列のアドレスを個別に指定する。なお、この場合において、パケットリスト中において、２以上のパケットに対して共通する命令列またはデータ列が指定されている場合に、パケットリスト処理部２２は、当該２以上のパケットについて同一の命令列のアドレスまたは同一のデータ列のアドレスを指定してもよい。
　パケット命令列記憶部２４は、複数種類のパケットのそれぞれを発生するための命令列を、パケットの種類毎に記憶する。パケット命令列記憶部２４は、一例として、ライトパケットを発生するための命令列、リードパケットを発生するための命令列、および、アイドルパケットを発生するための命令列等を記憶する。
　パケットデータ列記憶部２６は、複数種類のパケットのそれぞれに含まれるデータ列を、パケットの種類毎に記憶する。パケットデータ列記憶部２６は、一例として、ライトパケットに含まれるデータ列、リードパケットに含まれるデータ列、および、アイドルパケットに含まれるデータ列等を含んでよい。また、パケットデータ列記憶部２６は、一例として、パケット毎に変更される個別データ、および、パケットの種類毎に共通の共通データを別個の記憶領域に区別して記憶してもよい。なお、パケットデータ列記憶部２６の構成の一例については、図１１において説明する。
　更に、送信側のパケットデータ列記憶部２６は、受信側ブロック１４内のデータ変換部３４から、受信側ブロック１４内の受信部８２が受信したパケットに含まれる受信データを受け取る。そして、送信側のパケットデータ列記憶部２６は、受信側ブロック１４内の受信部８２が受信したパケットに含まれる受信データを記憶する。
　下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットの命令列、即ち、パケットリスト処理部２２によりアドレスが指定された命令列をパケット命令列記憶部２４から読み出して、読み出した命令列に含まれる各命令を順次に実行する。更に、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットのデータ列、即ち、パケットリスト処理部２２によりアドレスが指定されたデータ列を、命令列の実行に従って順次にパケットデータ列記憶部２６から出力させて、被試験デバイス５００との間の試験に用いる試験データ列を生成する。
　また、下位シーケンサ２８は、命令の実行毎に、読み出した個別データおよび共通データに対して指定した処理（演算またはデータ変換）を施すことを指示する制御データをデータ処理部３２およびデータ変換部３４に与える。これにより、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケット中における、指定されたデータ部分を、読み出したデータに対して指定した処理を施したデータとすることができる。
　また、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットの命令列の実行が完了したことに応じて、終了通知をパケットリスト処理部２２に与えてよい。これにより、パケットリスト処理部２２は、下位シーケンサ２８による命令列の実行の進行に応じて、順次にパケットを指定することができる。
　また、送信側ブロック１２が有する送信側の下位シーケンサ２８は、送信部３６に対して、被試験デバイス５００に対して送信する信号のエッジタイミングを指定する。下位シーケンサ２８は、一例として、送信部３６に対してタイミング信号を与えて、パケット毎にエッジタイミングを制御する。
　また、送信側の下位シーケンサ２８は、受信側ブロック１４が有する受信側の下位シーケンサ２８と通信を行う。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８とハンドシェイクを行って、受信側の下位シーケンサ２８と同期して命令列を実行することができる。
　送信側の下位シーケンサ２８は、一例として、予め指定されたパケットの試験データ列を被試験デバイス５００に送信したことを受信側の下位シーケンサ２８に通知する。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８に、送信側の下位シーケンサ２８からの通知を受けるまでの間、受信したデータ列の良否判定を禁止させることができる。
　また、送信側の下位シーケンサ２８は、一例として、受信側の下位シーケンサ２８から、生成した試験データ列と一致するデータ列を受信したことの通知を受けて、予め指定されたパケットの試験データ列を生成する。これにより、送信側の下位シーケンサ２８は、所定のパケットを被試験デバイス５００から受信した後に、予め指定されたパケットを被試験デバイス５００に送信することができる。
　データ処理部３２は、パケットデータ列記憶部２６からパケットリスト処理部２２により指定されたパケットのデータ列を読み出して、被試験デバイス５００の試験に用いる試験データ列を生成する。この場合において、送信側のデータ処理部３２は、被試験デバイス５００に対して送信するパケットに応じた試験データ列中に、受信側ブロック１４内の受信部８２が受信したパケットに含まれる受信データに応じた値を含めてよい。
　例えば、送信側のデータ処理部３２は、送信側のパケットデータ列記憶部２６からデータを読み出して、被試験デバイス５００に対して送信するパケットのデータ列における予め指定された部分を受信データに応じた値（例えば受信データそのままの値または受信データに何らかの処理を施した値）とした試験データ列を生成する。このような送信側のデータ処理部３２は、被試験デバイス５００から受信したパケットに含まれていた受信データに応じた値を、パケットに含めて送信することができる。なお、データ処理部３２の構成の一例については、図１２において説明する。
　データ変換部３４は、下位シーケンサ２８から指定されたタイミングにおいて、データ処理部３２から出力した試験データ列をデータ変換する。データ変換部３４は、一例として、試験データ列に対して予め設定されたテーブル等により８ｂ－１０ｂ変換等を行う。更に、データ変換部３４は、一例として、試験データ列に対してスクランブル処理を行ってもよい。そして、データ変換部３４は、変換したデータ列を出力する。
　送信部３６は、データ変換部３４が生成した試験データ列を、被試験デバイス５００に対して送信する。送信部３６の構成の一例については、図１３において説明する。
　つぎに、受信側ブロック１４について説明する。受信側ブロック１４は、送信側ブロック１２と略同一の構成および機能を有するので、受信側ブロック１４については、送信側ブロック１２の相違点について説明をする。
　受信側ブロック１４は、パケットリスト記憶部４３２と、パケットリスト処理部２２と、パケット命令列記憶部２４と、パケットデータ列記憶部２６と、下位シーケンサ２８と、データ処理部３２と、データ変換部３４と、受信部８２と、判定部８４とを含む。受信部８２は、被試験デバイス５００からパケットのデータ列を受信する。受信部８２の構成の一例については、図１４において説明する。
　受信側のデータ変換部３４は、受信側の下位シーケンサ２８から指定されたタイミングにおいて、受信部８２により受信されたデータ列をデータ変換する。受信側のデータ変換部３４は、一例として、受信したデータ列に対して予め設定されたテーブル等により８ｂ－１０ｂ変換等を行う。更に、受信側のデータ変換部３４は、一例として、受信したデータ列に対してデスクランブル処理を行ってもよい。
　そして、受信側のデータ変換部３４は、変換したデータ列を判定部８４へ供給する。また、受信側のデータ変換部３４は、変換したデータ列を、受信側のパケットデータ列記憶部２６または送信側のパケットデータ列記憶部２６の少なくとも一方に供給してもよい。
　受信側のパケットリスト処理部２２は、フロー制御部４２６により指定されたパケットリストを実行して、被試験デバイス５００から受信されると期待されるパケットを順次指定する。また、受信側のデータ処理部３２は、生成した試験データ列を判定部８４に供給する。
　受信側の下位シーケンサ２８は、被試験デバイス５００から出力が期待されるパケットのデータ列を、試験データ列として受信側のパケットデータ列記憶部２６から出力させる。また、受信側の下位シーケンサ２８は、受信部８２に対して、被試験デバイス５００から出力された信号のデータ値を取り込むストローブタイミングを指定する。
　判定部８４は、受信側のデータ処理部３２から試験データ列を受け取るとともに、受信側のデータ変換部３４から受信したデータ列を受け取る。判定部８４は、受信したデータ列を試験データ列と比較した結果に基づいて、被試験デバイス５００との間の通信の良否を判定する。判定部８４は、一例として、受信部８２が受信したデータ列と試験データ列とが一致するか否かを比較する論理比較部と、比較結果を記憶するフェイルメモリとを含む。また、判定部８４は、一例として、受信部８２が受信したデータ列が指定されたデータ列と一致したことを受信側の下位シーケンサ２８に通知してもよい。
　また、受信側の下位シーケンサ２８は、送信側の下位シーケンサ２８と通信を行う。これにより、受信側の下位シーケンサ２８は、送信側の下位シーケンサ２８とハンドシェイクを行って、送信側の下位シーケンサ２８と同期して命令列を実行することができる。
　受信側の下位シーケンサ２８は、一例として、当該受信側の下位シーケンサ２８が生成した試験データ列と一致するデータ列を受信したことを送信側の下位シーケンサ２８に通知する。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８から、生成した試験データ列と一致するデータ列を受信したことの通知を受けて、予め指定されたパケットの試験データ列を生成することができる。
　また、受信側の下位シーケンサ２８は、一例として、送信側の下位シーケンサ２８から、予め指定されたパケットの試験データ列を被試験デバイス５００に送信したことの通知を受けるまでの間、判定部８４による受信部８２が受信したデータ列の良否判定を禁止する。これにより、受信側の下位シーケンサ２８は、所定のパケットを被試験デバイス５００へ送信した後に、当該所定のパケットに応じた応答が被試験デバイス５００から出力されたか否かを判定することができる。
　受信側のパケットデータ列記憶部２６は、受信側ブロック１４側のデータ変換部３４から受信部８２が受信したパケットに含まれる受信データを受け取る。そして、受信側のパケットデータ列記憶部２６は、受信部８２が受信したパケットに含まれる受信データを記憶する。
　更に、受信側のデータ処理部３２は、被試験デバイス５００から出力が期待されるパケットに含まれる試験データ列に、受信部８２が既に受信したパケットに含まれる受信データに応じた値を含める。例えば、受信側のデータ処理部３２は、受信側のパケットデータ列記憶部２６からデータを読み出して、被試験デバイス５００からの受信を期待するパケットのデータ列における予め指定された部分を、受信データに応じた値（例えば受信データそのままの値又は何らかの処理を施した値）とした試験データ列を生成する。
　例えば、受信側のデータ処理部３２は、被試験デバイス５００から受信すべき第２のパケットに応じた試験データ列中に、受信部８２が既に受信した第１のパケットに含まれる受信データに応じた値を含めてよい。これにより、受信側のデータ処理部３２によれば、例えば、被試験デバイス５００から受信したパケットに含まれるＩＤ等を参照して、次以降のパケットに含まれるべきＩＤが正しいか否かを判定することができる。
　以上のように、本実施形態に係る試験部４００によれば、受信したパケットに含まれる受信データに応じた値を次以降のパケット内に含める処理を、被試験デバイス５００に比較的に近い位置で行うことができる。これにより、試験部４００によれば、被試験デバイス５００とのやり取りの応答を高速にすることができる。
　また、試験部４００は、比較的に動作周波数の高い演算処理ユニット等により実現されたデータ処理部３２を備えることが好ましい。これにより、試験部４００は、受信したパケットに含まれるデータから、次以降のパケットに含めるデータを生成する処理を高速に行うことができる。
　図１１は、本実施形態に係る下位シーケンサ２８およびパケットデータ列記憶部２６の構成の一例を示す。パケットデータ列記憶部２６は、一例として、共通データ記憶部４０と、共通データポインタ４２と、第１の個別データ記憶部４４－１と、第２の個別データ記憶部４４－２と、第１の個別データポインタ４６－１と、第２の個別データポインタ４６－２とを含んでよい。
　共通データ記憶部４０は、複数種類のパケットのそれぞれに含まれるデータ列中における、パケットの種類毎に共通の共通データを記憶する。共通データ記憶部４０は、一例として、パケットの種類毎に、パケットの始まりを示すスタートコード、パケットの終わりを示すエンドコード、および、当該パケットの種別を識別するためのコマンドコード等を記憶する。
　共通データポインタ４２は、パケットリスト処理部２２により指定されたパケットに含まれる共通データが格納されたブロックの先頭アドレスを、パケットリスト処理部２２から取得する。更に、共通データポインタ４２は、当該ブロック内におけるオフセット位置を、下位シーケンサ２８から取得する。そして、共通データポインタ４２は、先頭アドレスおよびオフセット位置に基づき定まるアドレス（例えば先頭アドレスにオフセット位置を加算したアドレス）を共通データ記憶部４０に与えて、当該アドレスに格納された共通データをデータ処理部３２へ供給させる。
　第１及び第２の個別データ記憶部４４－１、４４－２は、複数種類のパケットのそれぞれに含まれるデータ列中における、パケット毎に変更する個別データを記憶する。第１及び第２の個別データ記憶部４４－１、４４－２は、一例として、各パケットに含まれる、被試験デバイス５００に対して送信する実体データまたは被試験デバイス５００から受信する実体データを記憶してよい。
　第１の個別データ記憶部４４－１は、実行されるパケットリストに関わらず予め定められた個別データを記憶する。第２の個別データ記憶部４４－２は、実行されるパケットリスト毎に変更される個別データを記憶する。第２の個別データ記憶部４４－２は、一例として、試験に先立ってまたは試験中において適宜に、実行処理部４２０内のフロー制御部４２６から個別データの転送を受ける。
　更に、第２の個別データ記憶部４４－２は、受信側ブロック１４が有する受信側のデータ変換部３４から受信部８２により受信された受信データを受け取り、受け取った受信データを個別データとして記憶する。これにより、データ処理部３２は、第２の個別データ記憶部４４－２から受信データを読み出して、試験データ列に含めることができる。
　第１及び第２の個別データポインタ４６－１、４６－２は、パケットリスト処理部２２により指定されたパケットに含まれる個別データが格納されたブロックの先頭アドレスを、パケットリスト処理部２２から受け取る。更に、第１及び第２の個別データポインタ４６－１、４６－２は、当該ブロック内におけるオフセット位置を、下位シーケンサ２８から取得する。そして、第１及び第２の個別データポインタ４６－１、４６－２は、先頭アドレスおよびオフセット位置に基づき定まるアドレス（例えば先頭アドレスにオフセット位置を加算したアドレス）を第１及び第２の個別データ記憶部４４－１、４４－２に与えて、当該アドレスに格納された個別データをデータ処理部３２へ供給させる。
　下位シーケンサ２８は、一例として、パケットリスト処理部２２により指定されたパケットに含まれるデータ列が格納されたブロック中における、実行した命令に対応するデータの位置を表わすオフセット位置を、共通データポインタ４２、個別データポインタ４６－１および個別データポインタ４６－２に供給する。この場合において、下位シーケンサ２８は、最初の命令において初期値を発生して、実行する命令が遷移する毎にインクリメントされるカウント値を、オフセット位置として発生してもよい。これにより、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットのデータ列、即ち、パケットリスト処理部２２によりアドレスが指定されたデータ列を、命令列の実行に従って順次にパケットデータ列記憶部２６から出力させて、被試験デバイス５００との間の試験に用いる試験データ列を生成することができる。
　また、下位シーケンサ２８は、命令の実行毎に、共通データ記憶部４０、第１の個別データ記憶部４４－１、第２の個別データ記憶部４４－２、または、データ処理部３２内の指定した処理を施したデータが格納されたレジスタのいずれからデータを読み出して出力するかを、データ処理部３２に対して指定する。
　これにより、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケット中における、パケット毎に変更すべきデータ部分を個別データ記憶部４４から読み出した個別データから生成することができる。更に、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケット中における、パケットの種類毎に共通するデータ部分を共通データ記憶部４０から読み出した共通データから生成することができる。また、更に、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケット中における指定されたデータ部分に対して、指定した処理を施すことができる。
　図１２は、本実施形態に係る送信側ブロック１２内のデータ処理部３２の構成の一例を示す。送信側ブロック１２内のデータ処理部３２は、一例として、少なくとも１つのレジスタ５２と、前段選択部５４と、少なくとも１つの演算器５６と、後段選択部６０とを含む。
　少なくとも１つのレジスタ５２のそれぞれは、前サイクルの演算処理結果を記憶する。本例においては、データ処理部３２は、第１のレジスタ５２－１と、第２のレジスタ５２－２とを含む。
　前段選択部５４は、サイクル毎に、共通データ記憶部４０からの共通データ、それぞれの個別データ記憶部４４（本例においては第１の個別データ記憶部４４－１および第２の個別データ記憶部４４－２）からの個別データ、および、それぞれのレジスタ５２（本例においては第１のレジスタ５２－１および第２のレジスタ５２－２）のデータのうち、下位シーケンサ２８により指定されたデータを選択する。そして、前段選択部５４は、サイクル毎に、選択したデータのそれぞれを、下位シーケンサ２８により指定された、演算器５６または後段選択部６０に供給する。
　少なくとも１つの演算器５６のそれぞれは、少なくとも１つのレジスタ５２のそれぞれに対応して設けられる。本例においては、データ処理部３２は、第１のレジスタ５２－１に対応する第１の演算器５６－１と、第２のレジスタ５２に対応する第２の演算器５６－２とを含む。演算器５６のそれぞれは、一例として、論理演算、四則演算、擬似乱数発生および誤り訂正符号生成等の演算を行う。演算器５６のそれぞれは、サイクル毎に、前段選択部５４により選択されたデータに対して、下位シーケンサ２８により指定された演算をして対応するレジスタ５２に格納する。
　後段選択部６０は、サイクル毎に、前段選択部５４が選択したデータ（本例においては、共通データ記憶部４０、第１の個別データ記憶部４４－１または第２の個別データ記憶部４４－２からのデータ）、および、少なくとも１つのレジスタ５２内のデータのうち、下位シーケンサ２８により指定されたデータを選択する。そして、後段選択部６０は、選択したデータを試験データ列の各データとして出力する。
　図１３は、本実施形態に係る送信側ブロック１２内の送信部３６の構成の一例を示す。送信部３６は、一例として、シリアライザ７２と、フォーマットコントローラ７４と、ドライバ７６とを含む。
　シリアライザ７２は、データ処理部３２から受け取った試験データ列をシリアルの波形パターンに変換する。フォーマットコントローラ７４は、シリアライザ７２から受け取った波形パターンに応じた波形を有する信号を生成する。更に、フォーマットコントローラ７４は、下位シーケンサ２８により指定されたエッジタイミングにおいて、論理が変化する波形の信号を出力する。ドライバ７６は、フォーマットコントローラ７４から出力された信号を被試験デバイス５００に供給する。
　図１４は、本実施形態に係る受信側ブロック１４内の受信部８２の構成の一例を示す。受信部８２は、一例として、レベルコンパレータ８６と、タイミングコンパレータ８８と、デシリアライザ９０と、位相調整部９２と、ハント部９４とを含む。
　レベルコンパレータ８６は、被試験デバイス５００から出力された信号を閾値と比較して、論理信号を出力する。タイミングコンパレータ８８は、下位シーケンサ２８により指定されたストローブタイミングで、レベルコンパレータ８６により出力された論理信号のデータを順次に取り込む。
　デシリアライザ９０は、タイミングコンパレータ８８により取り込まれたデータ列をパラレルのデータ列に変換する。位相調整部９２は、パケットの先頭の特定コードを検出して、デシリアライザ９０によるパラレルのデータ列の切り出し位相を調整する。ハント部９４は、タイミングコンパレータ８８により取り込まれたデータ列をパケットの先頭の特定コードと比較して、パケットの先頭位置をビット単位で調整する。
　このような受信部８２は、被試験デバイス５００から非確定なタイミングで出力されるパケットを受信することができる。これにより、受信側ブロック１４によれば、被試験デバイス５００から非確定なタイミングで出力されたパケットに含まれるデータ列と、被試験デバイス５００からの出力が期待される試験データ列とを比較することができる。
　図１５は、本実施形態に係るパケットリストの一例を示す。パケットリストには、順次に実行される複数の命令が記述される。パケットリストには、一例として、ＮＯＰ命令、ＩＤＸＩ命令およびＥＸＩＴ命令等が記述される。ＮＯＰ命令は、実行を次の命令に遷移させる。ＩＤＸＩ命令は、指定された回数実行を繰り返した後、実行を次の命令に遷移させる。ＥＸＩＴ命令は、当該パケットシーケンスの実行を終了させる。
　また、パケットリストには、各命令に対応して、パケット関数が記述される。パケットリストには、一例として、ライトパケット、リードパケット、および、所定のコードを発生するアイドルパケット等を発生するパケット関数が記述される。
　更に、パケットリストには、各パケット関数に対応して、当該パケット関数により特定されるパケットを発生するための命令列の先頭アドレス、当該パケット関数により特定されるパケットに含まれる共通データおよび個別データの先頭アドレスが記述される。パケットリスト処理部２２は、このようなパケットリストを実行することにより、各命令を順次に実行する毎に、実行した命令に対応するパケット関数を呼び出すことができる。
　図１６は、本実施形態に係るパケット通信部４３４にコンパイルしてロードされたパケット関数の一例を示す。パケット通信部４３４にロードされたパケット関数には、順次に実行される複数の命令が記述される。
　パケット関数には、一例として、ＮＯＰ命令、ＩＤＸＩ命令およびＲＴＮ命令等が記述される。ＮＯＰ命令は、ポインタにより指定されたアドレスに格納されたデータを１回出力して、実行を次の命令に遷移させる。ＩＤＸＩ命令は、ポインタにより指定されたアドレスに格納されたデータを指定した回数分繰り返して出力して、実行を次の命令に遷移させる。ＲＴＮ命令は、ポインタにより指定されたアドレスに格納されたデータを１回出力して、実行をパケットリストに戻す。
　また、パケット関数には、各命令に対応して制御データが記述される。制御データは、一例として、演算器５６に与える演算式を含む。図１６の例においては、制御データは、当該第１のレジスタ５２－１のデータと出力するデータとの排他的論理和を、第１のレジスタ５２－１に書き戻す演算式（ＲＥＧ１＝ＲＥＧ１＾ＤＢ１またはＲＥＧ１＝ＲＥＧ１＾ＤＢ２）を含む。これに代えて、制御データは、データ変換部３４による変換処理を指定してもよい。
　また、パケット関数は、各命令に対応して、当該命令に対応して出力すべきデータの格納場所を指定する情報が記述される。パケット関数は、一例として、格納場所として、共通データ記憶部４０、個別データ記憶部４４およびレジスタ５２の何れかを指定する。
　図１６の例においては、０ｘ０Ｆまたは０ｘ０１といった十六進数値は、データの格納場所として共通データ記憶部４０のアドレスを示す。また、ＤＢ１は、データの格納場所として第１の個別データ記憶部４４－１を示す。ＤＢ２は、データの格納場所として第２の個別データ記憶部４４－２を示す。ＲＥＧ１は、データの格納場所として第１のレジスタ５２－１を示す。下位シーケンサ２８は、このようなパケット関数に示される命令列を実行することにより、各パケット関数により指定されたデータ列を出力することができる。
　図１７は、本実施形態に係る試験部４００の処理フローを示す。まず、パケットリスト処理部２２は、パケットリストを実行して、被試験デバイス５００との間で通信する各パケットを順次指定する（Ｓ１１、Ｓ１６）。そして、下位シーケンサ２８は、パケットリスト処理部２２によるパケットの指定を受けると、ステップＳ１２からステップＳ１５の処理を繰り返して実行する。
　下位シーケンサ２８は、パケットの指定を受けると、当該パケットを発生するための命令列を、パケット命令列記憶部２４から呼び出して、先頭の命令から順次に実行する。下位シーケンサ２８は、各命令の実行毎に、ステップＳ１３及びステップＳ１４の処理を行う（Ｓ１２、Ｓ１５）。
　ステップＳ１３において、下位シーケンサ２８は、当該命令に対応するデータを出力する。また、ステップＳ１４において、下位シーケンサ２８は、当該命令に対応する、演算またはデータ変換を実行させる。下位シーケンサ２８は、ステップＳ１３およびステップＳ１４を並行して実行する。
　下位シーケンサ２８は、最後の命令を実行すると、処理をパケットリスト処理部２２に戻して、パケットリスト処理部２２から次のパケットの指定を受ける（Ｓ１５）。そして、パケットリスト処理部２２は、パケットシーケンスにおける最後のパケットまでの処理が完了すると、当該フローを終了する（Ｓ１６）。
　以上のような本実施形態に係る試験部４００によれば、パケットシーケンスを表わすパケットリストと、パケット内の命令列とが、別個のシーケンサにより実行される。これにより、試験部４００によれば、プログラムの記述を簡単にすることができる。更に、試験部４００によれば、共通の種類のパケットを発生するための命令列およびデータを共用化することができるので、格納する情報量を少なくすることができる。
　更に、本実施形態に係る試験部４００は、下位シーケンサ２８が実行する命令列のアドレスおよび下位シーケンサ２８が読み出すデータ列のアドレスを、パケットリスト処理部２２から個別に指定する。これにより、試験部４００によれば、同一の命令列によって、異なるデータ列を発生することができる。従って、試験部４００によれば、同一の命令列を複数個格納しなくてよいので、格納する情報量を少なくすることができる。
　更に、本実施形態に係る試験部４００は、共通データ記憶部４０および個別データ記憶部４４から読み出したデータに対して指定された処理（即ち、演算または変換）を、データ処理部３２が実行する。即ち、データ処理部３２は、パケット通信における下位層（物理層に近い層）の規定に応じて処理されるべきデータ変換および誤り検出符号を生成することができる。
　これにより、試験部４００は、パケット通信における上位層のデータを出力させるための命令列およびデータ列を生成して、パケット通信における下位層における処理を別個に指定すればよい。従って、試験部４００によれば、プログラムの記述を簡単にすることができ、更に、格納する情報量を少なくすることができる。
　更に、本実施形態に係る試験部４００は、被試験デバイス５００へ信号を送信するための試験データ列を生成する送信側ブロック１２と、被試験デバイス５００から受信した信号と比較するための試験データ列を生成する受信側ブロック１４とを分離して、それぞれにパケットリスト処理部２２および下位シーケンサ２８を有する。試験部４００によれば、送信側および受信側のプログラムを独立に記述できるので、プログラムを簡単にすることができる。
　そして、試験部４００は、送信側の下位シーケンサ２８と受信側の下位シーケンサ２８との間で通信することができる。これにより、試験部４００によれば、例えば送信側に発生したイベントをトリガとして受信側の動作を開始したり、受信側に発生したイベントをトリガとして送信側の動作を開始したりすることが容易となる。
　なお、試験部４００は、送信側ブロック１２および受信側ブロック１４の組を、複数備える構成であってもよい。この場合、実行処理部４２０は、送信側ブロック１２および受信側ブロック１４の組のそれぞれに別個のシーケンス（別個のパケットリスト）を与えて、互いに独立に実行させる。これにより、試験部４００は、送信側ブロック１２および受信側ブロック１４の組のそれぞれを、互いに非同期に動作させることができる。
　また、実行処理部４２０は、送信側ブロック１２および受信側ブロック１４の組のそれぞれを、互いに同期して動作させてもよい。この場合、実行処理部４２０は、送信側ブロック１２および受信側ブロック１４の組のそれぞれに同一のシーケンス（同一のパケットリスト）を与えて、互いに同期して実行を開始させる。これにより、試験部４００は、同一種類または異なる種類のパケット通信型インターフェイスを備えた複数の被試験デバイス５００を、並行して試験することができる。
　図１８は、本実施形態の変形例に係る試験部４００の構成の一例を示す。本変形例は、図１から図１７を参照して説明した試験部４００と略同一の構成および機能を採るので、以下、略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
　本変形例に係るパケット通信部４３４は、複数の送信側ブロック１２と、複数の受信側ブロック１４とを備える。一の送信側ブロック１２は、何れかの受信側ブロック１４と対応付けられる。対応する送信側ブロック１２および受信側ブロック１４は、同一のパケット通信部４３４内に設けられる。
　そして、複数の受信側ブロック１４のそれぞれは、受信部８２が受信したパケットに含まれる受信データを、複数の送信側ブロックのうち当該受信側ブロック１４に対応付けられた送信側ブロック内のパケットデータ列記憶部２６に格納する。このような変形例に係る試験部４００は、複数の被試験デバイス５００を並行して試験する場合に、受信データに応じた試験データ列を被試験デバイス５００毎に生成することができる。
　また、本変形例に係る試験部４００において、複数の受信側ブロック１４のそれぞれは、受信データおよび受信データに応じた値の少なくとも一方を演算処理部４１０へ転送してもよい。この場合、演算処理部４１０は、複数の受信側ブロック１４のうち一の受信側ブロック１４から転送された値を、試験プログラム中における代入式に応じて変数値として記憶する。
　そして、演算処理部４１０は、複数の送信側ブロックのうち一の送信側ブロックにおいて試験データ列に変数値を含めることを試験プログラムにより指定された場合に、変数値を当該一の送信側ブロック内の送信側のデータ処理部３２へ転送する。このような本変形例に係る試験部４００は、一の被試験デバイス５００から受信したパケットに含まれる受信データに応じた値を、他の被試験デバイス５００に送信するパケットに含めることができる。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１００　試験装置、２００　シミュレータ、３００　変換部、４００　試験部、５００　被試験デバイス、６００　シミュレーション環境、６１０　デバイスシミュレーションモデル、６２０　トランザクション・スティミュラス、６３０　アダプタ、３１０　パケット定義データ記憶部、３２０　取得部、３３０　パケット通信プログラム生成部、３４０　波形ダンプ記憶部、４１０　演算処理部、４２０　実行処理部、４３０　通信処理部、４４０　試験プログラム記憶部、４５０　プログラム供給部、４１２　変数記憶部、４１４　演算部、４２６　フロー制御部、４３２　パケットリスト記憶部、４３４　パケット通信部、４４２　通信ブロック抽出部、４４４　パケットリスト生成部、４４６　制御ブロック抽出部、４４８　制御プログラム生成部、４５２　演算ブロック抽出部、４５４　演算プログラム生成部、１２　送信側ブロック、１４　受信側ブロック、２２　パケットリスト処理部、２４　パケット命令列記憶部、２６　パケットデータ列記憶部、２８　下位シーケンサ、３２　データ処理部、３４　データ変換部、３６　送信部、４０　共通データ記憶部、４２　共通データポインタ、４４　個別データ記憶部、４６　個別データポインタ、５２　レジスタ、５４　前段選択部、５６　演算器、６０　後段選択部、７２　シリアライザ、７４　フォーマットコントローラ、７６　ドライバ、８２　受信部、８４　判定部、８６　レベルコンパレータ、８８　タイミングコンパレータ、９０　デシリアライザ、９２　位相調整部、９４　ハント部

Claims (7)

  1. 　被試験デバイスを試験する試験装置であって、
    　前記被試験デバイスからパケットを受信する受信部と、
    　前記被試験デバイスに対して送信するパケットに応じた試験データ列中に、前記受信部が受信したパケットに含まれる受信データに応じた値を含める送信データ処理部と、
    　前記送信データ処理部が生成した前記試験データ列を前記被試験デバイスに対して送信する送信部と、
    　を備える試験装置。
  2. 　複数種類のパケットのそれぞれに含まれるデータ列および前記受信部が受信したパケットに含まれる前記受信データを記憶するパケットデータ列記憶部と、
    　を更に備え、
    　前記送信データ処理部は、前記パケットデータ列記憶部からデータを読み出して、前記被試験デバイスに対して送信するパケットのデータ列における予め指定された部分を前記受信データに応じた値とした前記試験データ列を生成する
    　請求項１に記載の試験装置。
  3. 　前記送信データ処理部は、前記被試験デバイスに対して送信するパケットのデータ列における予め指定された部分を前記受信データとした前記試験データ列を生成する請求項２に記載の試験装置。
  4. 　前記被試験デバイスから受信すべき第２のパケットに応じた試験データ列中に、前記受信部が既に受信した第１のパケットに含まれる前記受信データに応じた値を含める受信データ処理部と、
    　前記受信部が受信した前記第２のパケットのデータ列を、前記受信データ処理部が生成した前記試験データ列と比較した結果に基づいて、前記被試験デバイスとの間の通信の良否を判定する判定部と、
    　を更に備える請求項２または３に記載の試験装置。
  5. 　前記送信データ処理部、前記送信部、および前記パケットデータ列記憶部をそれぞれ有する複数の送信側ブロックと、
    　前記受信部、前記受信データ処理部、および前記判定部をそれぞれ有する複数の受信側ブロックと、
    　を更に備え、
    　前記複数の受信側ブロックのそれぞれは、前記受信部が受信した前記パケットに含まれる前記受信データを、前記複数の送信側ブロックのうち対応付けられた送信側ブロック内の前記パケットデータ列記憶部に格納する
    　請求項４に記載の試験装置。
  6. 　前記被試験デバイスを試験するための試験プログラム中における、演算式を処理する演算処理部を更に備え、
    　前記複数の受信側ブロックのそれぞれは、前記受信データおよび前記受信データに応じた値の少なくとも一方を前記演算処理部へ転送し、
    　前記演算処理部は、
    　前記複数の受信側ブロックのうち一の受信側ブロックから転送された値を、前記試験プログラム中における代入式に応じて変数値として記憶し、
    　前記複数の送信側ブロックのうち一の送信側ブロックにおいて前記試験データ列に前記変数値を含めることを前記試験プログラムにより指定された場合に、前記変数値を当該一の送信側ブロック内の前記送信データ処理部へ転送する
    　請求項５に記載の試験装置。
  7. 　被試験デバイスを試験する試験方法であって、
    　前記被試験デバイスからパケットを受信し、
    　受信したパケットに含まれる受信データに応じた値を含めて、前記被試験デバイスに対して送信するパケットに応じた試験データ列を生成し、
    　生成した前記試験データ列を前記被試験デバイスに対して送信する
    　試験方法。
PCT/JP2009/002547 2008-12-08 2009-06-05 試験装置および試験方法 WO2010067473A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010541955A JP4934222B2 (ja) 2008-12-08 2009-06-05 試験装置および試験方法
US12/569,806 US8483073B2 (en) 2008-12-08 2009-09-29 Test apparatus and test method
TW098141765A TWI392889B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/329,635 US8059547B2 (en) 2008-12-08 2008-12-08 Test apparatus and test method
US12/329,635 2008-12-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
US12/329,635 Continuation-In-Part US8059547B2 (en) 2008-06-20 2008-12-08 Test apparatus and test method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/569,806 Continuation US8483073B2 (en) 2008-12-08 2009-09-29 Test apparatus and test method

Publications (1)

Publication Number Publication Date
WO2010067473A1 true WO2010067473A1 (ja) 2010-06-17

Family

ID=42230947

Family Applications (11)

Application Number Title Priority Date Filing Date
PCT/JP2009/002405 WO2010067472A1 (ja) 2008-12-08 2009-05-29 試験装置および試験方法
PCT/JP2009/002404 WO2010067471A1 (ja) 2008-12-08 2009-05-29 試験装置およびデバッグ方法
PCT/JP2009/002403 WO2010067470A1 (ja) 2008-12-08 2009-05-29 試験装置および試験方法
PCT/JP2009/002401 WO2010067468A1 (ja) 2008-12-08 2009-05-29 試験装置および試験方法
PCT/JP2009/002402 WO2010067469A1 (ja) 2008-12-08 2009-05-29 試験装置および試験方法
PCT/JP2009/002560 WO2010067476A1 (ja) 2008-12-08 2009-06-05 試験装置、変換回路、および、試験方法
PCT/JP2009/002556 WO2010067474A1 (ja) 2008-12-08 2009-06-05 試験装置および試験方法
PCT/JP2009/002547 WO2010067473A1 (ja) 2008-12-08 2009-06-05 試験装置および試験方法
PCT/JP2009/002559 WO2010067475A1 (ja) 2008-12-08 2009-06-05 試験装置、試験方法、およびプログラム
PCT/JP2009/003159 WO2010067482A1 (ja) 2008-12-08 2009-07-07 試験装置および試験方法
PCT/JP2009/006610 WO2010067558A1 (ja) 2008-12-08 2009-12-03 試験装置および試験方法

Family Applications Before (7)

Application Number Title Priority Date Filing Date
PCT/JP2009/002405 WO2010067472A1 (ja) 2008-12-08 2009-05-29 試験装置および試験方法
PCT/JP2009/002404 WO2010067471A1 (ja) 2008-12-08 2009-05-29 試験装置およびデバッグ方法
PCT/JP2009/002403 WO2010067470A1 (ja) 2008-12-08 2009-05-29 試験装置および試験方法
PCT/JP2009/002401 WO2010067468A1 (ja) 2008-12-08 2009-05-29 試験装置および試験方法
PCT/JP2009/002402 WO2010067469A1 (ja) 2008-12-08 2009-05-29 試験装置および試験方法
PCT/JP2009/002560 WO2010067476A1 (ja) 2008-12-08 2009-06-05 試験装置、変換回路、および、試験方法
PCT/JP2009/002556 WO2010067474A1 (ja) 2008-12-08 2009-06-05 試験装置および試験方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
PCT/JP2009/002559 WO2010067475A1 (ja) 2008-12-08 2009-06-05 試験装置、試験方法、およびプログラム
PCT/JP2009/003159 WO2010067482A1 (ja) 2008-12-08 2009-07-07 試験装置および試験方法
PCT/JP2009/006610 WO2010067558A1 (ja) 2008-12-08 2009-12-03 試験装置および試験方法

Country Status (5)

Country Link
US (1) US8059547B2 (ja)
JP (11) JP4536160B2 (ja)
CN (2) CN102246471A (ja)
TW (11) TWI401914B (ja)
WO (11) WO2010067472A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015133552A (ja) * 2014-01-09 2015-07-23 日本電信電話株式会社 通信試験方法、装置及びプログラム

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8483073B2 (en) * 2008-12-08 2013-07-09 Advantest Corporation Test apparatus and test method
US8489837B1 (en) 2009-06-12 2013-07-16 Netlist, Inc. Systems and methods for handshaking with a memory module
US8060333B2 (en) * 2009-09-10 2011-11-15 Advantest Corporation Test apparatus and test method
US8797880B2 (en) * 2010-02-09 2014-08-05 Juniper Networks, Inc. Remote network device component testing
US8963937B2 (en) * 2011-02-10 2015-02-24 Novatek Microelectronics Corp. Display controller driver and testing method thereof
TWI418816B (zh) * 2011-03-02 2013-12-11 Nat Univ Chung Hsing 高解析度高頻之影像處理晶片的驗證系統
US9727442B2 (en) * 2014-05-08 2017-08-08 Mitsubishi Electric Corporation Engineering tool, program editing device, and program editing system
US11617241B2 (en) 2014-10-22 2023-03-28 Semisilicon Technology Corp. Pixel-controlled LED light string and method of operating the same
US11570866B2 (en) 2014-10-22 2023-01-31 Semisilicon Technology Corp. Pixel-controlled LED light string and method of operating the same
US10874010B2 (en) 2014-10-22 2020-12-22 Semisilicon Technology Corp. Pixel-controlled LED light with burnable sequence and method of operating the same
CN107615084A (zh) * 2015-05-20 2018-01-19 深圳瀚飞科技开发有限公司 智能电子开发测试系统
CN105808469B (zh) 2016-03-21 2018-12-25 北京小米移动软件有限公司 数据处理方法、装置、终端及智能设备
JP6793524B2 (ja) * 2016-11-01 2020-12-02 株式会社日立製作所 ログ解析システムおよびその方法
CN108254672B (zh) * 2018-01-18 2021-06-04 上海华虹宏力半导体制造有限公司 一种改进的伪四线测试方法及其测试结构
TWI702411B (zh) * 2019-05-16 2020-08-21 致茂電子股份有限公司 多通道測試裝置
TWI705732B (zh) * 2019-07-25 2020-09-21 矽誠科技股份有限公司 可燒錄定序之點控發光二極體燈及其操作方法
CN112351540A (zh) * 2019-08-06 2021-02-09 矽诚科技股份有限公司 可刻录定序的点控发光二极管灯及其操作方法
US11313904B2 (en) * 2019-11-24 2022-04-26 Global Unichip Corporation Testing device and testing method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10171735A (ja) * 1996-12-05 1998-06-26 Nippon Telegr & Teleph Corp <Ntt> ネットワークサービス管理方法
JPH11168527A (ja) * 1997-12-04 1999-06-22 Nec Eng Ltd 伝送線路障害検出システム
JP2000112838A (ja) * 1998-10-06 2000-04-21 Fujitsu Ltd データ転送試験装置
JP2002344563A (ja) * 2001-05-11 2002-11-29 Matsushita Electric Works Ltd 長期安定化試験システム
JP2007281801A (ja) * 2006-04-05 2007-10-25 Fuji Xerox Co Ltd 情報処理装置、コンピュータの制御方法及びプログラム
WO2008114701A1 (ja) * 2007-03-21 2008-09-25 Advantest Corporation 試験装置および電子デバイス

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02243039A (ja) * 1989-03-15 1990-09-27 Nec Corp 試験制御装置
JPH02250120A (ja) * 1989-03-23 1990-10-05 Hokuriku Nippon Denki Software Kk 情報処理システム試験診断プログラム自動化方式
DE4100899A1 (de) * 1990-01-17 1991-07-18 Schlumberger Technologies Inc System fuer die steuerung des ablaufs von testsequenzen in einer informationsverarbeitungsvorrichtung
JPH04260151A (ja) 1991-02-14 1992-09-16 Nec Eng Ltd 通信制御装置
JP2751701B2 (ja) * 1991-12-24 1998-05-18 日本電気株式会社 半導体集積回路
JPH05244230A (ja) * 1992-02-27 1993-09-21 Hitachi Eng Co Ltd データ伝送試験装置
JPH05336171A (ja) * 1992-06-04 1993-12-17 Matsushita Electric Ind Co Ltd 情報送信装置
JP2755195B2 (ja) * 1994-12-08 1998-05-20 日本電気株式会社 半導体装置の製造方法及びその装置
JPH08335610A (ja) * 1995-06-08 1996-12-17 Advantest Corp 半導体デバイス解析装置
JPH09264933A (ja) * 1996-03-28 1997-10-07 Ando Electric Co Ltd Ｉｃテスタの並列試験方法
JP3612694B2 (ja) * 1996-03-29 2005-01-19 ソニー株式会社 被試験信号生成装置及びディジタルデータ信号出力装置
JPH10107871A (ja) * 1996-10-03 1998-04-24 Hitachi Ltd Ｄチャネル共有通信装置試験器および試験方法
US6360340B1 (en) * 1996-11-19 2002-03-19 Teradyne, Inc. Memory tester with data compression
JP3833341B2 (ja) * 1997-05-29 2006-10-11 株式会社アドバンテスト Ｉｃ試験装置のテストパターン発生回路
US6067651A (en) * 1998-02-20 2000-05-23 Hewlett-Packard Company Test pattern generator having improved test sequence compaction
US6212482B1 (en) * 1998-03-06 2001-04-03 Micron Technology, Inc. Circuit and method for specifying performance parameters in integrated circuits
JP2000040391A (ja) * 1998-05-13 2000-02-08 Advantest Corp メモリデバイス試験装置およびデ―タ選択回路
JPH11344528A (ja) * 1998-05-29 1999-12-14 Ando Electric Co Ltd Ｉｃテストシステム及びその通信方法
FR2787267B1 (fr) * 1998-12-14 2001-02-16 France Telecom Dispositif et procede de traitement d'une sequence de paquets d'information
US6678643B1 (en) * 1999-06-28 2004-01-13 Advantest Corp. Event based semiconductor test system
JP2001024650A (ja) * 1999-07-02 2001-01-26 Fujitsu Ltd Ａｔｍ交換機及びそれにおける回線装置の試験方法
JP2001134469A (ja) 1999-08-16 2001-05-18 Advantest Corp 半導体試験用プログラムデバッグ装置
JP4371488B2 (ja) * 1999-09-03 2009-11-25 富士通マイクロエレクトロニクス株式会社 デバイス試験評価システムおよびデバイス試験評価方法
JP2001211078A (ja) * 2000-01-25 2001-08-03 Sony Corp データ伝送方法及びデータ伝送装置
JP3478223B2 (ja) * 2000-02-10 2003-12-15 日本電気株式会社 スタッフィング制御回路
JP2001312416A (ja) * 2000-04-28 2001-11-09 Ando Electric Co Ltd Ｕｓｂデータシミュレーション装置、および、記憶媒体
JP4430801B2 (ja) 2000-08-03 2010-03-10 株式会社アドバンテスト 半導体メモリ試験装置
US6895011B1 (en) * 2000-08-15 2005-05-17 Lucent Technologies Inc. Method and apparatus for re-sequencing data packets
EP1326459B1 (en) * 2000-09-20 2008-04-23 Fujitsu Limited Mobile communication system
JP2002131397A (ja) * 2000-10-19 2002-05-09 Advantest Corp 半導体試験装置
JP2002152317A (ja) * 2000-11-10 2002-05-24 Fujitsu Ltd 試験装置
JP2002340980A (ja) * 2001-05-11 2002-11-27 Ando Electric Co Ltd 半導体集積回路試験装置及び試験方法
US6728916B2 (en) * 2001-05-23 2004-04-27 International Business Machines Corporation Hierarchical built-in self-test for system-on-chip design
JP3667265B2 (ja) * 2001-08-29 2005-07-06 アンリツ株式会社 通信プロトコル試験装置
JP3752212B2 (ja) 2002-09-30 2006-03-08 アンリツ株式会社 試験用パケット発生装置
FR2845551B1 (fr) * 2002-10-04 2005-01-14 Atlinks Poste telephonique, terminal multimedia et serveur
JP4238591B2 (ja) 2003-02-18 2009-03-18 沖電気工業株式会社 Ｌａｐｄ試験装置
JP2007057541A (ja) * 2003-03-31 2007-03-08 Advantest Corp 試験エミュレート装置
JP2005101754A (ja) * 2003-09-22 2005-04-14 Advantest Corp 送信機特性測定装置、方法、プログラムおよび記録媒体
US7073109B2 (en) * 2003-09-30 2006-07-04 Agilent Technologies, Inc. Method and system for graphical pin assignment and/or verification
TWI299407B (en) * 2003-11-26 2008-08-01 Advantest Corp Testing apparatus
US7107173B2 (en) * 2004-02-03 2006-09-12 Credence Systems Corporation Automatic test equipment operating architecture
TWI266070B (en) * 2004-03-19 2006-11-11 Realtek Semiconductor Corp Chip-level design under test verification environment and method thereof
TWI240345B (en) * 2004-06-28 2005-09-21 Advanced Semiconductor Eng A method for re-testing semiconductor device
JP4279751B2 (ja) * 2004-08-23 2009-06-17 株式会社アドバンテスト デバイスの試験装置及び試験方法
TWI267266B (en) * 2004-11-03 2006-11-21 Inventec Multimedia & Telecom Testing apparatus and method thereof
JP4546218B2 (ja) * 2004-11-05 2010-09-15 Ｎｅｃエンジニアリング株式会社 負荷試験方法および負荷試験システム
JP2006214839A (ja) * 2005-02-03 2006-08-17 Fujitsu Ltd メモリ内蔵デバイスへのテストパターン発生装置及びテストパターン発生方法
US8019333B2 (en) * 2005-03-14 2011-09-13 Qualcomm Incorporated Apparatus and methods for product acceptance testing on a wireless device
JP2006268357A (ja) * 2005-03-23 2006-10-05 Advantest Corp サンプリング装置、及び試験装置
EP1724599B1 (en) * 2005-05-20 2007-08-22 Agilent Technologies, Inc. Test device with test parameter adaptation
JP2006352290A (ja) 2005-06-14 2006-12-28 Nec Commun Syst Ltd シナリオ作成装置、試験システム、シナリオ作成方法及びプログラム
JP4829889B2 (ja) * 2005-08-25 2011-12-07 株式会社アドバンテスト Ｔｃｐハンドリング装置
JP2007096903A (ja) * 2005-09-29 2007-04-12 Rohm Co Ltd パラレルシリアル変換回路およびそれを用いた電子機器
JP2007123623A (ja) * 2005-10-28 2007-05-17 Fujitsu Ltd 半導体試験装置及び方法
US20070168729A1 (en) * 2005-12-06 2007-07-19 Mediatek Inc. System and method for testing and debugging electronic apparatus in single connection port
JP4873533B2 (ja) * 2005-12-15 2012-02-08 富士通株式会社 高速シリアル転送デバイス試験方法、プログラム及び装置
JP4946110B2 (ja) * 2006-03-17 2012-06-06 富士通セミコンダクター株式会社 半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラム
US20070283104A1 (en) * 2006-05-31 2007-12-06 International Business Machines Corporation Concurrent Hardware Selftest for Central Storage
TW200745888A (en) * 2006-06-05 2007-12-16 Inventec Corp Test system for automatically receiving test results and method thereof
JP2008042410A (ja) * 2006-08-03 2008-02-21 Fujitsu Ltd パケット転送試験装置およびパケット転送試験方法
JP2008072191A (ja) 2006-09-12 2008-03-27 Funai Electric Co Ltd リモコン装置
US7698088B2 (en) * 2006-11-15 2010-04-13 Silicon Image, Inc. Interface test circuitry and methods
JP4826788B2 (ja) * 2006-12-07 2011-11-30 横河電機株式会社 デバイステスタ
US7831863B2 (en) * 2007-01-11 2010-11-09 International Business Machines Corporation Method for enhancing the diagnostic accuracy of a VLSI chip
WO2008126179A1 (ja) * 2007-03-15 2008-10-23 Fujitsu Limited ネットワーク検証システム
JP4894575B2 (ja) * 2007-03-16 2012-03-14 ソニー株式会社 半導体評価装置およびその方法、並びにプログラム
US8102776B2 (en) * 2007-09-05 2012-01-24 Spirent Communications, Inc. Methods and apparatus for generating simulated network traffic
US20100110906A1 (en) * 2008-10-30 2010-05-06 Corrigent Systems Ltd Efficient full mesh load testing of network elements

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10171735A (ja) * 1996-12-05 1998-06-26 Nippon Telegr & Teleph Corp <Ntt> ネットワークサービス管理方法
JPH11168527A (ja) * 1997-12-04 1999-06-22 Nec Eng Ltd 伝送線路障害検出システム
JP2000112838A (ja) * 1998-10-06 2000-04-21 Fujitsu Ltd データ転送試験装置
JP2002344563A (ja) * 2001-05-11 2002-11-29 Matsushita Electric Works Ltd 長期安定化試験システム
JP2007281801A (ja) * 2006-04-05 2007-10-25 Fuji Xerox Co Ltd 情報処理装置、コンピュータの制御方法及びプログラム
WO2008114701A1 (ja) * 2007-03-21 2008-09-25 Advantest Corporation 試験装置および電子デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015133552A (ja) * 2014-01-09 2015-07-23 日本電信電話株式会社 通信試験方法、装置及びプログラム

Also Published As

Publication number Publication date
JP4595039B2 (ja) 2010-12-08
JPWO2010067558A1 (ja) 2012-05-17
TW201108669A (en) 2011-03-01
JPWO2010067468A1 (ja) 2012-05-17
TWI448702B (zh) 2014-08-11
TW201032529A (en) 2010-09-01
JP4885310B2 (ja) 2012-02-29
JPWO2010067474A1 (ja) 2012-05-17
TW201027096A (en) 2010-07-16
TW201027946A (en) 2010-07-16
CN102246471A (zh) 2011-11-16
JP4864163B2 (ja) 2012-02-01
TWI396411B (zh) 2013-05-11
JP4480798B1 (ja) 2010-06-16
WO2010067471A1 (ja) 2010-06-17
JP4934222B2 (ja) 2012-05-16
TW201028712A (en) 2010-08-01
JPWO2010067473A1 (ja) 2012-05-17
WO2010067476A1 (ja) 2010-06-17
TW201027091A (en) 2010-07-16
TWI389505B (zh) 2013-03-11
TW201106657A (en) 2011-02-16
TWI405987B (zh) 2013-08-21
WO2010067475A1 (ja) 2010-06-17
TW201027097A (en) 2010-07-16
JPWO2010067469A1 (ja) 2012-05-17
JPWO2010067476A1 (ja) 2012-05-17
TWI392889B (zh) 2013-04-11
TWI402521B (zh) 2013-07-21
TWI408391B (zh) 2013-09-11
JP4536159B2 (ja) 2010-09-01
TW201027945A (en) 2010-07-16
WO2010067482A1 (ja) 2010-06-17
TW201025925A (en) 2010-07-01
JP4757958B2 (ja) 2011-08-24
JPWO2010067472A1 (ja) 2012-05-17
US20100142383A1 (en) 2010-06-10
JP4644312B2 (ja) 2011-03-02
JP4870840B2 (ja) 2012-02-08
JPWO2010067482A1 (ja) 2012-05-17
JPWO2010067470A1 (ja) 2012-05-17
US8059547B2 (en) 2011-11-15
JP4536160B2 (ja) 2010-09-01
CN102239682A (zh) 2011-11-09
TWI401914B (zh) 2013-07-11
TWI412757B (zh) 2013-10-21
WO2010067468A1 (ja) 2010-06-17
TW201028709A (en) 2010-08-01
WO2010067469A1 (ja) 2010-06-17
WO2010067472A1 (ja) 2010-06-17
JPWO2010067475A1 (ja) 2012-05-17
JPWO2010067471A1 (ja) 2012-05-17
WO2010067558A1 (ja) 2010-06-17
WO2010067474A1 (ja) 2010-06-17
WO2010067470A1 (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
JP4934222B2 (ja) 試験装置および試験方法
US20110184687A1 (en) Test apparatus and test method
JP2011154026A (ja) 試験装置および試験方法
US8149721B2 (en) Test apparatus and test method
CN114548027A (zh) 在验证系统中追踪信号的方法、电子设备及存储介质
JP4843102B2 (ja) 試験装置および試験方法
US8483073B2 (en) Test apparatus and test method
US8060333B2 (en) Test apparatus and test method
US8165027B2 (en) Test apparatus and test method

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09831582

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2010541955

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09831582

Country of ref document: EP

Kind code of ref document: A1