TWI418816B - 高解析度高頻之影像處理晶片的驗證系統 - Google Patents
高解析度高頻之影像處理晶片的驗證系統 Download PDFInfo
- Publication number
- TWI418816B TWI418816B TW100106809A TW100106809A TWI418816B TW I418816 B TWI418816 B TW I418816B TW 100106809 A TW100106809 A TW 100106809A TW 100106809 A TW100106809 A TW 100106809A TW I418816 B TWI418816 B TW I418816B
- Authority
- TW
- Taiwan
- Prior art keywords
- comparison
- module
- memory
- reaction output
- signal
- Prior art date
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本發明是一種顯示晶片之驗證系統,尤其是關於一種適用於高解析度、高頻之影像處理晶片的驗證系統。
請參考第五圖,一般的影像處理晶片測試方式是使用一電腦91以及與該電腦91連接之一晶片測試板(Chip Testing Board,CTB,92),該電腦91將一測試資料傳送至該晶片測試板92對一晶片922開始進行檢測,該晶片測試板92則將測試的結果訊號輸出至一顯示器93(依循路徑A)予以顯示以進行人工檢測,或回送至該電腦91(依循路徑B)進行自動檢測驗證。
然而,隨著顯示技術的快速進步以及市場追求高解析度的趨勢,原來主流的顯示標準NTSC(720×480,29.97fps(frame per second),掃瞄線為525P)及PAL(720×576,25fps,掃瞄線為625P)已經提升至SDTV、HDTV,甚至更有利用畫面補差(interpolation)提升顯示畫面切換頻率(由30fps提升至60fps或120fps)技術以提昇畫面流暢性的顯示標準;對於這些解析度逐漸升高、畫面切換頻率日益增快的狀況下,不論是以電腦91或顯示器93之檢測方式早已不敷使用且不切實際,因為,當解析度、畫面切換頻率快速增加,該晶片測試板92所需接受的資料量非常大(例如1080P,60fps),使該電腦91及晶片測試板92之介面頻寬、該電腦91之一中央處理器之處理能力或記憶體所需儲存的資料數量等都是非常大、難以解決的棘手問題,使晶片檢測無法自動化、且變得繁冗、複雜、高成本;而且,目前之檢測技術並無法進行晶片檢測之即時比對工作,無法即時確定晶片是否正常,讓檢測時程拉長、沒有效率。
為了解決既有之顯示晶片檢測技術應用在高解析、高畫面掃瞄速度時,無法負荷龐大的數據資料,無法自動化、測試複雜繁冗、測試成本高,以及無法即時檢測使檢測時程增加等諸多技術問題,本發明採用多工處理與資料整合運算,讓測試變得更為快速,達到自動化、簡化測試程序、降低成本等技術功效。
本發明提供一種高解析度高頻之影像處理晶片的驗證系統,其包含一控制運算模組以及分別與該控制運算模組電性連接之一輸入平台以及一檢測比較模組,其中:該輸入平台輸入一測試影像訊號予安裝於該輸入平台之一待測晶片,讀取該待測晶片之一反應輸出訊號,並將該反應輸出訊號經過一邏輯運算後多工分散輸出至該檢測比較模組;該檢測比較模組將多工分散輸出之該反應輸出訊號分散儲存於複數個記憶體中,再將分散儲存之反應輸出訊號分別依序與內部儲存之一正確反應訊號進行比較;及該控制運算模組將該檢測比較模組之比較結果予以計算並輸出。
其中,該邏輯運算為一互斥或運算。
其中,該邏輯運算為一加法運算。
其中,該高解析度高頻之影像處理晶片的驗證系統為一系統可程式晶片電路,該正確反應訊號儲存於一非暫態儲存之記憶體;該比較單元包含複數個比較組件所組成之一比較陣列,以及分別與該比較陣列連接之一反應輸出訊號暫存器、一正確反應訊號暫存器、一計數器以及一比較結果儲存器,其中:該正確反應訊號暫存器持續由該非暫態儲存之記憶讀入該正確反應訊號,該反應輸出訊號暫存器相應由各記憶體循序讀取該反應輸出訊號;各比較組件持續比較該正確反應訊號暫存器及該反應輸出訊號暫存器分別讀取資料進行比較,並將產生差異之資料位址記錄於該比較結果儲存器;該控制運算模組由該比較結果儲存器輸出該待測晶片之測試結果。
其中,每一比較組件配有一比較組件序號,且於該比較陣列進行每一筆比較判斷工作時,該計數器計數一次,該比較組件之比較結果配合比較組件序號及計數器之計數結果之加成結果,將該反應輸出訊號產生錯誤結果之資料位址紀錄於該比較結果儲存器。
其中,該輸入平台包含一多工訊號傳輸模組,該多工訊號傳輸模組包含複數個平行並列之快速訊號傳輸單元,該多工訊號傳輸模組持續接收該待測晶片之反應輸出訊號後,逐一分散指派至各快速訊號傳輸單元,使各快速訊號傳輸單元再分別將該反應輸出訊號傳送給該檢測比較模組。
其中,該檢測比較模組包含一比較單元、一記憶體控制單元以及複數個記憶體,該比較單元連接於該記憶體控制單元,各記憶體分別連接該記憶體控制單元,其中:該記憶體控制單元將各快速訊號傳輸單元輸出之反應輸出訊號分送儲存至各記憶體;一個以上的記憶體儲存該正確反應訊號;及該比較單元分別至各記憶體中讀取相應之該正確反應訊號與該反應輸出訊號進行比較。
藉此,本發明具有如下優點:
1.利用平行分工分散指派之方式以及分散儲存至複數個記憶體之方式,解決數據資料龐大、頻寬不足、無法自動化、測試複雜、成本過高等問題,且可以達到即時、快速檢測之技術功效。
2.利用邏輯運算方式有效減少所需比較處理、儲存之資料,讓硬體要求大幅降低,節省製作成本。
請參考第一圖,其為本發明之高解析度高頻之影像處理晶片的驗證系統之較佳實施例,其包含一控制運算模組10、一輸入平台20以及一檢測比較模組40,該控制運算模組10分別與該輸入平台20及該檢測比較模組40連接,該輸入平台20連接該檢測比較模組40。在實際應用方面,本實施例可以一分散之功能模組佈局實施。所謂分散之功
能模組可如下述範例:該控制運算模組10為一電腦,該輸入平台20及該檢測比較模組40則為分別與該電腦連接之一外接晶片測試座及一控制卡(例如PCI卡),該外接晶片測試座上可供一待測晶片22置於其上,由該電腦輸入一測試影像訊號(video sequence)進入該輸入平台20之待測晶片22,並以該檢測比較模組40測試比較該待測晶片22之一反應輸出訊號與一正確反應訊號(Golden Signal)之差異,使該控制運算模組10得依據該檢測比較模組40之比較結果判斷檢測該待測晶片22之正確性。
該待測晶片22係依據高解析度高畫面切換頻率之市場需求下所設計,欲達成即時測試該待測晶片22,必須考慮該控制運算模組10、該輸入平台20以及該檢測比較模組40之間訊號傳遞的可能性與可實施性,以下利用目前高解析度顯示器之需求,計算本實施例之各模組間的訊號傳遞之頻寬需求:1920x1080(resolution)x120fps(frame per second)x10bppx3(RGB)=7.46496Gb/s(933.12MB/s)。所以,為了維持前述的比對運算,本實施例之該控制運算模組10、該輸入平台20以及該檢測比較模組40本身之運算處理與之間連結的訊號傳遞頻寬必須有足夠,才可負擔目前龐大資料處理與傳輸,例如該控制運算模組10與該輸入平台20之間可以採用HDMI之連接,其他模組之間可以用LVDS等連接。本實施例以平行化之架構解決訊號傳輸與處理之頻寬與速度的需求,該輸入平台包含一多工訊號傳輸模組23,該多工訊號傳輸模組23係包含複數個平行並列之快速訊號傳輸單元232,該多工訊號傳輸模組23接收
該待測晶片22之反應輸出訊號後,將持續接收之該反應輸出訊號逐一分散指派至各快速訊號傳輸單元232,各快速訊號傳輸單元232再分別將該反應輸出訊號傳送給該檢測比較模組40。該快速訊號傳輸單元232可以利用該反應輸出訊號之畫面(frame)及每一畫面之中的像素(pixel)作為分散指派之基準,即該多工訊號傳輸模組23以畫面中之像素之排列順序(1×1,1×2,1×3,....,2×1,....,2×1080,...1920×1080)逐一且循環指派給各快速訊號傳輸單元232,如此,每一快速訊號傳輸單元232所需負擔的傳輸量變少,訊號傳輸之頻寬瓶頸也可解決。
該檢測比較模組40包含一比較單元42、一記憶體控制單元44以及複數個記憶體46,該比較單元42連接於該記憶體控制單元44,該記憶體46則分別連接該記憶體控制單元44。當該待測晶片22之反應輸出訊號讀入該檢測比較模組40之後,該記憶體控制單元44將各快速訊號傳輸單元232輸出之反應輸出訊號分送至各記憶體46,本實施例用來儲存該反應輸出訊號之記憶體46數量與該快速訊號傳輸單元232之數量對應,使該反應輸出訊號可以即時、持續地存入該記憶體46中。複數個該記憶體46除了用來儲存該反應輸出訊號之外,可選一個以上的記憶體46用來儲存該正確反應訊號,如此,該比較單元42可以使用該正確反應訊號與各記憶體46中所儲存的反應輸出訊號比較,確認該待測晶片22是否能正確處理所輸入的測試影像訊號。
進一步地,隨著該測試影像訊號之影像長度增長,該記憶體46所需的容量很大,為了減少所需之該記憶體46
容量以降低成本,可以先將一定數量的該反應輸出訊號先經過一邏輯運算之後,再與同樣經過邏輯運算後的該正確反應訊號進行比較。舉例說明之,原來該記憶體控制單元44可將16bytes之該反應輸出訊號先經過一互斥或(XORoperation)運算或一加法運算(AND operation)之後,產生1~2bytes長度之結果,再將縮短的運算結果分散存入各記憶體46中,以進行比較判斷結果之正確性。
本實施例雖以該比較單元42進行初步的結果之比較之後再將初步比較檢測結果送至該控制運算模組10以將檢測結果輸出給使用者或測試者,然,該比較單元42之比較判斷工作亦可由該控制運算模組10取代,同樣可以達到即時進行該待測晶片22之比較判斷之效果。
請參考第二圖至第四圖,其為本發明之第二較佳實施例,本發明亦可以一系統可程式晶片電路(SOPC,System on-a-programmable-chip)完成:該測試影像訊號輸入該系統可程式晶片電路上所安裝之待測晶片22進行處理,將反應輸出訊號以前述之平行分散頻寬的傳輸方式輸出至該比較單元42A,其中,該反應輸出訊號可以先經過該邏輯運算後才輸出至該比較單元42A,藉以節省硬體資源。
該SOPC將該正確反應訊號儲存於一非暫態儲存之記憶體(如flash memory,ROM),在該比較單元42A開始讀入該反應輸出訊號之前,先將該正確反應訊號讀入該記憶體46A,為了加快處理速度,SOPC之記憶體46A可以是快閃記憶體(SRAM)。本實施例之SOPC的比較單元42A之實體佈局可以如第三圖所示,其包含複數個比較組件421A所組成之一比較陣列,以及分別與該比較陣列連接之一反應輸出訊號暫存器423A、一正確反應訊號暫存器425A、一計數器427A以及一比較結果儲存器429A。使用時,該正確反應訊號暫存器425A持續由該非暫態儲存之記憶中讀入該正確反應訊號中,該反應輸出訊號也相應依序輸入至該反應輸出訊號暫存器423A中;之後,暫存器423A、425A內儲之反應輸出訊號及正確反應訊號依序分派至各比較組件421A進行比較差異,並將比較結果儲存於該比較結果儲存器429A。為了讓該控制運算模組10後續處理比較結果時能夠得知、判斷產生錯誤的資料位址,並輸出測試結果,本實施例之每一比較組件421A均配有一比較組件序號,同時在進行該比較陣列進行每一筆比較判斷工作時,該計數器427A則計數一次,如此,該比較組件421A之比較結果即可配合比較組件序號及計數器之計數結果之加成結果,將該反應輸出訊號產生錯誤結果之資料位址紀錄於該比較結果儲存器429A。完成比較後再交給該控制運算模組10將該待測晶片22之總體檢測結果輸出。
類似地,該反應輸出訊號、該正確反應訊號也可以先經過邏輯運算之後再以該比較單元42A進行比較,藉以減少硬體之需求,達到節省成本及快速檢測之效果。
10‧‧‧控制運算模組
20‧‧‧輸入平台
22‧‧‧待測晶片
23‧‧‧多工訊號傳輸模組
232‧‧‧快速訊號傳輸單元
40‧‧‧檢測比較模組
42,42A‧‧‧比較單元
421A‧‧‧比較組件
423A‧‧‧反應輸出訊號暫存器
425A‧‧‧正確反應訊號暫存器
427A‧‧‧計數器
429A‧‧‧比較結果儲存器
44‧‧‧記憶體控制單元
46,46A‧‧‧記憶體
第一圖為本發明較佳實施例之系統方塊示意圖。
第二圖為本發明第二實施例之系統方塊示意圖。
第三圖為本發明第二實施例之一比較單元之方塊示意圖。
第四圖為本發明之一比較組件之方塊示意圖。
第五圖為既有之一顯示晶片之測試系統方塊示意圖。
10...控制運算模組
20...輸入平台
22...待測晶片
23...多工訊號傳輸模組
232...快速訊號傳輸單元
40...檢測比較模組
42...比較單元
44...記憶體控制單元
46...複數個記憶體
Claims (7)
- 一種高解析度高頻之影像處理晶片的驗證系統,其包含一控制運算模組以及分別與該控制運算模組電性連接之一輸入平台以及一檢測比較模組,其中:該輸入平台輸入一測試影像訊號予安裝於該輸入平台之一待測晶片,讀取該待測晶片之一反應輸出訊號,並將該反應輸出訊號經過一邏輯運算後多工分散輸出至該檢測比較模組;該檢測比較模組將多工分散輸出之該反應輸出訊號分散儲存於複數個記憶體中,再將分散儲存之反應輸出訊號分別依序與內部儲存之一正確反應訊號進行比較;及該控制運算模組將該檢測比較模組之比較結果予以計算並輸出。
- 如申請專利範圍第1項所述的高解析度高頻之影像處理晶片的驗證系統,其中,該邏輯運算為一互斥或運算。
- 如申請專利範圍第1項所述的高解析度高頻之影像處理晶片的驗證系統,其中,該邏輯運算為一加法運算。
- 如申請專利範圍第1或2或3項所述的高解析度高頻之影像處理晶片的驗證系統,其為一系統可程式晶片電路,該正確反應訊號儲存於一非暫態儲存之記憶體;該比較單元包含複數個比較組件所組成之一比較陣列,以及分別與該比較陣列連接之一反應輸出訊號暫存器、一正確反應訊號暫存器、一計數器以及一比較結果儲存器,其中:該正確反應訊號暫存器持續由該非暫態儲存之記憶讀入該正確反應訊號,該反應輸出訊號暫存器相應由各記憶體循序讀取該反應輸出訊號;各比較組件持續比較該正確反應訊號暫存器及該反應輸出訊號暫存器分別讀取資料進行比較,並將產生差異之資料位址記錄於該比較結果儲存器;該控制運算模組由該比較結果儲存器輸出該待測晶片之測試結果。
- 如申請專利範圍第4項所述的高解析度高頻之影像處理晶片的驗證系統,每一比較組件配有一比較組件序號,且於該比較陣列進行每一筆比較判斷工作時,該計數器計數一次,該比較組件之比較結果配合比較組件序號及計數器之計數結果之加成結果,將該反應輸出訊號產生錯誤結果之資料位址紀錄於該比較結果儲存器。
- 如申請專利範圍第1或2或3項所述的高解析度高頻之影像處理晶片的驗證系統,該輸入平台包含一多工訊號傳輸模組,該多工訊號傳輸模組包含複數個平行並列之快速訊號傳輸單元,該多工訊號傳輸模組持續接收該待測晶片之反應輸出訊號後,逐一分散指派至各快速訊號傳輸單元,使各快速訊號傳輸單元再分別將該反應輸出訊號傳送給該檢測比較模組。
- 如申請專利範圍第6項所述的高解析度高頻之影像處理晶片的驗證系統,該檢測比較模組包含一比較單元、一記憶體控制單元以及複數個記憶體,該比較單元連接於該記憶體控制單元,各記憶體分別連接該記憶體控制單元,其中:該記憶體控制單元將各快速訊號傳輸單元輸出之反應輸出訊號分送儲存至各記憶體;一個以上的記憶體儲存該正確反應訊號;及該比較單元分別至各記憶體中讀取相應之該正確反應訊號與該反應輸出訊號進行比較。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100106809A TWI418816B (zh) | 2011-03-02 | 2011-03-02 | 高解析度高頻之影像處理晶片的驗證系統 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100106809A TWI418816B (zh) | 2011-03-02 | 2011-03-02 | 高解析度高頻之影像處理晶片的驗證系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201237433A TW201237433A (en) | 2012-09-16 |
TWI418816B true TWI418816B (zh) | 2013-12-11 |
Family
ID=47223130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100106809A TWI418816B (zh) | 2011-03-02 | 2011-03-02 | 高解析度高頻之影像處理晶片的驗證系統 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI418816B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI475237B (zh) * | 2013-01-18 | 2015-03-01 | Giga Byte Tech Co Ltd | 多影像訊號之檢測系統及其檢測方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5726997A (en) * | 1993-10-12 | 1998-03-10 | At & T Global Inf Solution | Apparatus and method for testing of integrated circuits |
US5757203A (en) * | 1996-10-16 | 1998-05-26 | Hewlett-Packard Company | Multiple on-chip IDDQ monitors |
US6930500B2 (en) * | 2003-08-01 | 2005-08-16 | Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College | IDDQ testing of CMOS mixed-signal integrated circuits |
TW200734658A (en) * | 2006-03-10 | 2007-09-16 | King Yuan Electronics Co Ltd | IC testing system and method |
TW200746792A (en) * | 2005-09-23 | 2007-12-16 | Atelier Inf Et Electronique | Method and system for processing an image in order to test a CCD/CMOS sensor |
TW201027097A (en) * | 2008-12-08 | 2010-07-16 | Advantest Corp | Test apparatus and test method |
-
2011
- 2011-03-02 TW TW100106809A patent/TWI418816B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5726997A (en) * | 1993-10-12 | 1998-03-10 | At & T Global Inf Solution | Apparatus and method for testing of integrated circuits |
US5757203A (en) * | 1996-10-16 | 1998-05-26 | Hewlett-Packard Company | Multiple on-chip IDDQ monitors |
US6930500B2 (en) * | 2003-08-01 | 2005-08-16 | Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College | IDDQ testing of CMOS mixed-signal integrated circuits |
TW200746792A (en) * | 2005-09-23 | 2007-12-16 | Atelier Inf Et Electronique | Method and system for processing an image in order to test a CCD/CMOS sensor |
TW200734658A (en) * | 2006-03-10 | 2007-09-16 | King Yuan Electronics Co Ltd | IC testing system and method |
TW201027097A (en) * | 2008-12-08 | 2010-07-16 | Advantest Corp | Test apparatus and test method |
Also Published As
Publication number | Publication date |
---|---|
TW201237433A (en) | 2012-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9240163B2 (en) | Video wall | |
US10257440B2 (en) | Video matrix controller | |
US8749534B2 (en) | Low-cost and pixel-accurate test method and apparatus for testing pixel generation circuits | |
TWI548262B (zh) | 影像訊號的多重檢測系統及其多重檢測方法 | |
US20220345769A1 (en) | Image data processing device and method, and display device | |
KR101541771B1 (ko) | 디스플레이 검사장비의 디스플레이포트 fpga모듈 | |
CN106851183B (zh) | 基于fpga的多路视频处理系统及其方法 | |
TWI475237B (zh) | 多影像訊號之檢測系統及其檢測方法 | |
TWI418816B (zh) | 高解析度高頻之影像處理晶片的驗證系統 | |
WO2024060506A1 (zh) | 一种基板管理控制芯片调试方法、装置、设备及可读介质 | |
TW201106153A (en) | Output test method, system and platform for electrical device | |
CN101996613B (zh) | 电子装置输出测试方法、系统及平台 | |
CN113377592B (zh) | 芯片的检测方法及装置、计算机可读存储介质及电子设备 | |
KR20150047810A (ko) | 디스플레이 패널 검사를 위한 이미지 전송 장치 및 디스플레이 패널 검사 방법 | |
KR101597024B1 (ko) | 액정디스플레이 검사용 이미지패턴 업로딩장치와 그 방법 | |
US20230237971A1 (en) | Circuit and method for video data conversion and display device | |
KR101552826B1 (ko) | 디스플레이 패널의 불량 테스트 시스템 | |
CN110557581A (zh) | 一种超高清分辨率下多接口转多接口的系统及其兼容方法 | |
TWI555005B (zh) | 影像數據測試方法及系統 | |
CN114500767A (zh) | 输入视频源调节方法、装置、视频输入卡和视频处理设备 | |
TWM567898U (zh) | 自動調整輸出通道的多電腦切換裝置 | |
CN111414282B (zh) | 数据排序转换装置及应用数据排序转换装置的显示器测试系统与测试方法 | |
CN104424910B (zh) | 图像处理装置、图像处理芯片及图像处理方法 | |
US8229271B2 (en) | Microcomputer, system including the same, and data transfer device | |
JP5896642B2 (ja) | 映像処理装置、映像処理方法、及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |