WO2024060506A1 - 一种基板管理控制芯片调试方法、装置、设备及可读介质 - Google Patents

一种基板管理控制芯片调试方法、装置、设备及可读介质 Download PDF

Info

Publication number
WO2024060506A1
WO2024060506A1 PCT/CN2023/077174 CN2023077174W WO2024060506A1 WO 2024060506 A1 WO2024060506 A1 WO 2024060506A1 CN 2023077174 W CN2023077174 W CN 2023077174W WO 2024060506 A1 WO2024060506 A1 WO 2024060506A1
Authority
WO
WIPO (PCT)
Prior art keywords
module
data
control chip
video data
management control
Prior art date
Application number
PCT/CN2023/077174
Other languages
English (en)
French (fr)
Inventor
张贞雷
李拓
满宏涛
邹晓峰
刘刚
魏红杨
Original Assignee
苏州元脑智能科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 苏州元脑智能科技有限公司 filed Critical 苏州元脑智能科技有限公司
Publication of WO2024060506A1 publication Critical patent/WO2024060506A1/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing

Definitions

  • the present application relates to the field of computers, and more specifically to a method, device, equipment and readable medium for debugging video functions in a substrate management control chip.
  • the video processing process in the traditional baseboard management control chip is that the video data on the server host side is transferred to the VGA (Video Graphics Array, video graphics array) of the baseboard management control chip through PCIe (peripheral component interconnect express, high-speed serial computer expansion bus standard) for processing
  • the original video data in RGB (RGB color mode, RGB color mode) format is generated, first cached to the off-chip DDR (Double Data Rate, double rate synchronous dynamic random access memory), and then the RGB original data is captured through the data capture module
  • the original RGB format video data is converted into YUV (color encoding method) format data through the color space conversion module (RGB2YUV), and then the Y, U, and V data are cached using the on-chip storage resources (FIFO , First In First Out, first in, first out), according to the requirements of the downstream JPEG (Joint Photographic Experts Group, Joint Photographic Experts Group) compression format, and according to the BLOCK (block) format conversion sequence, the BLOCK
  • the FIFO depth is 16384 and the width is 8bits to ensure that the FIFO will not be full. Will lose numbers.
  • the JPEG compression IP supports YUV444/YUV422/YUV420 compression format
  • the data is written to DDR.
  • the EMAC (network card) driver reads the compressed data and transmits the video data to Remote, perform remote display.
  • the purpose of the embodiments of the present application is to propose a method, device, equipment and readable medium for debugging video functions in a substrate management control chip.
  • the video function of the substrate management control chip can be greatly improved.
  • the speed of functional debugging shortens the project cycle, speeds up the process of starting mass production chips, and ensures the success of mass production tape-out.
  • one aspect of the embodiments of the present application provides a method for debugging video functions in a baseboard management control chip, including the following steps:
  • the code of the abnormal module is modified.
  • the detection module includes a data capture module, a color space conversion module, a BLOCK conversion module and a compressed data output module.
  • detecting the functions of each module in the baseboard management control chip includes:
  • verifying the video data in the second memory includes:
  • the video data in the second memory is verified using the video data to be tested stored in the first memory.
  • the data to be tested includes one or more frames of video data with a resolution of 640*480.
  • detecting the functions of each module in the baseboard management control chip includes:
  • the data to be tested includes one or more lines of video data with a resolution of 640*480.
  • detecting the functions of each module in the baseboard management control chip includes:
  • the data to be tested includes 16 lines or 32 lines of video data with a resolution of 640*480.
  • detecting the functions of each module in the baseboard management control chip includes:
  • the data to be tested includes complete JPGE compressed data of a threshold number of frames.
  • Each self-test sub-module receives an enable signal from the controller so that the self-test sub-module detects the function of the corresponding module.
  • Another aspect of the embodiment of the present application also provides a device for debugging video functions in a baseboard management control chip.
  • the device includes:
  • a judgment module configured to perform tape-out backtesting in response to the baseboard management control chip, and to judge whether the video function of the baseboard management control chip is abnormal
  • a detection module configured to detect the functions of each module in the baseboard management control chip in response to abnormal video functions of the baseboard management control chip;
  • the processing module is configured to modify the code of the abnormal module in response to the detection result of the module being that the module function is abnormal.
  • the detection module is further configured to:
  • the detection module is further configured to:
  • the detection module is further configured to:
  • the video data to be tested is stored in the first memory, and the video data to be tested is sent to the BLOCK conversion module for processing;
  • the detection module is further configured to:
  • Another aspect of the embodiments of the present application also provides a computer device, which includes:
  • the memory stores computer instructions that can be run on the processor. When the instructions are executed by the processor, the steps of any of the above methods are implemented.
  • Another aspect of the embodiment of the present application also provides a computer non-volatile readable storage medium.
  • the computer non-volatile readable storage medium stores a computer program.
  • the computer program is executed by a processor, any one of the above is implemented. The steps of the method.
  • the present application has the following beneficial technical effects:
  • the method for debugging the video function in the baseboard management control chip provided by the embodiment of the present application can determine whether the video function of the baseboard management control chip is abnormal by performing tape-out backtesting in response to the baseboard management control chip; in response to When the video function of the baseboard management control chip is abnormal, the functions of each module in the baseboard management control chip are detected; in response to the detection result of the module indicating that the module function is abnormal, the technical solution of modifying the code of the abnormal module can greatly Improving the speed of video function debugging of substrate management control chips and shortening the project cycle can speed up the process of starting mass production chips and ensure the success of mass production tape-out.
  • Figure 1 is a schematic flow chart of a method for debugging video functions in a substrate management control chip according to an embodiment of the present application
  • Figure 2 is a schematic diagram of the video function debugging architecture in the baseboard management control chip according to one embodiment of the present application
  • FIG3 is a schematic diagram of a DATA_CAP_HW_CHECK submodule according to an embodiment of the present application
  • FIG4 is a schematic diagram of a Color_Conver_HW_CHECK submodule according to an embodiment of the present application.
  • Figure 5 is a schematic diagram of the BLOCK_GEN_HW_CHECK sub-module according to an embodiment of the present application
  • Figure 6 is a schematic diagram of the CMP_DATA_OUT_HW_CHECK sub-module according to an embodiment of the present application
  • Figure 7 is a schematic diagram of a device for debugging video functions in a baseboard management control chip according to an embodiment of the present application
  • Figure 8 is a schematic diagram of a computer device according to an embodiment of the present application.
  • Figure 9 is a schematic diagram of a computer non-volatile readable storage medium according to an embodiment of the present application.
  • Figure 1 shows a schematic flow chart of the method.
  • the method may include the following steps:
  • Chip tape-out is generally divided into MPW (Multi Project Wafer) tape-out and mass production tape-out.
  • MPW tape-out is also called multi-project wafer tape-out. Multiple integrated circuit designs with the same process are placed on the same wafer for tape-out processing. Each design variety can obtain dozens of chip samples for experiments and verification tests in the product development stage.
  • the cost of MPW tape-out is shared by all projects participating in MPW according to the chip area. The actual cost is only 5%-10% of the original, which greatly reduces the cost and risk of the integrated circuit development stage.
  • the application scenario of this application is for the test after the MPW tape-out regression.
  • this application can be used to exclude whether it is a design abnormality and the specific module where the abnormality occurs.
  • S2 responds to the video function abnormality of the baseboard management control chip and detects the functions of each module in the baseboard management control chip.
  • self-test submodules are set up for each module in the baseboard management control chip. If the video function of the baseboard management control chip is found to be abnormal, the driver will issue a register configuration to enable the video function SELF_CHECK (self-test). Function. That is, each self-test sub-module accepts the configuration of CFG_REGS (configuration file) and enables the self-test function of each sub-module.
  • S3 responds to the detection result of the module that the module function is abnormal, and modifies the code of the abnormal module. If the module's detection result is normal, no processing is required. If the module's detection result is abnormal, the module's design code needs to be reorganized and modified until all module functions are normal.
  • the speed of debugging the video function of the substrate management control chip can be greatly improved, the project cycle can be shortened, the process of starting mass production chips can be accelerated, and the success of mass production tape-out can be ensured.
  • the detection module includes a data capture module, a color space conversion module, a BLOCK conversion module and a compressed data output module.
  • the functions of each module in the baseboard management control chip are as follows. VGA writes the original RGB data on the host side into the space specified by DDR (i.e. Source_Data), and then DATA_CAP (data capture module) reads the RGB data from DDR and reads back the original RGB data. The data is input to the color space conversion module (Color_Conver) for color space conversion and converted into YUV format data, and then the YUV data enters BLOCK_Gen module, this module generates data in BLOCK format according to the requirements of the downstream JPEG IP.
  • DDR i.e. Source_Data
  • DATA_CAP data capture module
  • the data is input to the color space conversion module (Color_Conver) for color space conversion and converted into YUV format data, and then the YUV data enters BLOCK_Gen module, this module generates data in BLOCK format according to
  • detecting the functions of each module in the baseboard management control chip includes:
  • verifying the video data in the second memory includes:
  • the video data in the second memory is verified using the video data to be tested stored in the first memory.
  • the data to be tested includes one or more frames of video data with a resolution of 640*480.
  • the DATA_CAP_HW_CHECK sub-module receives the configuration of CFG_REGS and enables SELF_CHECK for the DATA_CAP module.
  • the data source of the DATA_CAP module Switch from DDR to DATA_CAP_HW_CHECK.
  • the DATA_CAP_HW_CHECK sub-module receives one or more frames of video data sent by the software or driver through the AHB_SLAVE interface (in order to speed up processing, a smaller resolution can be used, such as 640*480), and temporarily stores the video data in RAM_A (first memory) , the AXI_MASTER interface (AXI main interface) of the DATA_CAP module accesses the AXI_SLAVE interface of the DATA_CAP_HW_CHECK submodule (in the normal processing flow, the DATA_CAP module accesses the DDR through the AXI_MASTER interface) to obtain one or more frames of video data, and passes the DATA_CAP module Processing (the processing flow is consistent with the normal processing flow), and then output to the DATA_CAP_HW_CHECK sub-module through the INTF interface.
  • this INTF interface is the same interface as the output to RGB2YUV in the normal process, which ensures the interface and internal operation of the DATA_CAP module
  • the mechanism and functions are consistent with the normal processing of video data.
  • the DATA_CAP_HW_CHECK sub-module temporarily stores it in RAM_B (second memory) for the driver or software to read.
  • the software or driver verifies the data read back.
  • the DATA_CAP module completes the capture of data and does not modify the data. Therefore, it only needs to verify the read back data and the original data sent to RAM_A. That’s it. If the verification results are consistent, it is determined that the function of the DATA_CAP module is normal. If the verification results are inconsistent, it is judged that the function of the DATA_CAP module is abnormal and it is necessary to Reorganize and modify the design code.
  • detecting the functions of each module in the baseboard management control chip includes:
  • the data to be tested includes one or more lines of video data with a resolution of 640*480.
  • the Color_Conver_HW_CHECK sub-module receives the configuration of CFG_REGS to enable SELF_CHECK for the Color_Conver module.
  • the data source of the Color_Conver module is from the DATA_CAP module Switch to Color_Conver_HW_CHECK submodule.
  • the Color_Conver_HW_CHECK sub-module receives one or more lines of video data sent by the software or driver through the AHB_SLAVE interface (in order to speed up processing, smaller resolutions, such as several lines of data of 640*480, can be used), and temporarily stores the sent line data.
  • the Color_Conver_HW_CHECK sub-module receives the converted data through the INTF_B interface and temporarily stores it in RAM_B for the driver or software to read and verify. If the verification results are consistent, it is judged that the function of the Color_Conver module is normal. If the verification results are inconsistent, it is judged that the function of the Color_Conver module is abnormal and the design code needs to be reorganized and modified.
  • detecting the functions of each module in the baseboard management control chip includes:
  • the data to be tested includes 16 lines or 32 lines of video data with a resolution of 640*480.
  • the BLOCK_GEN_HW_CHECK submodule receives the configuration of CFG_REGS to enable SELF_CHECK of the BLOCK_GEN module.
  • the data source of the BLOCK_GEN module is switched from the Color_Conver module to BLOCK_GEN_HW_CHECK submodule.
  • the BLOCK_GEN_HW_CHECK sub-module receives 16 or 32 lines of video data sent by the software or driver through the AHB_SLAVE interface (because BLOCK conversion is based on 16 lines, in order to speed up processing, a smaller resolution can be used, such as 16 lines of 640*480 or 32 lines of data), temporarily store the issued line data in RAM_A, and send it to the BLOCK_GEN module for processing through the INTF_C interface (in the normal processing flow, the BLOCK_GEN module receives the video data of the Color_Conver module through the INTF_C interface).
  • the BLOCK_GEN_HW_CHECK sub-module After processing of the BLOCK_GEN module (the processing flow is consistent with the normal processing flow), it is output to the BLOCK_GEN_HW_CHECK sub-module through the INTF_D interface. It is worth noting that this INTF_D interface is the same interface as the output to the subsequent JPEG IP module in the normal process, which ensures The interface of the BLOCK_GEN module and the internal operating mechanisms and functions are consistent with the normal processing of video data.
  • the BLOCK_GEN_HW_CHECK submodule receives the converted data through the INTF_D interface and temporarily stores it in RAM_B for the driver or software to read and verify. If the verification results are consistent, it is determined that the function of the BLOCK_GEN module is normal. If the verification results are inconsistent, the BLOCK_GEN module function is judged to be abnormal, and the design code needs to be reorganized and modified.
  • detecting the functions of each module in the baseboard management control chip includes:
  • the CMP_DATA_OUT_HW_CHECK submodule receives several frames of complete JPGE compressed data sent by the software or driver through the AHB_SLAVE interface (processed by the CMP_DATA_OUT module is complete JPGE compressed data, and needs to be processed such as frame loss), temporarily store the issued JPEG frame data in RAM_A, and send it to the CMP_DATA_OUT module through the INTF_E interface for processing (in the normal processing flow, the CMP_DATA_OUT module passes INTF_E interface to receive video data from the front-end JPEG IP module), after processing by the CMP_DATA_OUT module (the processing flow is consistent with the normal processing flow), it is output to the CMP_DATA_OUT_HW_CHECK sub-module through the AXI interface (MASTER on the CMP_DATA_OUT module side, and CMP_DATA_OUT_HW_CHECK sub-module The module side is SLAVE).
  • this AXI interface is the same interface that is output to the subsequent DDR in the normal process, which ensures that the interface of the CMP_DATA_OUT module and the internal operating mechanism and functions are consistent with the normal processing of video data.
  • the CMP_DATA_OUT_HW_CHECK sub-module receives the JPEG data through the AXI_SLAVE interface and temporarily stores it in RAM_B for the driver or software to read and verify. If the verification results are consistent, it is determined that the function of the CMP_DATA_OUT module is normal. If the verification results are inconsistent, it is determined that the CMP_DATA_OUT module function is abnormal, and the design code needs to be reorganized and modified.
  • the data to be tested includes complete JPGE compressed data of a threshold number of frames.
  • Each self-test sub-module receives an enable signal from the controller so that the self-test sub-module detects the function of the corresponding module.
  • This application is aimed at the video function abnormality in the test after the MPW tape-out regression, and it is impossible to locate which specific module has the abnormality (design abnormality) or whether the abnormality occurs in the back-end design, production or packaging process.
  • This application can be used to rule out whether it is a design abnormality and the specific module where the abnormality occurs, and then the code function of the module is modified. After the modification, the tape-out is carried out again (mass production tape-out can be carried out). This will greatly improve the speed of debugging the video function of the baseboard management control chip, shorten the project cycle, speed up the process of starting mass production chips, and ensure the success of mass production chip tape-out.
  • the method disclosed according to the embodiment of the present application can also be implemented as a computer program executed by a CPU, and the computer program can be stored in a computer non-volatile readable storage medium.
  • the computer program is executed by the CPU, the above functions defined in the method disclosed in the embodiment of the present application are performed.
  • the debuggable device as shown in FIG7 , includes:
  • a judgment module configured to perform tape-out backtesting in response to the baseboard management control chip, and to judge whether the video function of the baseboard management control chip is abnormal
  • a detection module configured to detect the functions of each module in the baseboard management control chip in response to abnormal video functions of the baseboard management control chip;
  • the processing module is configured to modify the code of the module where the abnormality occurs in response to the detection result of the module being abnormal.
  • the detection module is further configured to:
  • the detection module is further configured to:
  • the detection module is further configured to:
  • the video data to be tested is stored in the first memory, and the video data to be tested is sent to the BLOCK conversion module for processing;
  • the video data processed by the BLOCK conversion module is stored in the second memory
  • the detection module is further configured to:
  • FIG. 8 shows a schematic diagram of an embodiment of a computer device provided by this application.
  • the embodiment of the present application includes the following devices: at least one processor 21; and a memory 22.
  • the memory 22 stores computer instructions 23 that can be run on the processor. When the instructions are executed by the processor, the following methods are implemented:
  • the code of the abnormal module is modified.
  • the detection module includes a data capture module, a color space conversion module, a BLOCK conversion module and a compressed data output module.
  • detecting the functions of each module in the baseboard management control chip includes:
  • verifying the video data in the second memory includes:
  • the video data in the second memory is verified using the video data to be tested stored in the first memory.
  • the data to be tested includes one or more frames of video data with a resolution of 640*480.
  • detecting the functions of each module in the baseboard management control chip includes:
  • the video data to be tested is stored in the first memory, and the video data to be tested is sent to the color space conversion Processing in the module;
  • the data to be tested includes one or more lines of video data with a resolution of 640*480.
  • detecting the functions of each module in the baseboard management control chip includes:
  • the data to be tested includes 16 lines or 32 lines of video data with a resolution of 640*480.
  • detecting the functions of each module in the baseboard management control chip includes:
  • the data to be tested includes complete JPGE compressed data of a threshold number of frames.
  • a self-test submodule is provided for each module in the baseboard management control chip
  • Each self-test sub-module receives an enable signal from the controller so that the self-test sub-module detects the function of the corresponding module.
  • Figure 9 shows a schematic diagram of an embodiment of a computer non-volatile readable storage medium provided by this application.
  • the computer non-volatile readable storage medium 31 stores a computer program 32 that performs the above method when executed by a processor.
  • the method disclosed according to the embodiment of the present application can also be implemented as a computer program executed by a processor, and the computer program can be stored in a computer non-volatile readable storage medium.
  • the computer program is executed by the processor, the above functions defined in the method disclosed in the embodiment of the present application are performed.
  • the above method steps and system units can also be implemented using a controller and a computer non-volatile readable storage medium for storing a computer program that enables the controller to implement the above steps or unit functions.
  • functionality may be implemented in hardware, software, firmware, or any combination thereof. If implemented in software, the functionality may be stored on or transmitted over as one or more instructions or code on a computer-readable medium.
  • Computer-readable media includes computer storage media and communication media including any medium that facilitates transfer of a computer program from one place to another. Storage media can be any available media that can be accessed by a general purpose or special purpose computer.
  • the computer-readable medium may include RAM, ROM, EEPROM, CD-ROM or other optical disk storage devices, magnetic disk storage devices or other magnetic storage devices, or may be used to carry or store instructions in the form of or any other medium containing the required program code for the data structures and capable of being accessed by a general-purpose or special-purpose computer or a general-purpose or special-purpose processor. Also, any connection is properly termed a computer-readable medium.
  • coaxial cable, fiber optic cable, twisted pair, digital subscriber line (DSL), or wireless technologies such as infrared, radio, and microwave are used to deliver software from a website, server, or other remote source
  • coaxial cable Cable, fiber optic cable, twisted pair, DSL or wireless technologies such as infrared, radio and microwave are included in the definition of media.
  • disks and optical disks include compact disks (CDs), laser disks, optical disks, digital versatile disks (DVDs), floppy disks, and Blu-ray disks, where disks typically reproduce data magnetically, while optical disks reproduce data optically using lasers. . Combinations of the above should also be included within the scope of computer-readable media.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本申请提供了一种基板管理控制芯片中视频功能调试的方法、装置、设备及可读介质，方法包括：响应于基板管理控制芯片进行流片回测，判断基板管理控制芯片的视频功能是否异常；响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块的功能进行检测；响应于模块的检测结果为模块功能异常，对发生异常的模块进行代码修改。通过使用本申请的方案，能够极大提高基板管理控制芯片视频功能调试的速度，缩短项目周期，能够加快启动量产芯片的流程，确保量产芯片量产流片的成功。

Description

一种基板管理控制芯片调试方法、装置、设备及可读介质
相关申请的交叉引用
本申请要求于2022年09月21日提交中国专利局，申请号为202211147297.5，申请名称为“一种基板管理控制芯片调试方法、装置、设备及可读介质”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及计算机领域，并且更具体地涉及一种基板管理控制芯片中视频功能调试的方法、装置、设备及可读介质。
背景技术
传统的基板管理控制芯片中视频处理流程是服务器主机端的视频数据通过PCIe(peripheral component interconnect express，高速串行计算机扩展总线标准)传递到基板管理控制芯片的VGA(Video Graphics Array，视频图形阵列)处理之后，生成RGB(RGB color mode，RGB色彩模式)格式的原始视频数据，先缓存到片外的DDR(Double Data Rate，双倍速率同步动态随机存储器)，然后通过数据捕获模块将RGB原始数据捕获到片内，经过色彩空间转换模块(RGB2YUV)将原始的RGB格式的视频数据转换为YUV(颜色编码方法)格式的数据，然后将Y、U、V数据用片内的存储资源进行缓存(FIFO，First In First Out，先进先出)，按照后级JPEG(Joint Photographic Experts Group，联合图像专家组)压缩格式的要求，按照BLOCK(块)格式转换顺序，将BLOCK数据传递给后级JPEG IP，需要16个Y_FIFO，16个U_FIFO，16个V_FIFO，同时根据项目实践经验，针对最大分辨率(1920*1200)下，FIFO的深度为16384，宽度为8bits才能满足FIFO不会出现满的情况，不会丢数的情况。然后按照BLOCK的顺序输入给JPEG压缩IP(支持YUV444/YUV422/YUV420压缩格式)，完成压缩之后将数据写入到DDR，EMAC(网卡)驱动读取完成压缩的数据，通过网络将视频数据传输至远程，进行远程显示。
在基板管理控制芯片视频压缩功能的设计中，自研子模块比较多，这些子模块设计逻辑比较复杂，是比较容易出错误的地方。同时因为VGA高分辨率下的时钟频率比较高，在FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)原型验证的场景下是无法验证的，因此在真正的芯片流片回测的时候是有较大风险的，这是传统方案下的极大弊端或风险点。
发明内容
有鉴于此，本申请实施例的目的在于提出一种基板管理控制芯片中视频功能调试的方法、装置、设备及可读介质，通过使用本申请的技术方案，能够极大提高基板管理控制芯片视频功能调试的速度，缩短项目周期，能够加快启动量产芯片的流程，确保量产芯片量产流片的成功。
基于上述目的，本申请的实施例的一个方面提供了一种基板管理控制芯片中视频功能调试的方法，包括以下步骤：
响应于基板管理控制芯片进行流片回测，判断基板管理控制芯片的视频功能是否异常；
响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块的功能进行检测；
响应于模块的检测结果为模块功能异常，对发生异常的模块进行代码修改。
在本申请的一些实施例中，进行检测的模块包括数据捕获模块、色彩空间转换模块、BLOCK转换模块和压缩数据输出模块。
在本申请的一些实施例中，响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块功能进行检测包括：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到数据捕获模块中进行处理；
将数据捕获模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定数据捕获模块的功能正常；
响应于校验结果不一致，确定数据捕获模块的功能异常。
在本申请的一些实施例中，校验第二存储器中的视频数据包括：
使用第一存储器中存储的待测试的视频数据校验第二存储器中的视频数据。
在本申请的一些实施例中，待测试的数据包括一帧或多帧的视频数据，分辨率为640*480。
在本申请的一些实施例中，响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块功能进行检测包括：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到色彩空间转换模块中进行处理；
将色彩空间转换模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定色彩空间转换模块的功能正常；
响应于校验结果不一致，确定色彩空间转换模块的功能异常。
在本申请的一些实施例中，待测试的数据包括一行或多行的视频数据，分辨率为640*480。
在本申请的一些实施例中，响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块功能进行检测包括：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到BLOCK转换模块中进行处理；
将BLOCK转换模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定BLOCK转换模块的功能正常；
响应于校验结果不一致，确定BLOCK转换模块的功能异常。
在本申请的一些实施例中，待测试的数据包括16行或32行的视频数据，分辨率为640*480。
在本申请的一些实施例中，响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块功能进行检测包括：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到压缩数据输出模块中进行处理；
将压缩数据输出模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定压缩数据输出模块的功能正常；
响应于校验结果不一致，确定压缩数据输出模块的功能异常。
在本申请的一些实施例中，待测试的数据包括阈值帧数的完整的JPGE压缩数据。
在本申请的一些实施例中，还包括：
为基板管理控制芯片中的各个模块分别设置自检子模块；
每个自检子模块接收控制器的使能信号以使自检子模块对相应的模块的功能进行检测。
本申请的实施例的另一个方面，还提供了一种基板管理控制芯片中视频功能调试的装置，装置包括：
判断模块，判断模块配置为响应于基板管理控制芯片进行流片回测，判断基板管理控制芯片的视频功能是否异常；
检测模块，检测模块配置为响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块的功能进行检测；
处理模块，处理模块配置为响应于模块的检测结果为模块功能异常，对发生异常的模块进行代码修改。
在本申请的一些实施例中，检测模块还配置为：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到数据捕获模块中进行处理；
将数据捕获模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定数据捕获模块的功能正常；
响应于校验结果不一致，确定数据捕获模块的功能异常。
在本申请的一些实施例中，检测模块还配置为：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到色彩空间转换模块中进行处理；
将色彩空间转换模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定色彩空间转换模块的功能正常；
响应于校验结果不一致，确定色彩空间转换模块的功能异常。
在本申请的一些实施例中，检测模块还配置为：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到BLOCK转换模块中进行处理；
将BLOCK转换模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定BLOCK转换模块的功能正常；
响应于校验结果不一致，确定BLOCK转换模块的功能异常。
在本申请的一些实施例中，检测模块还配置为：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到压缩数据输出模块中进行处理；
将压缩数据输出模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定压缩数据输出模块的功能正常；
响应于校验结果不一致，确定压缩数据输出模块的功能异常。
本申请的实施例的另一个方面，还提供了一种计算机设备，该计算机设备包括：
至少一个处理器；以及
存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行时实现上述任意一项方法的步骤。
本申请的实施例的另一个方面，还提供了一种计算机非易失性可读存储介质，计算机非易失性可读存储介质存储有计算机程序，计算机程序被处理器执行时实现上述任意一项方法的步骤。
本申请具有以下有益技术效果：本申请实施例提供的基板管理控制芯片中视频功能调试的方法，通过响应于基板管理控制芯片进行流片回测，判断基板管理控制芯片的视频功能是否异常；响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块的功能进行检测；响应于模块的检测结果为模块功能异常，对发生异常的模块进行代码修改的技术方案，能够极大提高基板管理控制芯片视频功能调试的速度，缩短项目周期，能够加快启动量产芯片的流程，确保量产芯片量产流片的成功。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为根据本申请一个实施例的基板管理控制芯片中视频功能调试的方法的示意性流程图；
图2为根据本申请一个实施例的基板管理控制芯片中视频功能调试架构的示意图；
图3为根据本申请一个实施例的DATA_CAP_HW_CHECK子模块的示意图；
图4为根据本申请一个实施例的Color_Conver_HW_CHECK子模块的示意图；
图5为根据本申请一个实施例的BLOCK_GEN_HW_CHECK子模块的示意图；
图6为根据本申请一个实施例的CMP_DATA_OUT_HW_CHECK子模块的示意图；
图7为根据本申请一个实施例的基板管理控制芯片中视频功能调试的装置的示意图；
图8为根据本申请一个实施例的计算机设备的示意图；
图9为根据本申请一个实施例的计算机非易失性可读存储介质的示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本申请实施例进一步详细说明。
基于上述目的，本申请的实施例的第一个方面，提出了一种基板管理控制芯片中视频功能调试的方法的一个实施例。图1示出的是该方法的示意性流程图。
如图1中所示，该方法可以包括以下步骤：
S1响应于基板管理控制芯片进行流片回测，判断基板管理控制芯片的视频功能是否异常。芯片流片一般分为MPW(Multi Project Wafer，多项目晶圆)流片和量产流片，MPW流片又称多项目晶圆流片，将多个具有相同工艺的集成电路设计放在同一晶圆片上流片加工，每个设计品种可以得到数十片芯片样品，用于产品研发阶段的实验和验证测试。MPW流片的费用由所有参加MPW的项目按照芯片面积分摊，实际成本仅为原来的5％-10％，极大地降低了集成电路研发阶段的成本和风险。本申请的应用场景就是针对MPW流片回归之后的测试，在测试过程中如果基板管理控制芯片的视频功能异常，且又无法定位是具体哪个模块出现的异常(设计异常)或者是否异常发生在后端设计、生产制造、封装过程中，就可以用本申请来排除是否是设计异常，以及异常出现的具体模块。
S2响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块的功能进行检测。如图2所示，为基板管理控制芯片中的各个模块分别设置自检子模块，如果发现基板管理控制芯片的视频功能异常，则由驱动下发寄存器配置，使能视频功能SELF_CHECK(自检)功能。即每个自检子模块接受CFG_REGS(配置文件)的配置，使能每个子模块的自检功能。
S3响应于模块的检测结果为模块功能异常，对发生异常的模块进行代码修改。如果模块的检测结果是正常的，则不需要处理，如果模块的检测结果是异常的，则需要对模块的设计代码进行重新梳理修改，直到所有的模块功能都正常。
通过使用本申请的方案，能够极大提高基板管理控制芯片视频功能调试的速度，缩短项目周期，能够加快启动量产芯片的流程，确保量产芯片量产流片的成功。
在本申请的一些实施例中，进行检测的模块包括数据捕获模块、色彩空间转换模块、BLOCK转换模块和压缩数据输出模块。基板管理控制芯片中各个模块的功能如下，VGA将主机端的原始RGB数据写进DDR指定的空间(即Source_Data)，然后DATA_CAP(数据捕获模块)去DDR中读取RGB数据，将读回的RGB原始数据输入到色彩空间转换模块(Color_Conver)进行色彩空间转换，转换成YUV格式的数据，然后YUV数据进入 BLOCK_Gen模块，该模块按照后级JPEG IP的要求，产生BLOCK格式的数据，在JPEG IP完成YUV BLOCK数据的压缩后，经过CMP_DATA_OUT(压缩数据输出模块)写入到DDR中以供驱动读取。在基板管理控制芯片的视频功能异常时，需要对以上几个模块进行自检。
在本申请的一些实施例中，响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块功能进行检测包括：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到数据捕获模块中进行处理；
将数据捕获模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定数据捕获模块的功能正常；
响应于校验结果不一致，确定数据捕获模块的功能异常。
在本申请的一些实施例中，校验第二存储器中的视频数据包括：
使用第一存储器中存储的待测试的视频数据校验第二存储器中的视频数据。
在本申请的一些实施例中，待测试的数据包括一帧或多帧的视频数据，分辨率为640*480。
如图3所示，对自研模块DATA_CAP进行SELF_CHECK(自检)时，DATA_CAP_HW_CHECK子模块(数据捕获自检子模块)接收CFG_REGS的配置，使能对DATA_CAP模块的SELF_CHECK，此时DATA_CAP模块的数据来源从DDR切换到DATA_CAP_HW_CHECK。DATA_CAP_HW_CHECK子模块通过AHB_SLAVE接口接收软件或驱动下发的一帧或多帧视频数据(为加快处理速度，可用较小分辨率，比如640*480)，将视频数据暂存到RAM_A(第一存储器)中，DATA_CAP模块的AXI_MASTER接口(AXI主接口)去访问DATA_CAP_HW_CHECK子模块的AXI_SLAVE接口(在正常处理流程中DATA_CAP模块是通过AXI_MASTER接口去访问DDR的)获取一帧或多帧的视频数据，经过DATA_CAP模块处理(处理流程与正常处理流程一致)，然后通过INTF接口输出到DATA_CAP_HW_CHECK子模块，值得注意的是，这个INTF接口与正常流程中输出到RGB2YUV的是一个接口，即保证DATA_CAP模块的接口以及内部运行的机制和功能与视频数据的正常处理是一致的。DATA_CAP_HW_CHECK子模块接收到视频数据后，暂存到RAM_B(第二存储器)中以供驱动或软件读取。软件或驱动对读回的数据进行校验，值得注意的是DATA_CAP模块完成的是数据的捕获，并不修改数据，因此只需要对读回的数据与下发到RAM_A中的原始数据进行校验即可。如果校验结果一致，则判定DATA_CAP模块的功能是正常的。如果校验结果不一致，则判断DATA_CAP模块功能异常，需 对设计代码重新梳理修改。
在本申请的一些实施例中，响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块功能进行检测包括：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到色彩空间转换模块中进行处理；
将色彩空间转换模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定色彩空间转换模块的功能正常；
响应于校验结果不一致，确定色彩空间转换模块的功能异常。
在本申请的一些实施例中，待测试的数据包括一行或多行的视频数据，分辨率为640*480。
如图4所示，对自研模块Color_Conver进行SELF_CHECK时，Color_Conver_HW_CHECK子模块(色彩空间转换自检子模块)接收CFG_REGS的配置以使能对Color_Conver模块的SELF_CHECK，此时Color_Conver模块的数据来源从DATA_CAP模块切换到Color_Conver_HW_CHECK子模块。Color_Conver_HW_CHECK子模块通过AHB_SLAVE接口接收软件或驱动下发的一行或多行的视频数据(为加快处理速度，可用较小分辨率，比如640*480的几行数据)，将下发的行数据暂存到RAM_A中，通过INTF_A接口发送到Color_Conver模块中进行处理(在正常处理流程中Color_Conver模块是通过INTF_A接口去接收DATA_CAP模块的视频数据)，经过Color_Conver模块的处理(处理流程与正常处理流程一致)，然后通过INTF_B接口输出到Color_Conver_HW_CHECK子模块，值得注意的是，这个INTF_B接口与正常流程中输出到后级BLOCK_Gen模块的是一个接口，即保证Color_Conver模块的接口以及内部运行的机制和功能与视频数据的正常处理是一致的。Color_Conver_HW_CHECK子模块通过INTF_B接口接收到完成转换的数据后暂存到RAM_B中以供驱动或软件读取并校验。如果校验结果一致，则判定Color_Conver模块的功能是正常的，如果校验结果不一致，则判断Color_Conver模块的功能异常，需对设计代码重新梳理修改。
在本申请的一些实施例中，响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块功能进行检测包括：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到BLOCK转换模块中进行处理；
将BLOCK转换模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定BLOCK转换模块的功能正常；
响应于校验结果不一致，确定BLOCK转换模块的功能异常。
在本申请的一些实施例中，待测试的数据包括16行或32行的视频数据，分辨率为640*480。
如图5所示，对自研模块BLOCK_GEN进行SELF_CHECK时，BLOCK_GEN_HW_CHECK子模块(BLOCK转换自检子模块)接收CFG_REGS的配置以使能BLOCK_GEN模块的SELF_CHECK，此时BLOCK_GEN模块的数据来源从Color_Conver模块切换到BLOCK_GEN_HW_CHECK子模块。BLOCK_GEN_HW_CHECK子模块通过AHB_SLAVE接口接收软件或驱动下发的16行或32行的视频数据(因为BLOCK转换是以为16行为单位的，为加快处理速度，可用较小分辨率，比如640*480的16行或32行数据)，将下发的行数据暂存到RAM_A中，通过INTF_C接口发送到BLOCK_GEN模块中进行处理(在正常处理流程中BLOCK_GEN模块是通过INTF_C接口去接收Color_Conver模块的视频数据)，经过BLOCK_GEN模块的处理后(处理流程与正常处理流程一致)，通过INTF_D接口输出到BLOCK_GEN_HW_CHECK子模块，值得注意的是，这个INTF_D接口与正常流程中输出到后级JPEG IP模块的是一个接口，即保证BLOCK_GEN模块的接口以及内部运行的机制和功能与视频数据的正常处理是一致的。BLOCK_GEN_HW_CHECK子模块通过INTF_D接口接收到完成转换的数据后暂存到RAM_B以供驱动或软件读取并进行校验。如果校验结果一致，则判定BLOCK_GEN模块的功能是正常的。如果校验结果不一致，则判断BLOCK_GEN模块功能异常，需对设计代码重新梳理修改。
在本申请的一些实施例中，响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块功能进行检测包括：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到压缩数据输出模块中进行处理；
将压缩数据输出模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定压缩数据输出模块的功能正常；
响应于校验结果不一致，确定压缩数据输出模块的功能异常。
如图6所示，CMP_DATA_OUT_HW_CHECK子模块(压缩数据输出自检子模块)通过AHB_SLAVE接口接收软件或驱动下发的几帧完整的JPGE压缩数据(CMP_DATA_OUT模块处理 的是完整的JPGE压缩数据，且要进行丢帧等处理)，将下发的JPEG帧数据暂存到RAM_A中，通过INTF_E接口发送到CMP_DATA_OUT模块中进行处理(在正常处理流程中CMP_DATA_OUT模块是通过INTF_E接口去接收前级JPEG IP模块的视频数据)，经过CMP_DATA_OUT模块的处理(处理流程与正常处理流程一致)后，通过AXI接口输出到CMP_DATA_OUT_HW_CHECK子模块中(在CMP_DATA_OUT模块侧是MASTER，在CMP_DATA_OUT_HW_CHECK子模块侧是SLAVE)，值得注意的是，这个AXI接口与正常流程中输出到后级DDR的是一个接口，即保证CMP_DATA_OUT模块的接口以及内部运行的机制和功能与视频数据的正常处理是一致的。CMP_DATA_OUT_HW_CHECK子模块通过AXI_SLAVE接口接收到JPEG数据后暂存到RAM_B中以供驱动或软件读取并校验。如果校验结果一致，则判定CMP_DATA_OUT模块的功能是正常的。如果校验结果不一致，则判定CMP_DATA_OUT模块功能异常，需对设计代码重新梳理修改。
在本申请的一些实施例中，待测试的数据包括阈值帧数的完整的JPGE压缩数据。
在本申请的一些实施例中，还包括：
为基板管理控制芯片中的各个模块分别设置自检子模块；
每个自检子模块接收控制器的使能信号以使自检子模块对相应的模块的功能进行检测。
本申请针对MPW流片回归之后的测试中视频功能异常，且又无法定位是具体哪个模块出现的异常(设计异常)或者是否异常发生在后端设计、生产制造或封装过程中，就可以用本申请来排除是否是设计异常，以及异常出现的具体的模块，然后针对模块进行代码功能修改，修改之后重新进行流片(可量产流片)，这样将极大提高基板管理控制芯片视频功能调试的速度，缩短项目周期，能够加快启动量产芯片的流程，确保量产芯片流片的成功。
需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，上述的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中存储介质可为磁碟、光盘、只读存储器(Read-Only Memory，ROM)或随机存取存储器(Random Access Memory，RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外，根据本申请实施例公开的方法还可以被实现为由CPU执行的计算机程序，该计算机程序可以存储在计算机非易失性可读存储介质中。在该计算机程序被CPU执行时，执行本申请实施例公开的方法中限定的上述功能。
基于上述目的，本申请的实施例的第二个方面，提出了一种基板管理控制芯片中视频功 能调试的装置，如图7所示，装置200包括：
判断模块，判断模块配置为响应于基板管理控制芯片进行流片回测，判断基板管理控制芯片的视频功能是否异常；
检测模块，检测模块配置为响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块的功能进行检测；
处理模块，处理模块配置为响应于模块的检测结果为模块功能异常，对发生异常的模块进行代码修改。
在本申请的一些实施例中，检测模块还配置为：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到数据捕获模块中进行处理；
将数据捕获模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定数据捕获模块的功能正常；
响应于校验结果不一致，确定数据捕获模块的功能异常。
在本申请的一些实施例中，检测模块还配置为：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到色彩空间转换模块中进行处理；
将色彩空间转换模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定色彩空间转换模块的功能正常；
响应于校验结果不一致，确定色彩空间转换模块的功能异常。
在本申请的一些实施例中，检测模块还配置为：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到BLOCK转换模块中进行处理；
将BLOCK转换模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定BLOCK转换模块的功能正常；
响应于校验结果不一致，确定BLOCK转换模块的功能异常。
在本申请的一些实施例中，检测模块还配置为：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到压缩数据输出 模块中进行处理；
将压缩数据输出模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定压缩数据输出模块的功能正常；
响应于校验结果不一致，确定压缩数据输出模块的功能异常。
基于上述目的，本申请实施例的第三个方面，提出了一种计算机设备。图8示出的是本申请提供的计算机设备的实施例的示意图。如图8所示，本申请实施例包括如下装置：至少一个处理器21；以及存储器22，存储器22存储有可在处理器上运行的计算机指令23，指令由处理器执行时实现以下方法：
响应于基板管理控制芯片进行流片回测，判断基板管理控制芯片的视频功能是否异常；
响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块的功能进行检测；
响应于模块的检测结果为模块功能异常，对发生异常的模块进行代码修改。
在本申请的一些实施例中，进行检测的模块包括数据捕获模块、色彩空间转换模块、BLOCK转换模块和压缩数据输出模块。
在本申请的一些实施例中，响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块功能进行检测包括：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到数据捕获模块中进行处理；
将数据捕获模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定数据捕获模块的功能正常；
响应于校验结果不一致，确定数据捕获模块的功能异常。
在本申请的一些实施例中，校验第二存储器中的视频数据包括：
使用第一存储器中存储的待测试的视频数据校验第二存储器中的视频数据。
在本申请的一些实施例中，待测试的数据包括一帧或多帧的视频数据，分辨率为640*480。
在本申请的一些实施例中，响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块功能进行检测包括：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到色彩空间转换 模块中进行处理；
将色彩空间转换模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定色彩空间转换模块的功能正常；
响应于校验结果不一致，确定色彩空间转换模块的功能异常。
在本申请的一些实施例中，待测试的数据包括一行或多行的视频数据，分辨率为640*480。
在本申请的一些实施例中，响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块功能进行检测包括：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到BLOCK转换模块中进行处理；
将BLOCK转换模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定BLOCK转换模块的功能正常；
响应于校验结果不一致，确定BLOCK转换模块的功能异常。
在本申请的一些实施例中，待测试的数据包括16行或32行的视频数据，分辨率为640*480。
在本申请的一些实施例中，响应于基板管理控制芯片的视频功能异常，对基板管理控制芯片中的各个模块功能进行检测包括：
将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到压缩数据输出模块中进行处理；
将压缩数据输出模块处理后的视频数据存储到第二存储器中；
校验第二存储器中的视频数据；
响应于校验结果一致，确定压缩数据输出模块的功能正常；
响应于校验结果不一致，确定压缩数据输出模块的功能异常。
在本申请的一些实施例中，待测试的数据包括阈值帧数的完整的JPGE压缩数据。
在本申请的一些实施例中，还包括：
为基板管理控制芯片中的各个模块分别设置自检子模块；
每个自检子模块接收控制器的使能信号以使自检子模块对相应的模块的功能进行检测。
基于上述目的，本申请实施例的第四个方面，提出了一种计算机非易失性可读存储介 质。图9示出的是本申请提供的计算机非易失性可读存储介质的实施例的示意图。如图9所示，计算机非易失性可读存储介质31存储有被处理器执行时执行如上方法的计算机程序32。
此外，根据本申请实施例公开的方法还可以被实现为由处理器执行的计算机程序，该计算机程序可以存储在计算机非易失性可读存储介质中。在该计算机程序被处理器执行时，执行本申请实施例公开的方法中限定的上述功能。
此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机非易失性可读存储介质实现。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本申请实施例公开的范围。
在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本申请公开的示例性实施例，但是应当注意，在不背离权利要求限定的本申请实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权 利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本申请实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本申请实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机非易失性可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本申请实施例公开的范围(包括权利要求)被限于这些例子；在本申请实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本申请实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本申请实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本申请实施例的保护范围之内。

Claims (20)

  1. 一种基板管理控制芯片中视频功能调试的方法，其特征在于，包括以下步骤：
    响应于基板管理控制芯片进行流片回测，判断所述基板管理控制芯片的视频功能是否异常；
    响应于所述基板管理控制芯片的视频功能异常，对所述基板管理控制芯片中的各个模块的功能进行检测；
    响应于模块的检测结果为模块功能异常，对发生异常的模块进行代码修改。
  2. 根据权利要求1所述的方法，其特征在于，进行检测的模块包括数据捕获模块、色彩空间转换模块、BLOCK转换模块和压缩数据输出模块。
  3. 根据权利要求2所述的方法，其特征在于，所述基板管理控制芯片与双倍速率存储器通信连接，所述方法还包括：
    通过所述数据捕获模块从所述双倍速率存储器中读取RGB数据，并将所述RGB数据输入至所述色彩空间转换模块；
    通过所述色彩空间转换模块将所述RGB数据转换成YUV数据，并将所述YUV数据发送至所述BLOCK转换模块；
    通过所述BLOCK转换模块将所述YUV数据转换成BLOCK数据，并将所述BLOCK数据发送至所述压缩数据输出模块；
    通过所述压缩数据输出模块对所述BLOCK数据进行压缩，并将压缩后的BLOCK数据写入至所述双倍速率存储器中。
  4. 根据权利要求2所述的方法，其特征在于，响应于所述基板管理控制芯片的视频功能异常，对所述基板管理控制芯片中的各个模块功能进行检测包括：
    将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到数据捕获模块中进行处理；
    将数据捕获模块处理后的视频数据存储到第二存储器中；
    校验第二存储器中的视频数据；
    响应于校验结果一致，确定数据捕获模块的功能正常；
    响应于校验结果不一致，确定数据捕获模块的功能异常。
  5. 根据权利要求4所述的方法，其特征在于，所述方法还包括：
    所述待测试的视频数据由一帧或多帧的视频数据组成。
  6. 根据权利要求4所述的方法，其特征在于，所述数据捕获模块包括数据捕获自检子模块，所述方法还包括：
    通过寄存器配置文件对所述数据捕获自检子模块进行配置，以使所述数据捕获自检子模块对所述数据捕获模块进行自检。
  7. 根据权利要求3所述的方法，其特征在于，校验第二存储器中的视频数据包括：
    使用第一存储器中存储的待测试的视频数据校验第二存储器中的视频数据。
  8. 根据权利要求2所述的方法，其特征在于，响应于所述基板管理控制芯片的视频功能异常，对所述基板管理控制芯片中的各个模块功能进行检测包括：
    将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到色彩空间转换模块中进行处理；
    将色彩空间转换模块处理后的视频数据存储到第二存储器中；
    校验第二存储器中的视频数据；
    响应于校验结果一致，确定色彩空间转换模块的功能正常；
    响应于校验结果不一致，确定色彩空间转换模块的功能异常。
  9. 根据权利要求8所述的方法，其特征在于，所述方法还包括：
    所述待测试的视频数据由一行或多行的视频数据组成。
  10. 根据权利要求8所述的方法，其特征在于，所述色彩空间转换模块包括色彩空间转换自检子模块，所述方法还包括：
    通过寄存器配置文件对所述色彩空间转换自检子模块进行配置，以使所述色彩空间转换自检子模块对所述色彩空间转换模块进行自检。
  11. 根据权利要求2所述的方法，其特征在于，响应于所述基板管理控制芯片的视频功能异常，对所述基板管理控制芯片中的各个模块功能进行检测包括：
    将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到BLOCK转换模块中进行处理；
    将BLOCK转换模块处理后的视频数据存储到第二存储器中；
    校验第二存储器中的视频数据；
    响应于校验结果一致，确定BLOCK转换模块的功能正常；
    响应于校验结果不一致，确定BLOCK转换模块的功能异常。
  12. 据权利要求11所述的方法，其特征在于，所述方法还包括：
    所述待测试的视频数据由16行或32行的视频数据组成。
  13. 利要求11所述的方法，其特征在于，所述BLOCK转换模块包括BLOCK转换自检子模块，所述方法还包括：
    通过寄存器配置文件对所述BLOCK转换自检子模块进行配置，以使所述BLOCK转换 自检子模块对所述BLOCK转换模块进行自检。
  14. 根据权利要求2所述的方法，其特征在于，响应于所述基板管理控制芯片的视频功能异常，对所述基板管理控制芯片中的各个模块功能进行检测包括：
    将待测试的视频数据存储到第一存储器中，并将待测试的视频数据发送到压缩数据输出模块中进行处理；
    将压缩数据输出模块处理后的视频数据存储到第二存储器中；
    校验第二存储器中的视频数据；
    响应于校验结果一致，确定压缩数据输出模块的功能正常；
    响应于校验结果不一致，确定压缩数据输出模块的功能异常。
  15. 根据权利要求14所述的方法，其特征在于，所述方法还包括：
    所述待测试的视频数据由阈值帧数的完整的JPGE压缩数据组成。
  16. 根据权利要求14所述的方法，其特征在于，所述压缩数据输出模块包括压缩数据输出自检子模块，所述方法还包括：
    通过所述压缩数据输出自检子模块接收所述待测试的视频数据，将所述待测试的视频数据存储到所述第一存储器中。
  17. 根据权利要求1所述的方法，其特征在于，还包括：
    为基板管理控制芯片中的各个模块分别设置自检子模块；
    每个自检子模块接收控制器的使能信号以使自检子模块对相应的模块的功能进行检测。
  18. 一种基板管理控制芯片中视频功能调试的装置，其特征在于，所述装置包括：
    判断模块，所述判断模块配置为响应于基板管理控制芯片进行流片回测，判断所述基板管理控制芯片的视频功能是否异常；
    检测模块，所述检测模块配置为响应于所述基板管理控制芯片的视频功能异常，对所述基板管理控制芯片中的各个模块的功能进行检测；
    处理模块，所述处理模块配置为响应于模块的检测结果为模块功能异常，对发生异常的模块进行代码修改。
  19. 一种计算机设备，其特征在于，包括：
    至少一个处理器；以及
    存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现权利要求1-17任意一项所述方法的步骤。
  20. 一种计算机非易失性可读存储介质，所述计算机非易失性可读存储介质存储有 计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-17任意一项所述方法的步骤。
PCT/CN2023/077174 2022-09-21 2023-02-20 一种基板管理控制芯片调试方法、装置、设备及可读介质 WO2024060506A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211147297.5 2022-09-21
CN202211147297.5A CN115237703B (zh) 2022-09-21 2022-09-21 一种基板管理控制芯片调试方法、装置、设备及可读介质

Publications (1)

Publication Number Publication Date
WO2024060506A1 true WO2024060506A1 (zh) 2024-03-28

Family

ID=83681880

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2023/077174 WO2024060506A1 (zh) 2022-09-21 2023-02-20 一种基板管理控制芯片调试方法、装置、设备及可读介质

Country Status (2)

Country Link
CN (1) CN115237703B (zh)
WO (1) WO2024060506A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115237703B (zh) * 2022-09-21 2023-02-28 苏州浪潮智能科技有限公司 一种基板管理控制芯片调试方法、装置、设备及可读介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160202315A1 (en) * 2015-01-14 2016-07-14 Ali Corporation System on chip capable of being debugged in abnormal operating state and debugging method for system on chip
US20190182531A1 (en) * 2017-12-13 2019-06-13 Texas Instruments Incorporated Video input port
CN113032202A (zh) * 2021-03-26 2021-06-25 上海阵量智能科技有限公司 芯片验证方法、系统、装置、计算机设备及存储介质
CN114528169A (zh) * 2022-02-18 2022-05-24 山东云海国创云计算装备产业创新中心有限公司 基板管理芯片中视频功能硬件的检测方法、系统及装置
CN114845100A (zh) * 2022-07-04 2022-08-02 苏州浪潮智能科技有限公司 一种视频压缩系统、方法、设备、介质、芯片及服务器
CN115237703A (zh) * 2022-09-21 2022-10-25 苏州浪潮智能科技有限公司 一种基板管理控制芯片调试方法、装置、设备及可读介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923880A (zh) * 2009-06-17 2010-12-22 鸿富锦精密工业（深圳）有限公司 影音芯片检测系统及方法
CN112690082A (zh) * 2020-12-24 2021-04-23 格力博(江苏)股份有限公司 一种自检反馈方法、自检反馈系统以及智能割草机

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160202315A1 (en) * 2015-01-14 2016-07-14 Ali Corporation System on chip capable of being debugged in abnormal operating state and debugging method for system on chip
US20190182531A1 (en) * 2017-12-13 2019-06-13 Texas Instruments Incorporated Video input port
CN113032202A (zh) * 2021-03-26 2021-06-25 上海阵量智能科技有限公司 芯片验证方法、系统、装置、计算机设备及存储介质
CN114528169A (zh) * 2022-02-18 2022-05-24 山东云海国创云计算装备产业创新中心有限公司 基板管理芯片中视频功能硬件的检测方法、系统及装置
CN114845100A (zh) * 2022-07-04 2022-08-02 苏州浪潮智能科技有限公司 一种视频压缩系统、方法、设备、介质、芯片及服务器
CN115237703A (zh) * 2022-09-21 2022-10-25 苏州浪潮智能科技有限公司 一种基板管理控制芯片调试方法、装置、设备及可读介质

Also Published As

Publication number Publication date
CN115237703B (zh) 2023-02-28
CN115237703A (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
US10289779B2 (en) Universal verification methodology (UVM) register abstraction layer (RAL) traffic predictor
US8051346B2 (en) Fault injection
US20090055695A1 (en) Integrated circuit with self-test feature for validating functionality of external interfaces
WO2024060506A1 (zh) 一种基板管理控制芯片调试方法、装置、设备及可读介质
CN112394281B (zh) 测试信号并行加载转换电路和系统级芯片
WO2018218954A1 (zh) 一种验证平台和验证方法、计算机存储介质
KR20120115358A (ko) 컴퓨터 메모리 디바이스들 및 직렬 ｉｏ 포트들의 멀티-사이트 테스트
US20230258716A1 (en) Techniques to perform semiconductor testing
CN102053898A (zh) 针对主机pcie插槽上总线接口的测试方法及其读写测试方法
CN101770416B (zh) 新一代周边连接接口的总线测试方法
CN110569162B (zh) 一种通信领域中fpga的自动测试方法及装置
CN111124768A (zh) 通过高速接口访问高容量测试数据的方法和装置
CN113160726B (zh) 上电自检测方法和上电自检测装置
CN112926285A (zh) 芯片验证方法、平台、装置、设备和存储介质
CN111861858A (zh) 一种启动图像压缩功能验证的方法、装置及相关设备
US10866278B2 (en) Methods and apparatus for performing design for debug via protocol interface
US6529979B1 (en) Method and apparatus for a high-speed serial communications bus protocol with positive acknowledgement
CN101727375B (zh) 新世代周边连接接口的测试系统及其测试方法
US11353509B2 (en) Digital circuit robustness verification method and system
CN108540735B (zh) 基于fpga的视频解码器ip软核验证系统及验证方法
CN113177014A (zh) 基于检验方式的串口通讯方法和串口芯片
CN110991129A (zh) 一种基于fpga的密码协处理器全自动仿真验证方法
TWI418816B (zh) 高解析度高頻之影像處理晶片的驗證系統
JP2004101203A (ja) ロジックｌｓｉの不良解析システム及び不良解析方法
CN117112447B (zh) 一种数据传输方法、装置、电子设备及可读存储介质

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23866810

Country of ref document: EP

Kind code of ref document: A1