CN108540735B - 基于fpga的视频解码器ip软核验证系统及验证方法 - Google Patents

基于fpga的视频解码器ip软核验证系统及验证方法 Download PDF

Info

Publication number
CN108540735B
CN108540735B CN201810598343.0A CN201810598343A CN108540735B CN 108540735 B CN108540735 B CN 108540735B CN 201810598343 A CN201810598343 A CN 201810598343A CN 108540735 B CN108540735 B CN 108540735B
Authority
CN
China
Prior art keywords
video
card
sdram
video decoder
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810598343.0A
Other languages
English (en)
Other versions
CN108540735A (zh
Inventor
魏榕山
欧阳魁
王景玺
张鑫刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou University
Original Assignee
Fuzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou University filed Critical Fuzhou University
Priority to CN201810598343.0A priority Critical patent/CN108540735B/zh
Publication of CN108540735A publication Critical patent/CN108540735A/zh
Application granted granted Critical
Publication of CN108540735B publication Critical patent/CN108540735B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3604—Software analysis for verifying properties of programs
    • G06F11/3612—Software analysis for verifying properties of programs by runtime analysis
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268—Signal distribution or switching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

本发明涉及一种基于FPGA的视频解码器IP软核验证系统及验证方法。包括FPGA开发板、第一SD卡、第二SD卡、FPGA调试器、视频DA转换器、VGA显示器、第一SDRAM、第二SDRAM、上位机，所述FPGA开发板包括视频解码器、第一SD卡驱动器、第二SD卡驱动器、调试接口、第一SDRAM控制器、第二SDRAM控制器、YUV转RGB模块、VGA控制器。本发明应用在视频解码器IP软核验证领域，解决了现有视频解码器IP软核验证系统未能兼顾验证视频解码器逻辑功能和解码性能的缺陷，并实现了具有可重用性好，可批量验证，可以实时演示解码性能，并能够对解码性能做出主观和客观评价。

Description

基于FPGA的视频解码器IP软核验证系统及验证方法
技术领域
本发明涉及一种基于FPGA的视频解码器IP软核验证系统及验证方法。
背景技术
现代数字集成电路设计中，芯片IP软核验证已经越来越重要，视频解码器IP软核的验证属于视频解码芯片设计过程中的前端验证，IP软核验证的成败直接影响到了视频解码器核心测试性能。如果功能验证方法不合适，就会影响到视频解码器性能发挥和验证结果的稳定性。
目前常用的IP软核验证方法主要有软件验证和硬件验证两种。
软件验证一般是基于RVM或UVM高级验证方法学，使用Systems Verilog或VerilogHDL语言编写测试文件（testbench），在Synopsys的VCS、Mentor的ModelSim等EDA软件上搭建验证平台，通过对每个子模块验证以及覆盖率分析，完成对整个系统的验证。软件验证着重于验证解码系统的逻辑功能是否正确，其优点是验证平台的可重用性好，可以移植到其他的解码器系统，但是并不能验证视频解码后输出画面质量的优劣，此外软件验证方法也无法完全准确地模拟出视频解码器硬件工作环境。
硬件验证一般是将视频解码器IP软核代码下载到FPGA开发板，将待测视频文件作为输入码流数据源，用显示器输出解码后的画面，其优点是可以直观验证解码器IP软核实时解码性能，但是无法将输出的解码数据与期望值进行比较来验证解码器逻辑功能是否正确。
发明内容
本发明的目的在于提供一种基于FPGA的视频解码器IP软核验证系统及验证方法，解决了现有视频解码器IP软核验证系统未能兼顾验证视频解码器逻辑功能和解码性能的缺陷，并实现了具有可重用性好，可批量验证，可以实时演示解码性能，并能够对解码性能做出主观和客观评价。
为实现上述目的，本发明的技术方案是：一种基于FPGA的视频解码器IP软核验证系统，包括FPGA开发板、第一SD卡、第二SD卡、FPGA调试器、视频DA转换器、VGA显示器、第一SDRAM、第二SDRAM、上位机，所述FPGA开发板包括视频解码器、第一SD卡驱动器、第二SD卡驱动器、调试接口、第一SDRAM控制器、第二SDRAM控制器、YUV转RGB模块、VGA控制器，所述视频解码器分别通过第一SD卡驱动器、第一SDRAM控制器、第二SDRAM控制器与第一SD卡、第一SDRAM、第二SDRAM连接，第一SDRAM还通过第二SD卡驱动器与第二SD卡连接，调试接口与FPGA调试器连接；第二SDRAM通过YUV转RGB模块、VGA控制器、视频DA转换器与VGA显示器连接，所述第一SD卡、第二SD卡、FPGA调试器与上位机连接。
在本发明一实施例中，所述FPGA开发板还包括一与所述视频解码器连接的按键控制器，该按键控制器与一外接按键模块连接。
本发明还提供了一种基于上述所述验证系统的验证方法，包括如下步骤：
步骤S1、上位机将视频解码器IP软核通过FPGA调试器下载到FPGA开发板上，使用视频编解码软件对原始视频编码得到待测视频文件，并对待测视频文件进行解码得到软件解码码流；将待测视频文件通过第一SD卡驱动器写入第一SD卡；
步骤S2、复位视频解码器IP软核验证系统；第一SD卡驱动器从第一SD卡中将待测视频文件读出，作为视频解码器的输入码流数据；视频解码器IP软核对待测视频文件进行解码，视频解码器解码后输出的码流在第一SDRAM控制器、第二SDRAM控制器的控制下分别送入第一SDRAM、第二SDRAM中暂存；
步骤S3、第二SDRAM中暂存码流输入到YUV转RGB模块中将YUV格式的数据转换为RGB格式数据，在VGA控制器模块的控制下根据时序将RGB格式数据送入视频DA转换器后在VGA显示器上播放解码后的视频；
步骤S4、第一SDRAM中的暂存码流经第二SD卡驱动器存入第二SD卡；在主观评测时，确认有缺陷的帧，此时视频播放暂停，将有缺陷的帧数据保存成图像文件经第二SD卡驱动器存入第二SD卡；
步骤S5、上位机将主观评测完毕时存入第二SD卡中的有缺陷的帧和解码后视频码流读出，其中解码后码流与上位机软件解码得到码流文件做自动化对比，验证视频解码器IP软核的逻辑功能是否正确，通过观察研究有缺陷的帧找出视频解码器IP软核中未能正常工作的模块，进行进一步优化；上位机中将保存进第二SD卡的视频解码后码流与原始视频码流一同输入到PSNR计算软件，计算每帧图像的PSNR值，作为视频解码器客观评价的评判条件。
相较于现有技术，本发明具有以下有益效果：本发明解决了现有视频解码器IP软核验证系统未能兼顾验证视频解码器逻辑功能和解码性能的缺陷，并实现了具有可重用性好，可批量验证，可以实时演示解码性能，并能够对解码性能做出主观和客观评价。
附图说明
图1给出了验证系统框图。
图2给出了系统时钟配置图。
图3给出了验证系统工作流程图。
具体实施方式
下面结合附图，对本发明的技术方案进行具体说明。
本发明提供了一种基于FPGA的视频解码器IP软核验证系统，包括FPGA开发板、第一SD卡、第二SD卡、FPGA调试器、视频DA转换器、VGA显示器、第一SDRAM、第二SDRAM、上位机，所述FPGA开发板包括视频解码器、第一SD卡驱动器、第二SD卡驱动器、调试接口、第一SDRAM控制器、第二SDRAM控制器、YUV转RGB模块、VGA控制器，所述视频解码器分别通过第一SD卡驱动器、第一SDRAM控制器、第二SDRAM控制器与第一SD卡、第一SDRAM、第二SDRAM连接，第一SDRAM还通过第二SD卡驱动器与第二SD卡连接，调试接口与FPGA调试器连接；第二SDRAM通过YUV转RGB模块、VGA控制器、视频DA转换器与VGA显示器连接，所述第一SD卡、第二SD卡、FPGA调试器与上位机连接。所述FPGA开发板还包括一与所述视频解码器连接的按键控制器，该按键控制器与一外接按键模块连接。
本发明还提供了一种基于上述所述验证系统的验证方法，包括如下步骤：
步骤S1、上位机将视频解码器IP软核通过FPGA调试器下载到FPGA开发板上，使用视频编解码软件对原始视频编码得到待测视频文件，并对待测视频文件进行解码得到软件解码码流；将待测视频文件通过第一SD卡驱动器写入第一SD卡；
步骤S2、复位视频解码器IP软核验证系统；第一SD卡驱动器从第一SD卡中将待测视频文件读出，作为视频解码器的输入码流数据；视频解码器IP软核对待测视频文件进行解码，视频解码器解码后输出的码流在第一SDRAM控制器、第二SDRAM控制器的控制下分别送入第一SDRAM、第二SDRAM中暂存；
步骤S3、第二SDRAM中暂存码流输入到YUV转RGB模块中将YUV格式的数据转换为RGB格式数据，在VGA控制器模块的控制下根据时序将RGB格式数据送入视频DA转换器后在VGA显示器上播放解码后的视频；
步骤S4、第一SDRAM中的暂存码流经第二SD卡驱动器存入第二SD卡；在主观评测时，确认有缺陷的帧，此时视频播放暂停，将有缺陷的帧数据保存成图像文件经第二SD卡驱动器存入第二SD卡；
步骤S5、上位机将主观评测完毕时存入第二SD卡中的有缺陷的帧和解码后视频码流读出，其中解码后码流与上位机软件解码得到码流文件做自动化对比，验证视频解码器IP软核的逻辑功能是否正确，通过观察研究有缺陷的帧找出视频解码器IP软核中未能正常工作的模块，进行进一步优化；上位机中将保存进第二SD卡的视频解码后码流与原始视频码流一同输入到PSNR计算软件，计算每帧图像的PSNR值，作为视频解码器客观评价的评判条件。
以下为本发明的具体实现过程。
本发明的验证系统框图如图1所示，为使验证系统能够方便地移植到其他FPGA上以适应不同分辨率或视频接口的视频解码器IP软核验证，系统时钟源由FPGA自带锁相环宏模块IP将板载时钟源经过二分频得到本次验证系统所需要的时钟端口c0和c1，系统时钟配置图如图2所示。
验证系统由四个部分构成：
第一部分为上位机、两张SD卡、两个SD卡驱动器、FPGA调试/下载器；
第二部分为按键及按键控制器、两个SDRAM及两个SDRAM控制器；
第三部分为YUV转RGB、VGA控制器及VGA显示器、视频DA转换器。
验证系统中各部分功能如下所述：
第一部分
1）上位机
上位机采用装有Windows操作系统的PC机，负责将视频解码器IP软核下载到FPGA开发板上，以及将待测视频文件作为输入码流数据源拷贝到SD卡（1）中。
上位机将主观评测完毕时存入SD卡（2）中的解码后有缺陷的帧和解码后视频码流读出，将硬件解码得到的码流文件与上位机软件解码得到的码流文件作自动化对比，来验证视频解码器IP软核的逻辑功能是否正确，查找产生解码缺陷的原因。
在上位机中的视频编解码软件可以选择JM86、HM16.7等。具体使用哪款编解码软件可以视验证需求灵活选择，这些视频编解码软件负责根据所验证的解码器IP软核性能和验证需求对原始视频编码得到待测视频文件，并对待测视频文件进行解码得到软件解码码流文件。
在上位机中计算每帧图像的PSNR值，将保存进SD卡（2）的视频解码后码流与原始视频码流数据一同输入到图像PSNR计算软件，作为解码器客观评价的评判条件。
2）SD卡
SD卡作为存储大容量待测视频文件的低成本、大容量存储器。与此同时，还用来存储主观评测时提取的有缺陷的帧数据以及解码后的视频码流。
3）SD卡驱动器
为了上位机方便地读取SD卡数据、向SD卡写入数据，数据以文件的形式存储在SD卡中，所以SD卡需要格式化为FAT32文件系统，SD卡驱动器需要挂载FAT32文件系统。通过在视频解码器验证体系结构中使用SD卡驱动器挂载FAT32文件系统，可以无需转换数据格式而直接读取待测视频文件，占用逻辑资源较少而且独立于解码核，方便调试。
此外，验证系统中SD卡及其驱动器可以根据待测试视频的分辨率和码率灵活选择。高清及其以上分辨率的视频解码需要更高的数据吞吐速率，可以选择传输速率更快的SD3.0或4.0版本的SDHC卡或SDXC，在SD模式下进行数据传输。标清及其以下分辨率的视频解码数据吞吐率不高，可以选择SD2.0版本的SD卡，在SPI模式下进行数据传输，节约片上逻辑资源。
4）FPGA调试/下载器
将视频解码器的RTL代码通过FPGA调试/下载器（USB-Blaster或JTAG接口）下载进FPGA开发板的工具。FPGA调试器使用内置的USB Blaster电路下载代码或数据，可选择的工作模式有AS模式和JTAG模式。
第二部分
1）按键及按键控制器
按键用来在对解码器性能进行主观评价时选取有缺陷的帧数据，当按键按下后播放的待测视频暂停在当前帧，当前帧文件名添加后缀“flaw”后存入SD卡（2）中。
2）SDRAM及SDRAM控制器
VGA显示器及其控制器模块需要使用SDRAM作为解码器IP软核输出解码像素的缓存。根据所验证的视频解码器IP软核性能，选取SDRAM位宽。SDRAM用来缓存解码出的视频数据。
视频解码器验证体系结构中解码器模块解码后输出的码流在SDRAM控制器的控制下送入SDRAM中暂存。
第三部分
1）YUV转RGB
YUV转RGB模块负责将YUV（YCbCr）色彩空间格式的数据转换成RGB格式。
2）VGA控制器及VGA显示器
VGA控制器模块完成对VGA显示时序的控制。VGA控制器模块中主要功能是由水平同步和垂直同步这两个计数器完成。在系统时钟的控制下，VGA控制器模块根据时序将数据送入视频DA转换器（本设计中采用ADV7123芯片），VGA控制器和VGA显示器将解码后的视频在VGA显示器上播放，以便于验证时对输出画面质量的优劣进行主观评价。
3）视频DA转换器
由VGA显示器显示解码后的视频。把解码器模块输出的数字信号转换成模拟信号（R，G，B）。
系统中各部分之间的连接关系如下所述：
上位机中的视频解码器IP软核代码经由FPGA调试器将RTL代码下载进FPGA开发板。上位机读/写SD卡，将编码后的待测视频文件写入SD（1）卡，从SD卡（2）中读取主观评测提取的有缺陷的帧数据和解码后视频码流，计算每帧图像的PSNR值。
SD卡驱动器在SD卡上建立FAT32文件系统，使视频解码器IP软核可以从SD卡（1）中直接读取待测视频文件，并将主观评测提取的有缺陷的帧数据和解码后视频码流写入SD（2）卡。
视频解码器中的控制模块将解码待测视频后的码流经由两个SDRAM控制器分别送入两片SDRAM中暂存。
SDRAM（2）中暂存的码流输入到YUV转RGB模块中将YUV格式的数据转换为RGB格式数据，在VGA控制器模块的控制下根据时序将RGB格式数据送入视频DA转换器后在VGA显示器上播放解码后的视频。
SDRAM（1）中暂存的码流经SD卡驱动器（2）存入SD卡（2）。在主观评测时，用按键确认有缺陷的帧，视频播放暂停，有缺陷的帧数据保存成图像文件并添加后缀“flaw”后经SD卡驱动器（2）存入SD卡（2）中。
验证系统工作流程图如图3所示，工作流程如下所述：
1）上位机将视频解码器IP软核下载到FPGA开发板上，使用视频编解码软件对原始视频编码得到待测视频文件，并对待测视频文件进行解码得到软件解码码流。将待测视频文件通过SD卡驱动器（1）写入SD卡（1）。
2）复位视频解码器IP软核验证系统。SD卡驱动器（1）从SD卡（1）中将视频文件读出，作为视频解码器的输入码流数据。视频解码器软核对视频文件进行解码，解码器模块解码后输出的码流在SDRAM控制器的控制下分别送入两个SDRAM中暂存。
3）SDRAM（2）中暂存码流输入到YUV转RGB模块中将YUV格式的数据转换为RGB格式数据，在VGA控制器模块的控制下根据时序将RGB格式数据送入视频DA转换器后在VGA显示器上播放解码后的视频。
4）SDRAM（1）中的暂存码流经SD卡驱动器（2）存入SD卡（2）。在主观评测时，用按键确认有缺陷的帧，此时视频播放暂停，将有缺陷的帧数据保存成图像文件经SD卡驱动器（2）存入SD卡（2）。
5）上位机将主观评测完毕时存入SD卡（2）中的有缺陷的帧和解码后视频码流读出，其中解码后码流与上位机软件解码得到码流文件做自动化对比，可以验证视频解码器IP软核的逻辑功能是否正确，通过观察研究有缺陷的帧找出视频解码器IP软核中未能正常工作的模块，进行进一步优化。上位机中将保存进SD卡（2）的视频解码后码流与原始视频码流一同输入到PSNR计算软件，计算每帧图像的PSNR值，作为解码器客观评价的评判条件。
以上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作用未超出本发明技术方案的范围时，均属于本发明的保护范围。

Claims (1)

1.一种基于FPGA的视频解码器IP软核验证系统，其特征在于，包括FPGA开发板、第一SD卡、第二SD卡、FPGA调试器、视频DA转换器、VGA显示器、第一SDRAM、第二SDRAM、上位机，所述FPGA开发板包括视频解码器、第一SD卡驱动器、第二SD卡驱动器、调试接口、第一SDRAM控制器、第二SDRAM控制器、YUV转RGB模块、VGA控制器，所述视频解码器分别通过第一SD卡驱动器、第一SDRAM控制器、第二SDRAM控制器与第一SD卡、第一SDRAM、第二SDRAM连接，第一SDRAM还通过第二SD卡驱动器与第二SD卡连接，调试接口与FPGA调试器连接；第二SDRAM通过YUV转RGB模块、VGA控制器、视频DA转换器与VGA显示器连接，所述第一SD卡、第二SD卡、FPGA调试器与上位机连接；所述FPGA开发板还包括一与所述视频解码器连接的按键控制器，该按键控制器与一外接按键模块连接；
所述基于FPGA的视频解码器IP软核验证系统的验证方法，包括如下步骤：
步骤S1、上位机将视频解码器IP软核通过FPGA调试器下载到FPGA开发板上，使用视频编解码软件对原始视频编码得到待测视频文件，并对待测视频文件进行解码得到软件解码码流；将待测视频文件通过第一SD卡驱动器写入第一SD卡；
步骤S2、复位视频解码器IP软核验证系统；第一SD卡驱动器从第一SD卡中将待测视频文件读出，作为视频解码器的输入码流数据；视频解码器IP软核对待测视频文件进行解码，视频解码器解码后输出的码流在第一SDRAM控制器、第二SDRAM控制器的控制下分别送入第一SDRAM、第二SDRAM中暂存；
步骤S3、第二SDRAM中暂存码流输入到YUV转RGB模块中将YUV格式的数据转换为RGB格式数据，在VGA控制器模块的控制下根据时序将RGB格式数据送入视频DA转换器后在VGA显示器上播放解码后的视频；
步骤S4、第一SDRAM中的暂存码流经第二SD卡驱动器存入第二SD卡；在主观评测时，确认有缺陷的帧，此时视频播放暂停，将有缺陷的帧数据保存成图像文件经第二SD卡驱动器存入第二SD卡；
步骤S5、上位机将主观评测完毕时存入第二SD卡中的有缺陷的帧和解码后视频码流读出，其中解码后码流与上位机软件解码得到码流文件做自动化对比，验证视频解码器IP软核的逻辑功能是否正确，通过观察研究有缺陷的帧找出视频解码器IP软核中未能正常工作的模块，进行进一步优化；上位机中将保存进第二SD卡的视频解码后码流与原始视频码流一同输入到PSNR计算软件，计算每帧图像的PSNR值，作为视频解码器客观评价的评判条件。
CN201810598343.0A 2018-06-12 2018-06-12 基于fpga的视频解码器ip软核验证系统及验证方法 Active CN108540735B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810598343.0A CN108540735B (zh) 2018-06-12 2018-06-12 基于fpga的视频解码器ip软核验证系统及验证方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810598343.0A CN108540735B (zh) 2018-06-12 2018-06-12 基于fpga的视频解码器ip软核验证系统及验证方法

Publications (2)

Publication Number Publication Date
CN108540735A CN108540735A (zh) 2018-09-14
CN108540735B true CN108540735B (zh) 2023-12-29

Family

ID=63470808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810598343.0A Active CN108540735B (zh) 2018-06-12 2018-06-12 基于fpga的视频解码器ip软核验证系统及验证方法

Country Status (1)

Country Link
CN (1) CN108540735B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114007083B (zh) * 2021-12-15 2024-08-20 眸芯科技（上海）有限公司 基于fpga的视频解码芯片验证系统及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102176213A (zh) * 2011-02-25 2011-09-07 山东大学 基于fpga的avs解码芯片验证平台装置及方法
CN202085275U (zh) * 2011-05-23 2011-12-21 北京自动测试技术研究所 一种压缩码流分析仪
CN102917242A (zh) * 2012-09-10 2013-02-06 福州瑞芯微电子有限公司 一种多格式视频解码器的测试系统和测试方法
CN104469368A (zh) * 2014-12-08 2015-03-25 东南大学 一种普适的手机平台vpu视频编解码性能检测方法
CN104581173A (zh) * 2015-01-13 2015-04-29 中国电子科技集团公司第三十二研究所 软解码验证模型平台
CN208299908U (zh) * 2018-06-12 2018-12-28 福州大学 基于fpga的视频解码器ip软核验证装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8136065B2 (en) * 2007-12-10 2012-03-13 Inpa Systems, Inc. Integrated prototyping system for validating an electronic system design

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102176213A (zh) * 2011-02-25 2011-09-07 山东大学 基于fpga的avs解码芯片验证平台装置及方法
CN202085275U (zh) * 2011-05-23 2011-12-21 北京自动测试技术研究所 一种压缩码流分析仪
CN102917242A (zh) * 2012-09-10 2013-02-06 福州瑞芯微电子有限公司 一种多格式视频解码器的测试系统和测试方法
CN104469368A (zh) * 2014-12-08 2015-03-25 东南大学 一种普适的手机平台vpu视频编解码性能检测方法
CN104581173A (zh) * 2015-01-13 2015-04-29 中国电子科技集团公司第三十二研究所 软解码验证模型平台
CN208299908U (zh) * 2018-06-12 2018-12-28 福州大学 基于fpga的视频解码器ip软核验证装置

Also Published As

Publication number Publication date
CN108540735A (zh) 2018-09-14

Similar Documents

Publication Publication Date Title
CN108717393B (zh) 一种应用程序测试方法及移动终端
CN102176213B (zh) 基于fpga的avs解码芯片验证平台装置及方法
US6735747B2 (en) Pre-silicon verification path coverage
US10209306B2 (en) Methods and systems for generating functional test patterns for manufacture test
WO2024060506A1 (zh) 一种基板管理控制芯片调试方法、装置、设备及可读介质
JP2000082094A (ja) 半導体集積回路設計検証システム
CN105516712A (zh) 一种音视频解码芯片测试平台及方法
CN108540735B (zh) 基于fpga的视频解码器ip软核验证系统及验证方法
CN115470748A (zh) 一种芯片仿真加速方法、装置、电子设备及存储介质
US20120110383A1 (en) Method and apparatus for off-line analyzing crashed programs
CN208299908U (zh) 基于fpga的视频解码器ip软核验证装置
CN111859630B (zh) 一种图像压缩仿真验证方法、装置、设备及可读存储介质
JP2000075005A (ja) 高速テストパタ―ン検証装置
US6654919B1 (en) Automated system for inserting and reading of probe points in silicon embedded testbenches
KR101192556B1 (ko) 디지털 회로 검증시스템 설계방법 및 그 검증시스템
WO2010120239A1 (en) Image encoder and method for encoding images
CN113836825A (zh) 神经网络处理器关键标准与验证芯片的应用方法
US8020126B2 (en) Links and chains verification and validation methodology for digital devices
CN110221196B (zh) 单固定型故障基于可测试性影响锥的测试精简方法及系统
CN112034331A (zh) 一种基于fpga的电路模块测试方法
CN113766216B (zh) 一种视频模块的验证方法及验证系统
CN111475452B (zh) 一种用于FPGA原型验证的DisplayPort接口速度桥系统
CN113438470B (zh) 视频转码器掉卡模拟测试方法、装置、终端及存储介质
CN114007083B (zh) 基于fpga的视频解码芯片验证系统及方法
CN113766216A (zh) 一种视频模块的验证方法及验证系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant