KR20150047810A - 디스플레이 패널 검사를 위한 이미지 전송 장치 및 디스플레이 패널 검사 방법 - Google Patents

디스플레이 패널 검사를 위한 이미지 전송 장치 및 디스플레이 패널 검사 방법 Download PDF

Info

Publication number
KR20150047810A
KR20150047810A KR1020130127727A KR20130127727A KR20150047810A KR 20150047810 A KR20150047810 A KR 20150047810A KR 1020130127727 A KR1020130127727 A KR 1020130127727A KR 20130127727 A KR20130127727 A KR 20130127727A KR 20150047810 A KR20150047810 A KR 20150047810A
Authority
KR
South Korea
Prior art keywords
image pattern
image
data
display panel
control signal
Prior art date
Application number
KR1020130127727A
Other languages
English (en)
Inventor
김종태
Original Assignee
(주) 제이앤디테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 제이앤디테크 filed Critical (주) 제이앤디테크
Priority to KR1020130127727A priority Critical patent/KR20150047810A/ko
Publication of KR20150047810A publication Critical patent/KR20150047810A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

디스플레이 패널 검사를 위한 이미지 전송 장치(100)는 이미지 전송을 위한 제어 신호를 생성하는 중앙제어부(CPU, 120), 이미지에 대한 데이터를 저장하는 메모리 장치를 포함하는 데이터 제공부(130) 및 제어 신호에 따라 데이터 제공부(130)로부터 데이터를 전달받고, 제어신호 및 데이터를 이용하여 이미지 패턴을 생성하는 FPGA 모듈(140)을 포함한다.

Description

디스플레이 패널 검사를 위한 이미지 전송 장치 및 디스플레이 패널 검사 방법{IMAGE TRANSMITTING APPARATUS FOR INSPECTING DISPLAY PANEL AND INSPECTION METHOD FOR DISPLAY PANEL}
이하 설명하는 기술은 디스플레이 패널을 검사하는 이미지 패턴을 생성하여 전송하는 장치 및 이미지 패턴을 이용하여 디스플레이 패널을 검사하는 방법에 관한 것이다.
액정표시장치(LCD) 등과 같은 디지털 방식의 디스플레이 패널은 TV, 휴대폰, 캠코더, 노트북 컴퓨터, 컴퓨터 모니터 등과 같은 다양한 전자제품에 사용된다.
디스플레이 패널은 생산과정에서 화면이 정상적으로 표현되는지 여부를 검사하는 과정이 요구된다. 디스플레이 패널을 구동하기 위해서는 다수의 제어신호 및 화상 데이터가 필요하기 때문에 상기 디스플레이 패널을 검사하기 위해서 역시 상기와 같은 제어 신호 및 화상 데이터를 입력하여야 한다.
디스플레이 패널을 검사하는 장치는 특정한 이미지 패턴을 출력하는 신호를 디스플레이 패널에 전달하여 디스플레이 패널을 검사하게 된다. 종래 디스플레이 패널을 검사하는 장치는 메모리에 저장된 이미지 데이터를 중앙처리장치(CPU)가 전달받아 이를 FPGA(field-programmable gate array)에 전달하고, FPGA에서 일정한 이미지 패턴을 생성하여 디스플레이 패널에 전송하였다.
한국공개특허 제10-2012-0048748호(2012.05.16) 한국공개특허 제10-2010-0103065호(2010.09.27)
최근 기술 발달로 점점 고해상도를 지원하는 디스플레이 장치가 개발되고 있다. 최근에는 HD 해상도 뿐만 아니라 UHD(ultra high definition) 급의 해상도 제품도 상용화되고 있다. 즉, 디스플레이 패널을 검사하기 위한 데이터의 용량도 급속하게 증가하고 있는 것이다. 종래의 디스플레이 패널 검사 장치는 CPU에서 FPGA로 16비트 또는 32비트 데이터 단위로 데이터를 전송하였기 때문에 최근의 고해상도 이미지 데이터를 전송하는데 한계가 있었다. 이미지 패턴을 생성하여 디스플레이 패널에 전송하는 과정에서 CPU와 FPGA 사이에 데이터 병목이 발생하게 된 것이다.
이하 설명하는 기술은 FPGA에 직접 연결된 별도의 메모리 장치에 이미지 데이터를 저장하고, CPU에서는 제어 신호만을 FPGA에 전달하여 디스플레이 패널 검사를 위한 이미지 패턴을 생성하는 장치 내지 기법을 제공하고자 한다.
이하 설명하는 기술의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
디스플레이 패널 검사를 위한 이미지 전송 장치는 이미지 전송을 위한 제어 신호를 생성하는 중앙제어부, 이미지에 대한 데이터를 저장하는 메모리 장치 또는 별도 저장 매체로부터 이미지에 대한 데이터를 수신하는 통신 모듈을 포함하는 데이터 제공부 및 제어 신호에 따라 데이터 제공부로부터 데이터를 전달받고, 제어신호 및 데이터를 이용하여 이미지 패턴을 생성하는 FPGA 모듈을 포함한다.
중앙제어부는 FPGA 모듈에 제어 신호를 전송하고, 제어 신호는 이미지 패턴의 식별자, 이미지 패턴 생성을 위한 구성 정보 또는 이미지 패턴을 전송하는 시간 정보 중 적어도 하나를 포함한다.
디스플레이 패널 검사 방법은 이미지 패턴 생성 장치의 중앙제어처리장치가 이미지 패턴의 생성을 위한 제어 신호를 FPGA 모듈에 전달하는 단계, FPGA 모듈이 제어 신호에 따라 FPGA 모듈에 연결된 메모리로 부터 이미지 데이터를 수신하는 단계, FPGA 모듈이 제어 신호에 따라 이미지 데이터를 이용하여 이미지 패턴을 생성하는 단계 및 인터페이스 장치가 영상 신호로 변환된 이미지 패턴을 디스플레이 패널로 전송하는 단계를 포함한다.
제어신호는 이미지 패턴의 식별자, 이미지 패턴 생성을 위한 구성 정보 또는 이미지 패턴을 전송하는 시간 정보 중 적어도 하나를 포함한다.
이미지 패턴을 생성하는 단계에서 FPGA 모듈은 식별자에 대응되는 이미지 패턴에 대한 데이터를 메모리로부터 직접 수신하여 이미지 패턴을 생성할 수 있다.
이미지 패턴을 생성하는 단계에서 구성 정보는 이미지 데이터에 대한 조합 정보를 포함하고, FPGA 모듈은 조합 정보를 이용하여 메모리로부터 수신하는 이미지 데이터를 조합하여 이미지 패턴을 생성할 수 있다.
디스플레이 패널 검사 방법은 전송하는 단계 전에 FPGA 모듈이 제어 신호에 포함된 이미지 패턴 출력의 시간 정보에 따라 이미지 패턴을 인터페이스 장치에 전달하는 단계를 더 포함할 수 있다.
이하 설명하는 기술은 CPU에서 이미지 데이터를 FPGA에 전달하지 않고, FPGA와 128 비트 버스 등으로 연결된 이미지 데이터 메모리를 사용하여 디스플레이 패널을 검사하기 위한 이미지 패턴을 조속하게 생성한다. 이를 통해 고해상도 디스플레이 패널도 지연 없이 검사가 가능하다.
이하 설명하는 기술의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래의 디스플레이 패널 검사를 위한 이미지 전송 장치를 도시한 블록도의 예이다.
도 2는 일 실시예에 따른 디스플레이 패널 검사를 위한 이미지 전송 장치를 도시한 블록도의 예이다.
도 3은 다른 실시예에 따른 디스플레이 패널 검사를 위한 이미지 전송 장치를 도시한 블록도의 예이다.
도 4는 디스플레이 패널 검사 방법에 대한 순서도의 예이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 해당 구성요소들은 상기 용어들에 의해 한정되지는 않으며, 단지 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
본 명세서에서 사용되는 용어에서 단수의 표현은 문맥상 명백하게 다르게 해석되지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함한다" 등의 용어는 설시된 특징, 개수, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 의미하는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 단계 동작 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하지 않는 것으로 이해되어야 한다.
도면에 대한 상세한 설명을 하기에 앞서, 본 명세서에서의 구성부들에 대한 구분은 각 구성부가 담당하는 주기능 별로 구분한 것에 불과함을 명확히 하고자 한다. 즉, 이하에서 설명할 2개 이상의 구성부가 하나의 구성부로 합쳐지거나 또는 하나의 구성부가 보다 세분화된 기능별로 2개 이상으로 분화되어 구비될 수도 있다. 그리고 이하에서 설명할 구성부 각각은 자신이 담당하는 주기능 이외에도 다른 구성부가 담당하는 기능 중 일부 또는 전부의 기능을 추가적으로 수행할 수도 있으며, 구성부 각각이 담당하는 주기능 중 일부 기능이 다른 구성부에 의해 전담되어 수행될 수도 있음은 물론이다. 따라서, 본 명세서를 통해 설명되는 각 구성부들의 존재 여부는 기능적으로 해석되어야 할 것이며, 이러한 이유로 본 발명의 디스플레이 패널 검사를 위한 이미지 전송 장치(100, 200) 및 디스플레이 패널 검사 방법(500)에 따른 구성은 본 발명의 목적을 달성할 수 있는 한도 내에서 대응하는 도면과는 상이해질 수 있음을 명확히 밝혀둔다.
또, 방법 또는 동작 방법을 수행함에 있어서, 상기 방법을 이루는 각 과정들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 과정들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
도 1은 종래의 디스플레이 패널 검사를 위한 이미지 전송 장치(50)를 도시한 블록도의 예이다.
종래의 디스플레이 패널 검사를 위한 이미지 전송 장치(50)는 SD 카드 또는 플래시 메모리 등과 같은 외부 메모리(51)에 미리 저장된 이미지 데이터를 중앙처리장치(CPU, 52)가 FPGA(54)에 전달한다. 이 과정에서 CPU(52)는 이미지 데이터를 캐시 메모리(53)에 임시 저장하였다가 FPGA(54)에 전달할 수도 있다.
FPGA(54)는 이미지 데이터를 이용하여 특정한 이미지 패턴을 생성하고, 인터페이스 장치(55)를 통해 디스플레이 패널(10)로 검사를 위한 영상 신호를 전송한다.
전술한 바와 같이 CPU(52)에서 FPGA(54)로 이미지 데이터를 전송하는 경로는 보통 16비트 또는 32비트 단위로 데이터를 전송한다. 나아가 LPAE(Large Physical Address Extensions)를 사용하는 방식이라 하여도 최대 40비트 단위로 데이터를 전송하는데 그친다. 따라서 CPU(52)에서 FPGA(54)로 이미지 데이터를 전송하는 경로가 UHD와 같이 해상도 높은 디스플레이 패널을 검사하기 위한 대량의 데이터를 전송하는데 병목(bottle neck)이 될 수 있다.
본 발명은 종래 디스플레이 패널 검사를 위한 이미지 전송 장치(50)의 문제점을 개선하여 용량이 많은 이미지 데이터도 조속하게 처리할 수 있는 디스플레이 패널 검사를 위한 이미지 전송 장치를 제안한다.
이하에서는 도면을 참조하면서 디스플레이 패널 검사를 위한 이미지 전송 장치(100, 200) 및 디스플레이 패널 검사 방법(500)에 관하여 구체적으로 설명하겠다.
도 2는 일 실시예에 따른 디스플레이 패널 검사를 위한 이미지 전송 장치(100)를 도시한 블록도의 예이다.
디스플레이 패널 검사를 위한 이미지 전송 장치(100)는 이미지 전송을 위한 제어 신호를 생성하는 중앙제어부(CPU, 120), 이미지에 대한 데이터를 저장하는 메모리 장치를 포함하는 데이터 제공부(130) 및 제어 신호에 따라 데이터 제공부(130)로부터 데이터를 전달받고, 제어신호 및 데이터를 이용하여 이미지 패턴을 생성하는 FPGA 모듈(140)을 포함한다.
입력장치(110)는 디스플레이 패널 검사를 수행하는 사용자가 이미지 전송 장치(100)를 제어하는 명령을 입력하는 인터페이스 장치를 의미한다. 사용자는 입력장치(110)를 이용하여 특정 디스플레이 패널에 사용하는 이미지 패턴을 결정하거나, 이미지 영상 신호가 전달되는 시간을 제어할 수도 있을 것이다. 캐시 메모리(125)는 중앙제어부(120)가 특정 연산을 수행하는 과정에 사용할 수 있는 임시 메모리이다.
인터페이스부(150)는 FPGA 모듈(140)에서 전달하는 이미지 패턴을 디스플레이 패널에 전달하는 구성이다. 인터페이스부(150)는 이미지 패턴에 해당하는 영상 신호를 디스플레이 패널에 전달한다. 영상신호 전송방식은 CPU방식, 디지털 RGB, 아날로그 RGB, LVDS, MIPI 등일 수 있다.
본 발명은 중앙제어부(120)에서 이미지 데이터를 FPGA 모듈(140)에 전달하지 않는다. 이미지 패턴 생성에 사용되는 이미지 데이터는 FPGA 모듈(140)에 연결된 별도의 데이터 제공부(130)에 저장된다. 도 2에서 데이터 제공부(130)는 FPGA 모듈(140)에 직접 이미지 데이터를 전달하기 위한 별도의 메모리를 포함하고 있다. 데이터 제공부(130)에 포함되는 메모리는 플래시 메모리, DRAM 또는 SDRAM 중 적어도 하나 이상일 수 있다.
FPGA 모듈(140)은 데이터 제공부(130)로부터 데이터를 수신하기 위한 제어 논리 모듈을 포함한다. FPGA 모듈(140)은 데이터 제공부(130)의 메모리로부터 이미지 데이터를 전송받기 위한 제어구성(controller)을 논리회로(logic)로 갖는다.
중앙제어부(120)는 FPGA 모듈(140)에서 이미지 데이터를 이용하여 이미지 패턴을 생성하기 위한 제어 신호만을 FPGA 모듈(140)에 전달한다.
제어 신호는 이미지 패턴의 식별자, 이미지 패턴 생성을 위한 구성 정보 또는 이미지 패턴을 전송하는 시간 정보 중 적어도 하나를 포함할 수 있다. 제어 신호의 종류에 따라 다음과 같은 실시예가 가능하다. 아래 번호는 실시예의 종류를 의미한다.
(1) 데이터 제공부(130)가 디스플레이 패널에 출력할 이미지 패턴에 대한 데이터를 모두 갖고 있는 경우 중앙제어부(120)는 FPGA 모듈(140)에 이미지 패턴에 대한 식별자(식별 번호 등)를 전달하고, FPGA 모듈(140)은 해당하는 이미지 패턴에 대한 데이터를 데이터 제공부(130)로부터 수신하고, 이미지 패턴을 인터페이스부(150)에 전달한다.
(2) 데이터 제공부(130)는 이미지 패턴을 구성하는 이미지 데이터를 저장하고 있고, 중앙제어부(120)는 FPGA 모듈(140)에 이미지 데이터를 이용하여 이미지 패턴을 형성하기 위한 정보를 제공할 수 있다. 즉, 이미지 패턴을 생성을 위한 구성 정보를 이용하는 경우이다. 이미지 데이터를 조합 또는/및 반복하여 특정 이미지 패턴을 생성하게 되는 경우로서 제어신호는 이미지 데이터를 어떻게 조합 또는 반복할지에 대한 정보를 포함한다.
나아가 제어신호는 상기 이미지 패턴이 출력되는 시간을 결정하는 시간 정보를 포함할 수 있다. 이를 통해 FPGA 모듈(140) 또는 인터페이스부(150)에서 이미지 패턴이 전달되는 시간, 시간간격 등을 제어할 수 있다. 예컨대, 제1 이미지 패턴에 대해서는 수 초 또는 수 마이크로 초 단위 간격으로 전송하고, 제2 이미지 패턴은 기준 시간 동안 연속으로 전송하는 등의 제어가 가능하다.
도 3은 다른 실시예에 따른 디스플레이 패널 검사를 위한 이미지 전송 장치(200)를 도시한 블록도의 예이다.
디스플레이 패널 검사를 위한 이미지 전송 장치(200)는 이미지 전송을 위한 제어 신호를 생성하는 중앙제어부(CPU, 220), 이미지에 대한 데이터를 저장하는 메모리 장치를 포함하는 데이터 제공부(230) 및 제어 신호에 따라 데이터 제공부(230)로부터 데이터를 전달받고, 제어신호 및 데이터를 이용하여 이미지 패턴을 생성하는 FPGA 모듈(240)을 포함한다.
입력장치(210), 중앙제어부(220), 캐시 메모리(225), FPGA 모듈(240), 인터페이스부(150)은 전술한 도 2의 디스플레이 패널 검사를 위한 이미지 전송 장치(100)의 각 구성과 동일한 구성이다.
도 3의 디스플레이 패널 검사를 위한 이미지 전송 장치(200)는 데이터 제공부(230)가 도 2의 디스플레이 패널 검사를 위한 이미지 전송 장치(100)와 차이가 있다. 도 3의 디스플레이 패널 검사를 위한 이미지 전송 장치(200)는 사전에 저장된 이미지 데이터를 사용하지 않고, 외부 서버에 저장된 이미지 데이터를 통신모듈(231)을 이용하여 수신하고, 이를 메모리(232)에 저장한다. 메모리(232)에 저장된 이미지 데이터를 이용하여 이미지 패턴을 생성하는 과정을 도 2의 이미지 전송 장치(100)와 동일하다.
통신모듈(231)은 유선 또는 무선 네트워크를 통해 외부 서버에 저장된 이미지 데이터를 수신한다. 이 경우 디스플레이 패널의 해상도 및 종류에 따라 사용될 이미지 데이터를 쉽게 교체할 수 있다는 장점이 있다. 나아가 통신모듈(231)은 별도의 외부 메모리에 저장된 데이터를 수신하는 고속랜 통신 모듈일 수도 있다. 물론 도 2의 디스플레이 패널 검사를 위한 이미지 전송 장치(100) 경우에도 데이터 제공부(130)의 메모리를 탈부착이 가능한 SD 카드 또는 플래시 메모리 등으로 구성하면 이미지 데이터 교체가 용이할 것이다.
도 4는 디스플레이 패널 검사 방법(500)에 대한 순서도의 예이다.
디스플레이 패널 검사 방법(500)은 이미지 패턴 생성 장치의 중앙제어처리장치(CPU)가 이미지 패턴의 생성을 위한 제어 신호를 FPGA 모듈(140 또는 240)에 전달하는 단계(510), FPGA 모듈이 제어 신호에 따라 FPGA 모듈에 연결된 메모리로 부터 이미지 데이터를 수신하는 단계(520), FPGA 모듈이 제어 신호에 따라 이미지 데이터를 이용하여 이미지 패턴을 생성하는 단계(530) 및 인터페이스 장치가 영상 신호로 변환된 이미지 패턴을 디스플레이 패널로 전송하는 단계(550)를 포함한다.
전송하는 단계(550) 전에 FPGA 모듈이 제어 신호에 포함된 이미지 패턴 출력의 시간 정보에 따라 이미지 패턴을 인터페이스 장치에 전달하는 단계(540)를 더 포함할 수도 있다.
제어신호는 이미지 패턴의 식별자, 이미지 패턴 생성을 위한 구성 정보 또는 이미지 패턴을 전송하는 시간 정보 중 적어도 하나일 수 있다.
이미지 패턴을 생성하는 단계(530)에서 FPGA 모듈은 식별자에 대응되는 이미지 패턴에 대한 데이터를 메모리로부터 직접 수신하여 이미지 패턴을 생성할 수 있다.
나아가 이미지 패턴을 생성하는 단계(530)에서 FPGA 모듈은 중앙제어처리장치의 제어신호에 포함되는 이미지 데이터에 대한 조합 정보(구성 정보)를 이용하여 메모리로부터 수신하는 이미지 데이터를 조합하여 이미지 패턴을 생성할 수도 있다.
본 실시예 및 본 명세서에 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 명확하게 나타내고 있는 것에 불과하며, 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형 예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것이 자명하다고 할 것이다.
10 : 디스플레이 패널
50 : 종래 디스플레이 패널 검사를 위한 이미지 전송 장치
51 : 외부 메모리 52 : CPU
53 : 캐시 메모리 54 : 인터페이스 장치
100 : 디스플레이 패널 검사를 위한 이미지 전송 장치
110 : 입력장치 120 : 중앙제어부
125 : 캐시 메모리 130 : 데이터 제공부
140 : FPGA 모듈 150 : 인터페이스부
200 : 디스플레이 패널 검사를 위한 이미지 전송 장치
210 : 입력장치 220 : 중앙제어부
225 : 캐시 메모리 230 : 데이터 제공부
231 : 통신모듈 232 : 메모리
240 : FPGA 모듈 250 : 인터페이스부

Claims (12)

  1. 디스플레이 패널 검사를 위한 이미지 전송 장치에 있어서,
    상기 이미지 전송을 위한 제어 신호를 생성하는 중앙제어부;
    상기 이미지에 대한 데이터를 저장하는 메모리 장치 또는 별도 저장 매체로부터 상기 이미지에 대한 데이터를 수신하는 통신 모듈을 포함하는 데이터 제공부; 및
    상기 제어 신호에 따라 상기 데이터 제공부로부터 상기 데이터를 전달받고, 상기 제어신호 및 상기 데이터를 이용하여 이미지 패턴을 생성하는 FPGA 모듈을 포함하는 디스플레이 패널 검사를 위한 이미지 전송 장치.
  2. 제1항에 있어서,
    상기 메모리는 플래시 메모리, DRAM 또는 SDRAM 중 적어도 하나인 디스플레이 패널 검사를 위한 이미지 전송 장치.
  3. 제1항에 있어서,
    상기 통신 모듈은 외부 서버로부터 상기 데이터를 전송받는 유무선 통신 모듈 또는 별도의 메모리에 저장된 상기 데이터를 수신하는 고속랜 통신 모듈인 디스플레이 패널 검사를 위한 이미지 전송 장치.
  4. 제1항에 있어서,
    상기 중앙제어부는 상기 FPGA 모듈에 상기 제어 신호를 전송하고,
    상기 제어 신호는 이미지 패턴의 식별자, 이미지 패턴 생성을 위한 구성 정보 또는 상기 이미지 패턴을 전송하는 시간 정보 중 적어도 하나를 포함하는 디스플레이 패널 검사를 위한 이미지 전송 장치.
  5. 제1항에 있어서,
    상기 이미지 패턴을 상기 디스플레이 패널에 전달하는 인터페이스부를 더 포함하는 디스플레이 패널 검사를 위한 이미지 전송 장치.
  6. 제1항에 있어서,
    상기 FPGA 모듈은 상기 데이터 제공부로부터 상기 데이터를 수신하기 위한 제어 논리 모듈을 포함하는 디스플레이 패널 검사를 위한 이미지 전송 장치.
  7. 이미지 패턴을 이용하여 디스플레이 패널을 검사하는 방법에 있어서,
    이미지 패턴 생성 장치의 중앙제어처리장치가 상기 이미지 패턴의 생성을 위한 제어 신호를 FPGA 모듈에 전달하는 단계;
    상기 FPGA 모듈이 상기 제어 신호에 따라 상기 FPGA 모듈에 연결된 메모리로 부터 이미지 데이터를 수신하는 단계;
    상기 FPGA 모듈이 상기 제어 신호에 따라 상기 이미지 데이터를 이용하여 이미지 패턴을 생성하는 단계; 및
    인터페이스 장치가 영상 신호로 변환된 상기 이미지 패턴을 상기 디스플레이 패널로 전송하는 단계를 포함하는 디스플레이 패널 검사 방법.
  8. 제7항에 있어서,
    상기 메모리는 상기 FPGA에 모듈에 직접 연결된 플래시 메모리, DRAM 또는 SDRAM 중 적어도 하나인 디스플레이 패널 검사 방법.
  9. 제7항에 있어서,
    상기 제어신호는 이미지 패턴의 식별자, 이미지 패턴 생성을 위한 구성 정보 또는 상기 이미지 패턴을 전송하는 시간 정보 중 적어도 하나를 포함하는 디스플레이 패널 검사 방법.
  10. 제9항에 있어서,
    상기 이미지 패턴을 생성하는 단계에서
    상기 FPGA 모듈은 상기 식별자에 대응되는 이미지 패턴에 대한 데이터를 상기 메모리로부터 직접 수신하여 이미지 패턴을 생성하는 디스플레이 패널 검사 방법.
  11. 제9항에 있어서,
    상기 이미지 패턴을 생성하는 단계에서
    상기 구성 정보는 상기 이미지 데이터에 대한 조합 정보를 포함하고, 상기 FPGA 모듈은 상기 조합 정보를 이용하여 상기 메모리로부터 수신하는 상기 이미지 데이터를 조합하여 상기 이미지 패턴을 생성하는 디스플레이 패널 검사 방법.
  12. 제6항에 있어서,
    상기 전송하는 단계 전에
    상기 FPGA 모듈이 상기 제어 신호에 포함된 이미지 패턴 출력의 시간 정보에 따라 상기 이미지 패턴을 상기 인터페이스 장치에 전달하는 단계를 더 포함하는 디스플레이 패널 검사 방법.
KR1020130127727A 2013-10-25 2013-10-25 디스플레이 패널 검사를 위한 이미지 전송 장치 및 디스플레이 패널 검사 방법 KR20150047810A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130127727A KR20150047810A (ko) 2013-10-25 2013-10-25 디스플레이 패널 검사를 위한 이미지 전송 장치 및 디스플레이 패널 검사 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130127727A KR20150047810A (ko) 2013-10-25 2013-10-25 디스플레이 패널 검사를 위한 이미지 전송 장치 및 디스플레이 패널 검사 방법

Publications (1)

Publication Number Publication Date
KR20150047810A true KR20150047810A (ko) 2015-05-06

Family

ID=53386599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130127727A KR20150047810A (ko) 2013-10-25 2013-10-25 디스플레이 패널 검사를 위한 이미지 전송 장치 및 디스플레이 패널 검사 방법

Country Status (1)

Country Link
KR (1) KR20150047810A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108510921A (zh) * 2017-12-29 2018-09-07 学校法人金泉大学 Lcd模块检测系统
KR102332771B1 (ko) 2020-08-31 2021-12-01 (주)엠에스쎌텍 디스플레이 모듈을 검사하는 시스템
KR102627264B1 (ko) * 2023-05-17 2024-01-19 (주)동아엘텍 광학 모듈 통합 테스트 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108510921A (zh) * 2017-12-29 2018-09-07 学校法人金泉大学 Lcd模块检测系统
KR102332771B1 (ko) 2020-08-31 2021-12-01 (주)엠에스쎌텍 디스플레이 모듈을 검사하는 시스템
KR102627264B1 (ko) * 2023-05-17 2024-01-19 (주)동아엘텍 광학 모듈 통합 테스트 장치

Similar Documents

Publication Publication Date Title
US9830872B2 (en) Display driver integrated circuit comprised of multi-chip and driving method thereof
US10741128B2 (en) Dual scan out display system
US10257440B2 (en) Video matrix controller
JP6272670B2 (ja) ディスプレードライバ集積回路及びディスプレーデータ処理方法
US20140253598A1 (en) Generating scaled images simultaneously using an original image
KR20150047810A (ko) 디스플레이 패널 검사를 위한 이미지 전송 장치 및 디스플레이 패널 검사 방법
US10686977B2 (en) Image control system and apparatus for industrial embedded system
KR20160095238A (ko) 표시 장치
US20150086011A1 (en) Wireless sharing of content between computing devices
JP2006301724A (ja) メモリコントローラ、画像処理コントローラ及び電子機器
US20140204005A1 (en) System, method, and computer program product for distributed processing of overlapping portions of pixels
KR20150095051A (ko) 디스플레이 장치 및 디스플레이 장치의 이미지 업데이트 방법
KR101584336B1 (ko) 초고해상도 디스플레이 패널 검사용 임베디드 디스플레이 포트 영상신호 입력장치
US10546558B2 (en) Request aggregation with opportunism
CN105741820B (zh) 将压缩流分离成多个流
US20190114998A1 (en) Image display system
KR100806281B1 (ko) 인터페이스 유닛 및 그 인터페이스 전송 방법
TWI418816B (zh) 高解析度高頻之影像處理晶片的驗證系統
TWM577136U (zh) Scalability architecture with multiple display outputs
CN105100670B (zh) 实施移动高清传输技术的方法及其电子装置
KR102205345B1 (ko) 그래픽 카드가 적용된 디스플레이 장치
US20160253978A1 (en) Integrated circuit board and display apparatus
KR20240081034A (ko) 전자 장치 및 이의 제어 방법
CN117609128A (zh) 服务器显示系统、方法、装置、设备及存储介质
JP2015028568A (ja) 画像表示処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal