TWI408391B - 測試裝置與測試方法 - Google Patents

測試裝置與測試方法 Download PDF

Info

Publication number
TWI408391B
TWI408391B TW098141766A TW98141766A TWI408391B TW I408391 B TWI408391 B TW I408391B TW 098141766 A TW098141766 A TW 098141766A TW 98141766 A TW98141766 A TW 98141766A TW I408391 B TWI408391 B TW I408391B
Authority
TW
Taiwan
Prior art keywords
packet
test
unit
device under
under test
Prior art date
Application number
TW098141766A
Other languages
English (en)
Other versions
TW201027945A (en
Inventor
Shinichi Ishikawa
Hajime Sugimura
Masaru Goishi
Hiroyasu Nakayama
Masaru Tsuto
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201027945A publication Critical patent/TW201027945A/zh
Application granted granted Critical
Publication of TWI408391B publication Critical patent/TWI408391B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/50Testing arrangements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

測試裝置與測試方法
本發明是有關於一種測試裝置與測試方法。
於測試裝置中,表示測試信號的波形以及期望值的資料(測試向量(test vector)),是根據例如對被測試元件的設計階段中製作的模型(model)進行模擬(simulation)所獲得的資料(波形轉儲(wave form dump))而生成。例如,測試向量可根據依照端子間的連接關係來對表示內部電路的網表層級(netlist level)的模型進行模擬所獲得的波形轉儲而生成。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2001-67395號公報
且說,近年來,在元件(device)的模擬中,使用以功能區塊(block)間的一系列的交換(交易(transaction))的單位來表示動作的交易層級的邏輯設計模型。然而,於使用著此種模型的模擬中,難以製作在先前的測試裝置中所使用的測試向量。
另外,近年來元件的大規模化不斷推進。因此,用以測試此種元件的測試向量亦變得龐大,難以於先前的測試裝置中儲存測試向量。
而且,近年來,信號的輸出週期(cycle)不固定、或者輸出值依賴於某些狀態而發生變化的進行非確定性的動 作的元件增加。因此,使用著內容確定的測試向量的先前的測試裝置難以對此種元件進行測試。
為了解決上述課題,本發明的第1態樣提供一種測試裝置與測試方法,該測試裝置對被測試元件進行測試,且包括:取得部,根據對上述被測試元件的動作進行模擬的模擬環境,而取得與上述被測試元件之間進行通訊的封包列;封包通訊程式生成部,根據上述封包列而生成測試用的封包通訊程式,由該測試裝置來執行、並與上述被測試元件之間進行封包列中所含的封包的通訊;以及測試部,執行上述封包通訊程式而進行與上述被測試元件之間的封包通訊來進行測試。
此外,上述發明的概要並未列舉本發明的所有必要的特徵。而且,該些特徵群的次組合(subcombination)亦可成為發明。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
以下,通過發明的實施形態來說明本發明,但以下的實施形態並不會限定申請專利範圍的發明。而且,實施形態中所說明的特徵的組合的全部,並不一定是發明的解決方法所必需的。
圖1是一併表示本實施形態的測試裝置100的構成與被測試元件500。測試裝置100是與至少1個被測試元件 500之間進行封包通訊,來對被測試元件500進行測試。即,測試裝置100是對被測試元件500發送封包以及自被測試元件500接收封包,而測試被測試元件500。
測試裝置100包括模擬器(simulator)200、轉換部300、以及測試部400。模擬器200是藉由模擬環境(Simulation Environment)600來模擬被測試元件500的動作。模擬環境600包含在被測試元件500的設計階段製作而成的元件模擬模型(device simulation model)610。作為一示例,元件模擬模型610描述在交易層級的功能區塊(functional block)間的一系列交換(交易(transaction))的單位表現之內部動作。
轉換部300根據模擬被測試元件500的動作的模擬環境600,而生成由該測試裝置100執行的用以測試被測試元件500的測試用的封包通訊程式。轉換部300對所生成的測試用的封包通訊程式進行編譯(compile)並儲存於測試部400中。另外,模擬器200以及轉換部300亦可藉由設置於包含測試部400的測試裝置本體的外部的工作站(workstation)等的電腦(computer)來實現。
測試部400執行由轉換部300所生成的測試用的封包通訊程式,而與被測試元件500之間進行封包通訊來對被測試元件500進行測試。更詳細而言,測試部400對被測試元件500發送包含測試資料的封包,並對應於此而接收自被測試元件500所輸出的封包。接著,測試部400將所接收到的封包中所含的資料與期望資料進行比較來判定被 測試元件500的良否。
此處,測試用的封包通訊程式包含程序(procedure)、及封包函數。程序描述對被測試元件500執行的測試的順序。作為一示例,程序描述與在模擬環境600中所執行的交易單位內的模擬順序相對應的測試順序。程序例如可描述與在封包的交換單位下的模擬順序相對應的測試順序。
程序中包含封包函數的調用來作為控制順序。此外,程序包含條件分支、無條件分支以及調用其他程序的次常式(subroutine)調用等的控制敍述(control statement)來作為測試順序。
而且,程序可對變數進行處理。變數可代替根據程序內的運算式、代入式等所得的值,而儲存封包內的資料列。作為一示例,程序可與封包函數之間接收發送變數。
封包函數包含該封包的資料列、以及用以生成該資料列的指令列。測試用的封包通訊程式可包含多種封包函數。作為一示例,測試用的封包通訊程式可包含用以生成寫入封包(write packet)、讀取封包(read packet)以及閒置封包(idle packet)等的各個的封包函數。
圖2表示本實施形態的測試用的封包通訊程式的階層構成。測試用的封包通訊程式例如包含1個或多個程序。各程序包含1個或多個封包列表(packet list)。
封包列表包含與被測試元件500之間進行通訊的一系列的封包。作為一示例,封包列表包含指令列、及變數,該指令列用以依序調用與被測試元件500之間進行通訊的 多個封包相對應的多個封包函數,該變數用以與封包函數間接收發送針對每個封包而變更的個別資料。
封包中包含多個資料。作為一示例,封包不論封包的種類而包含固定的資料。作為一示例,封包包含封包的起始碼(start code)以及終止碼(end code)。
此外,作為一示例,封包亦可包含每個封包的種類共用的共用資料。作為一示例,封包亦可包含表示封包種類的指令(command)來作為共用資料。
此外,作為一示例,封包亦可包含針對每個封包而變更的個別資料。作為一示例,封包亦可包含位址以及實體的資料。個別資料是藉由程序或封包列表所提交的變數而指定。
另外,作為一示例,封包亦可包含根據狀態而變化的資料。而且,作為一示例,封包亦可包含檢查碼(check code),該檢查碼用以對該封包中所含的資料列的錯誤進行檢測。
此種測試用的封包通訊程式對與被測試元件500進行通訊的內容,劃分為表示封包的通訊順序的程序、以及表示各封包的資料內容的封包函數的階層。藉此,測試裝置100可將程序設為與在模擬環境600中所執行的交易單位的模擬順序相對應的描述。
而且,此種測試用的封包通訊程式可使程序重複調用相同的封包函數。藉此,根據測試用的封包通訊程式,可使用共用的封包函數來描述在測試中重複生成的資料列, 因此可減小測試裝置100所儲存的資料量。
圖3表示本實施形態的模擬器200以及轉換部300的構成的第1例。第1例的模擬器200是以交易級來模擬被測試元件500的動作。此種模擬環境600包含元件模擬模型610、以及交易激源(Transaction‧Stimulus)620。
元件模擬模型610包含以交易層級來描述的被測試元件500的邏輯模型。交易激源620以交易單位來指定被測試元件500與外部之間的信號的接收發送。
交易激源620亦可為表示自外部輸入至被測試元件500的封包以及自被測試元件500向外部輸出的封包的接收發送的描述。模擬環境600使用此種元件模擬模型610以及交易激源620來執行模擬,並判斷被測試元件500是否進行了適當的動作。
第1例的轉換部300包含封包定義資料記憶部310、取得部320、以及封包通訊程式生成部330。封包定義資料記憶部310記憶封包定義資料,該封包定義資料對多種封包的各個中所包含的資料列進行定義。
取得部320抽取模擬環境600中所含的交易激源620的描述,而取得在該測試裝置100及被測試元件500之間進行通訊的封包列。作為一示例,取得部320基於封包定義資料,並根據交易激源620的描述,而指定於測試裝置100及被測試元件500之間進行通訊的封包的種類以及順序。另外,作為一示例,取得部320根據交易激源620的描述,而指定各封包中所含的資料。
封包通訊程式生成部330根據由取得部320所取得的封包列,而生成由該測試裝置100來執行、用於與被測試元件500之間進行封包列中所含的封包的通訊的測試用的封包通訊程式。作為一示例,封包通訊程式生成部330根據由取得部320所指出的封包的種類以及順序,而生成表示封包的通訊順序的程序。
另外,作為一示例,封包通訊程式生成部330根據由取得部320所指出的封包的種類,而生成封包函數。而且,作為一示例,封包通訊程式生成部330根據由取得部320所指出的各封包中所含的資料,而生成變數的值。根據此種轉換部300,可根據模擬環境600中的交易激源620的描述,而自動生成測試用的封包通訊程式。
圖4表示本實施形態的模擬器200以及轉換部300的構成的第2例。第2例的模擬器200以及轉換部300具有與第1例大致相同的構成以及功能,因此以下將省略除不同點以外的說明。
第2例的模擬器200包含於模擬的執行過程中,能夠監控被測試元件500所通訊的封包的監控點(monitoring point)。第2例的取得部320於模擬環境600的模擬的執行過程中對被測試元件500所通訊的封包進行監控,並取得於該測試裝置100及被測試元件500之間進行通訊的封包列。作為一示例,取得部320根據封包定義資料,而指出於模擬的執行過程中所監控的被測試元件500所通訊的封包的種類。即,例如取得部320檢查所監控的封包與封 包定義資料中的哪一種封包定義匹配(match),並根據檢查結果來指出所監控的封包的種類。
根據此種轉換部300,可根據於交易層級下的模擬執行中的被測試元件500所通訊的封包,而自動生成測試用的封包通訊程式。
圖5表示本實施形態的模擬器200以及轉換部300的構成的第3例。第3例的模擬器200以及轉換部300具有與第1例大致相同的構成以及功能,因此以下將省略除不同點以外的說明。
第3例的模擬環境600包含元件模擬模型610、交易激源620、以及配接器(adapter)630。第3例的模擬器200是以網表級(netlist level)來模擬被測試元件500的動作。第3例的元件模擬模型610是以網表級來進行描述。
配接器630執行交易激源620中所描述的交易、與藉由以網表層級所描述的元件模擬模型610而接收發送的信號之間的轉換。模擬環境600使用此種元件模擬模型610、交易激源620以及配接器630來執行模擬,並判斷被測試元件500是否進行了適當的動作。
第3例的轉換部300更包含波形轉儲記憶部340。波形轉儲記憶部340取得執行模擬環境600的模擬的結果,所獲得的被測試元件500的輸入輸出信號的波形轉儲,並加以記憶。
此外,第3例的取得部320根據波形轉儲記憶部340中所記憶的波形轉儲,而抽取於該測試裝置100及被測試 元件500之間進行通訊的封包列。作為一示例,取得部320對波形轉儲記憶部340中所記憶的波形轉儲以及由封包定義資料所定義的資料進行比較,從而指出被測試元件500所通訊的封包的種類。
根據此種轉換部300,可根據於交易層級的模擬執行中的被測試元件500所通訊的信號的波形轉儲,而自動生成測試用的封包通訊程式。
圖6表示本實施形態的測試部400的構成的一示例。測試部400執行由轉換部300所生成的測試用的封包通訊程式(以下亦稱作測試程式),而測試至少1個被測試元件500。
測試部400包括運算處理部410、一個或多個執行處理部420、一個或多個通訊處理部430、測試程式記憶部440、以及程式供給部450。各執行處理部420經由例如匯流排(Bus),而連接於運算處理部410。各通訊處理部430可連接於任一執行處理部420。
運算處理部410對測試程式中的運算式進行處理。各執行處理部420指出測試程式中的多個封包列表中、應由連接於該執行處理部420的各通訊處理部430來執行的封包列表。各通訊處理部430與對應的被測試元件500之間,依序對由對應的執行處理部420所指定的封包列表中所含的封包進行通訊。
作為一示例,測試部400可包括1個運算處理部410、8個執行處理部420、以及256個通訊處理部430。此時, 作為一示例,8個執行處理部420的各個上連接著32個通訊處理部430。測試部400並不限定於此種連接構成,亦可為其他連接構成。
測試程式記憶部440對測試程式進行記憶。程式供給部450於測試之前,向運算處理部410、執行處理部420以及通訊處理部430載入(load)測試程式。
圖7表示本實施形態的運算處理部410的構成的一示例、以及多個執行處理部420及多個通訊處理部430中的作為代表的1個執行處理部420及通訊處理部430。運算處理部410包含變數記憶部412、以及運算部414。各執行處理部420包含流程(flow)控制部426。而且,各通訊處理部430包含封包列表記憶部432、以及封包通訊部434。另外,封包列表記憶部432是設置於封包通訊部434的外部,但亦可設置於封包通訊部434的內部。
程式供給部450自測試程式記憶部440所記憶的測試程式中,抽取分別包含藉由對應的通訊處理部430進行通訊的一系列封包的多個封包列表,並將該些封包列表儲存於對應的通訊處理部430內的封包列表記憶部432中。然後,程式供給部450生成描述控制流程的控制程式並供給至流程控制部426,上述控制流程使自測試程式所抽取的多個封包列表依序執行。接著,程式供給部450生成運算程式並供給至運算部414,上述運算程式執行自測試程式所抽取的運算式。
流程控制部426根據測試程式的執行流程,對於所對 應的通訊處理部430內的封包通訊部434,而指定執行多個封包列表的各個的順序。更具體而言,流程控制部426執行自程式供給部450所供給的控制程式,並對於所對應的通訊處理部430內的封包通訊部434,指出封包列表記憶部432中儲存的多個封包列表中接下來應執行的封包列表。作為一示例,流程控制部426向封包通訊部434發送接下來應執行的封包列表的於封包列表記憶部432中的位址。
此外,流程控制部426於控制程式包含運算式時,調用執行該運算式的運算程式,並讓運算處理部410內的運算部414來執行。而且,流程控制部426會根據運算處理部410的運算式的運算結果,來指出接下來應執行的封包列表。此時,流程控制部426亦可等待下一封包列表的指出而直至接收到運算處理部410的運算結果為止,並根據運算結果來選擇所指出的封包列表。
封包列表記憶部432對自程式供給部450所提供的多個封包列表進行記憶。封包通訊部434,對由對應的執行處理部420內的流程控制部426依序指定的封包列表中所含的一系列封包,在與對應的被測試元件500之間依序進行通訊,而測試相對應的被測試元件500。
作為一示例,封包通訊部434從自流程控制部426所接收的位址中讀出封包列表,對所讀出的封包列表中所含的一系列封包,在與對應的被測試元件500之間依序進行通訊。而且,封包通訊部434將自被測試元件500所接收 的封包中所含的資料值,作為變數值並經由流程控制部426而發送至運算處理部410內的變數記憶部412。
變數記憶部412將自多個通訊處理部430所包含的多個封包通訊部434的各個接收的資料值,作為變數值而進行記憶。運算部414執行測試程式所包含的運算式,並將執行結果發送至多個執行處理部420內的流程控制部426。而且,運算部414於運算式中包含自被測試元件500所接收的資料值時,會自變數記憶部412中讀出作為運算式的參數(parameter)的變數值,並進行由運算式所指定的計算。此外,運算部414亦可將發送至被測試元件500的封包中所含的資料值,作為變數值而發送至封包通訊部434。
此種測試部400是使上位側的運算處理部410執行測試程式中的運算式,並使下位側的流程控制部426以及封包通訊部434執行流程控制。藉此,根據測試部400,可藉由運算能力高的處理器(processor)來實現上位側的運算處理部410而集中管理變數,並藉由動作頻率高的處理器或定序器(sequencer)來實現下位側的流程控制部426以及封包通訊部434,從而可構築整體效率良好的系統(System)。
此外,此種測試部400在上位側的運算處理部410中將自被測試元件500所接收的資料值作為變數而加以記憶。因此,根據此種測試部400,可使自1個被測試元件500所接收的封包的內容,反映於對其他被測試元件500 發送的封包中。
圖8表示本實施形態的程式供給部450的構成。程式供給部450包括通訊區塊(communication block)抽取部442、封包列表生成部444、控制區塊抽取部446、以及控制程式生成部448。
測試程式可分割成包含應依序通訊的一系列封包的通訊區塊、包含運算式的運算區塊、以及控制區塊,該控制區塊包含條件分支、無條件分支、及次程式調用,並指出接下來應執行的通訊區塊。程式供給部450抽取測試程式中的、包含應依序通訊的一系列封包的多個通訊區塊。封包列表生成部444生成與通訊區塊抽取部442所抽取的多個通訊區塊相對應的多個封包列表,並將該些封包列表儲存於封包列表記憶部432中。
控制區塊抽取部446抽取多個控制區塊,該些控制區塊執行測試程式中的條件分支、無條件分支、及次程式調用中的至少1個,並指出接下來應執行的通訊區塊。控制程式生成部448生成控制程式並供給至流程控制部426,該控制程式執行控制區塊抽取部446所抽取的多個控制區塊。
運算區塊抽取部452抽取測試程式中的、包含運算式的多個運算區塊。運算程式生成部454生成運算程式並供給至運算部414,該運算程式執行運算區塊抽取部452所抽取的多個運算區塊。
此種程式供給部450可使封包通訊部434,執行不包 含條件分支、無條件分支或次程式調用,而包含依序執行的指令的封包列表。此外,程式供給部450可使運算處理部410對運算式進行運算。而且,程式供給部450可根據運算結果而在封包通訊部434執行條件分支、無條件分支或次程式調用後,使流程控制部426指出接下來應執行的封包列表。
圖9表示本實施形態的封包通訊部434的構成。封包通訊部434包括發送側區塊12、以及接收側區塊14。發送側區塊12按照由封包列表所指定的順序,而對被測試元件500發送封包。接收側區塊14自被測試元件500接收封包,並對封包列表所指定的封包與所接收的封包進行比較,來判定被測試元件500的良否。
圖10表示本實施形態的發送側區塊12的構成。發送側區塊12包含封包列表記憶部432、封包列表處理部22、封包指令列記憶部24、封包資料列記憶部26、下位定序器28、資料處理部32、資料轉換部34、以及發送部36。封包列表記憶部432對自程式供給部450所提供的多個封包列表進行記憶。
封包列表處理部22執行封包列表記憶部432中記憶的多個封包列表中,由流程控制部426所指定的封包列表,並依序指定與被測試元件500進行通訊的各封包。作為一示例,封包列表處理部22從自流程控制部426所接收到的位址起執行封包列表,並依序指定發送至被測試元件500的封包。
作為一示例,封包列表處理部22對記憶著用以產生所指定的封包的指令列的封包指令列記憶部24上的位址進行指定。另外,作為一示例,封包列表處理部22針對與被測試元件500之間進行通訊的封包,而指定封包資料列記憶部26內的該封包中所含的資料列的位址(例如資料列的前置位址)。
如此,封包列表處理部22個別地指定用以產生封包的指令列的位址、以及該封包中所含的資料列的位址。再者,於該情形時,當對封包列表中兩個或兩個以上的封包指定著共用的指令列或資料列時,封包列表處理部22亦可對該兩個或兩個以上的封包指定相同的指令列的位址或相同的資料列的位址。
封包指令列記憶部24按照每種封包,來記憶用以產生多種封包的各個的指令列。作為一示例,封包指令列記憶部24對用以產生寫入封包的指令列、用以產生讀取封包的指令列、以及用以產生閒置封包的指令列等進行記憶。
封包資料列記憶部26按照每種封包,來記憶多種封包的各個中所含的資料列。作為一示例,封包資料列記憶部26可包含寫入封包中所含的資料列、讀取封包中所含的資料列、以及閒置封包中所含的資料列等。
作為一示例,封包資料列記憶部26可包含共用資料記憶部40、共用資料指示器(pointer)42、第1個別資料記憶部44-1、第2個別資料記憶部44-2、第1個別資料指示器46-1、以及第2個別資料指示器46-2。共用資料記憶 部40對多種封包的各個中所含的資料列中的、按照每種封包而共用的共用資料進行記憶。作為一示例,共用資料記憶部40按照每種封包而記憶表示封包起始的起始碼、表示封包結束的終止碼、以及用以識別該封包的種類的指令碼等。
共用資料指示器42自封包列表處理部22中,取得儲存著由封包列表處理部22所指定的封包中所含的共用資料的區塊(block)的前置位址。另外,共用資料指示器42自下位定序器28中取得該區塊內的偏移位置(offset position)。而且,共用資料指示器42對共用資料記憶部40提供根據前置位址以及偏移位置而規定的位址(例如於前置位址上加上偏移位置所得的位址),並對資料處理部32提供該位址中所儲存的共用資料。
第1及第2個別資料記憶部44-1、44-2,對多種封包的各個中所含的資料列中的、按照每個封包而變更的個別資料進行記憶。作為一示例,第1及第2個別資料記憶部44-1、44-2,可記憶各封包中所含的、發送至被測試元件500的實體資料或自被測試元件500所接收的實體資料。
第1個別資料記憶部44-1,記憶與所執行的封包列表無關而預先規定的個別資料。第2個別資料記憶部44-2,對按照每個所執行的封包列表而變更的個別資料進行記憶。作為一示例,第2個別資料記憶部44-2於測試之前或測試中,適當地自執行處理部420內的流程控制部426接收個別資料的傳輸。
第1及第2個別資料指示器46-1、46-2,自封包列表處理部22接收儲存著由封包列表處理部22所指定的封包中,所含的個別資料的區塊的前置位址。另外,第1及第2個別資料指示器46-1、46-2自下位定序器28取得該區塊內的偏移位置。而且,第1及第2個別資料指示器46-1、46-2對第1及第2個別資料記憶部44-1、44-2,提供根據前頭位址以及偏移位置而確定的位址(例如於前置位址加上偏移位置所得的位址),並對資料處理部32提供該位址中所儲存的個別資料。
下位定序器28自封包指令列記憶部24中,讀出由封包列表處理部22所指定的封包的指令列、即由封包列表處理部22指定了位址的指令列後,依序執行所讀出的指令列中所含的各指令。另外,下位定序器28使由封包列表處理部22所指定的封包的資料列、即由封包列表處理部22指定了位址的資料列,按照指令列的執行而依序自封包資料列記憶部26輸出,並生成用於與被測試元件500之間的測試的測試資料列。
作為一示例,下位定序器28對共用資料指示器42、第一個別資料指示器46-1以及第二個別資料指示器46-2,提供儲存在封包列表處理部22所指定的封包中,所含的資料列的區塊中的、表示與已執行的指令相對應的資料位置的偏移位置。此時,下位定序器28亦可於最初的指令產生初始值,並於每次所執行的指令轉移時產生遞增(increment)的計數值來作為偏移位置。
此外,每次執行指令時,下位定序器28對資料處理部32以及資料轉換部34提供控制資料,該控制資料指示對所讀出的個別資料以及共用資料實施指定的處理(運算或資料轉換)。藉此,下位定序器28可將由封包列表處理部22所指定的封包中的、所指定的資料部分,作為已對所讀出的資料實施指定處理的資料。
而且,每次執行指令時,下位定序器28會指定資料處理部32來將共用資料、個別資料(與所執行的封包列表無關而預先規定的個別資料或按照每個所執行的封包列表來變更的個別資料)、以及由資料處理部32實施了處理的資料中的何者輸出。即,每次執行指令時,下位定序器28會指定資料處理部32自共用資料記憶部40、第1個別資料記憶部44-1、第2個別資料記憶部44-2、或資料處理部32內的儲存著已實施指定處理的資料的暫存器(register)中的何者讀出並輸出資料。
藉此,下位定序器28可根據自個別資料記憶部44所讀出的個別資料,而生成由封包列表處理部22,所指定的封包中的、應按照每個封包而變更的資料部分。另外,下位定序器28可根據自共用資料記憶部40所讀出的共用資料,而生成由封包列表處理部22所指定的封包中的、按照每種封包而共用的資料部分。此外還有,下位定序器28可對由封包列表處理部22所指定的封包中的被指定的資料部分,實施指定的處理。
而且,下位定序器28可根據由封包列表處理部22所 指定的封包的指令列的執行的結束,而對封包列表處理部22提供結束通知。藉此,封包列表處理部22可根據下位定序器28的指令列的執行的進展,而依序指定封包。
此外,下位定序器28對發送部36指定發送至被測試元件500的信號的邊緣時序(edge timing)。作為一示例,下位定序器28對發送部36提供時序信號,並按照每個封包來控制邊緣時序。
而且,下位定序器28與下述圖13所示的接收側區塊14中所含的接收側的下位定序器28進行通訊。藉此,發送側區塊12中所含的發送側的下位定序器28可與接收側區塊14包含的接收側的下位定序器28進行訊號交換(handshaking),從而可與接收側的下位定序器28同步地執行指令列。
作為一示例,發送側的下位定序器28通知接收側的下位定序器28已將預先指定的封包的測試資料列發送至被測試元件500。藉此,發送側的下位定序器28在直至接收側的下位定序器28接收到來自發送側的下位定序器28的通知為止的期間,可禁止對所接收的資料列進行良否判定。
此外,作為一示例,發送側的下位定序器28自接收側的下位定序器28接收到已接收到與所生成的測試資料列一致的資料列的通知後,生成預先指定的封包的測試資料列。藉此,發送側的下位定序器28可於自被測試元件500接收到規定的封包之後,對被測試元件500發送預先 指定的封包。
資料處理部32自封包資料列記憶部26中,讀出由封包列表處理部22所指定的封包的資料列,並生成用於被測試元件500的測試的測試資料列。作為一示例,資料處理部32輸入來自共用資料記憶部40、第1個別資料記憶部44-1以及第2個別資料記憶部44-2的資料,並對所輸入的資料實施由下位定序器28所指定的處理後,作為測試資料列的各資料而加以輸出。
再者,資料處理部32亦可將所輸入的資料直接作為測試資料列的資料而輸出。圖11中說明資料處理部32的構成的一示例。
資料轉換部34在由下位定序器28所指定的時序,對自資料處理部32所輸出的測試資料列進行資料轉換。作為一示例,資料轉換部34根據預先設定的表格(table)等而對測試資料列進行8b-10b轉換等。此外,作為一示例,資料轉換部34亦可對測試資料列進行加擾(scramble)處理。而且,資料轉換部34將轉換後的資料列加以輸出。
發送部36對被測試元件500發送資料轉換部34所生成的測試資料列。圖12中說明發送部36的構成的一示例。
圖11表示本實施形態的發送側區塊12內的資料處理部32的構成的一示例。作為一示例,發送側區塊12內的資料處理部32包括至少1個暫存器52、前段選擇部54、至少1個運算器56、以及後段選擇部60。
至少1個暫存器52的各個記憶前一週期的運算處理 結果。在本例中,資料處理部32包含第1暫存器52-1、以及第2暫存器52-2。
於每個週期,前段選擇部54選擇來自共用資料記憶部40的共用資料、來自各別資料記憶部44(本例中是第1個別資料記憶部44-1以及第2個別資料記憶部44-2)的個別資料、以及各暫存器52(本例中是第1暫存器52-1以及第2暫存器52-2)的資料中的、由下位定序器28所指定的資料。而且,於每個週期,前段選擇部54將所選擇的資料的各個供給至由下位定序器28所指定的運算器56或後段選擇部60。
至少1個運算器56的各個是對應於至少1個暫存器52的各個而設置。在本例中,資料處理部32包含與第1暫存器52-1相對應的第1運算器56-1、以及與第2暫存器52-2相對應的第2運算器56-2。作為一示例,各運算器56進行邏輯運算、四則運算、擬隨機數(pseudo-random number)產生以及糾錯碼(error-correcting code)生成等的運算。於每個週期,各運算器56對由前段選擇部54所選擇的資料,進行由下位定序器28所指定的運算並儲存於相對應的暫存器52中。
於每個週期,後段選擇部60選擇前段選擇部54所選擇的資料(本例中是來自共用資料記憶部40、第1個別資料記憶部44-1或第2個別資料記憶部44-2的資料)、以及至少1個暫存器52內的資料中的由下位定序器28所指定的資料。而且,後段選擇部60將所選擇的資料作為測試資 料列的各資料而加以輸出。
圖12表示本實施形態的發送側區塊12內的發送部36的構成的一示例。作為一示例,發送部36包括串聯器(serializer)72、格式控制器(format controller)74、以及驅動器(driver)76。
串聯器72將自資料處理部32所接收的測試資料列轉換為串列(serial)的波形圖案。格式控制器74生成具有與自串聯器72接收到的波形圖案相對應的波形的信號。另外,格式控制器74於由下位定序器28所指定的邊緣時序,輸出邏輯產生變化的波形的信號。驅動器76將自格式控制器74所輸出的信號供給至被測試元件500。
圖13表示本實施形態的接收側區塊14的構成。接收側區塊14具有與圖10所示的發送側區塊12大致相同的構成以及功能。對於接收側區塊14所包含的構件中、與發送側區塊12所包含的構件的構成以及功能大致相同的構件,附上相同的符號並省略除不同點以外的說明。
接收側區塊14包含封包列表記憶部432、封包列表處理部22、封包指令列記憶部24、封包資料列記憶部26、下位定序器28、資料處理部32、資料轉換部34、接收部82、以及判定部84。接收部82自被測試元件500接收封包的資料列。圖14中說明接收部82的構成的一示例。
接收側區塊14內的資料轉換部34於由下位定序器28所指定的時序,對由接收部82所接收到的資料列進行資料轉換。作為一示例,接收側區塊14內的資料轉換部34根 據預先設定的表格等,而對所接收到的資料列進行8b-10b轉換等。另外,作為一示例,接收側區塊14內的資料轉換部34亦可對所接收到的資料列進行解擾(descramble)處理。而且,接收側區塊14內的資料轉換部34將轉換後的資料列加以輸出。
然後,接收側區塊14內的資料轉換部34,將轉換後的資料列供給至判定部84。另外,接收側區塊14內的資料轉換部34亦可將轉換後的資料列儲存於封包資料列記憶部26內的第2個別資料記憶部44-2的指定的位址。藉此,流程控制部426可將自被測試元件500所接收的資料列作為變數值,而自封包資料列記憶部26中讀出並傳輸至運算處理部410。
作為一示例,接收側區塊14內的封包列表處理部22,從自流程控制部426所接收到的位址起執行封包列表。而且,接收側區塊14內的封包列表處理部22依序指定所期望的以及自被測試元件500接收到的封包。
接收側區塊14內的下位定序器28,使期望自被測試元件500輸出的封包的資料列,作為測試資料列而自封包資料列記憶部26輸出。而且,接收側區塊14內的下位定序器28對接收部82,指定取得自被測試元件500所輸出的信號的資料值的選通時序(strobe timing)。接收側區塊14內的資料處理部32將所生成的測試資料列供給至判定部84。
判定部84自資料處理部32接收測試資料列,並且接 收自資料轉換部34所接收的資料列。判定部84根據將所接收的資料列與測試資料列進行比較的結果,來判定與被測試元件500之間的通訊的良否。作為一示例,判定部84包含:邏輯比較部,對接收部82所接收到的資料列與測試資料列是否一致進行比較;以及失效記憶體(fail memory),對比較結果進行記憶。此外,作為一示例,判定部84亦可對下位定序器28通知接收部82所接收的資料列與所指定的資料列互相一致。
而且,接收側區塊14內的下位定序器28與圖10所示的發送側區塊12所包含的發送側的下位定序器28進行通訊。藉此,接收側區塊14所包含的接收側的下位定序器28,可與發送側區塊12所包含的發送側的下位定序器28進行訊號交換,從而可與發送側的下位定序器28同步地執行指令列。
作為一示例,接收側的下位定序器28對發送側的下位定序器28通知已接收到與該接收側的下位定序器28所生成的測試資料列一致的資料列。藉此,發送側的下位定序器28自接收側的下位定序器28接收已接收到與所生成的測試資料列一致的資料列的通知後,可生成預先指定的封包的測試資料列。
作為一示例,接收側的下位定序器28於直至自發送側的下位定序器28接收到,已將預先指定的封包的測試資料列發送至被測試元件500的通知為止的期間,禁止判定部84對接收部82所接收的資料列進行良否判定。藉此, 接收側的下位定序器28可在對被測試元件500發送規定的封包之後,判定是否自被測試元件500輸出了與該規定的封包相對應的應答。
圖14表示本實施形態的接收側區塊14內的接收部82的構成的一示例。作為一示例,接收部82包含位準比較器(level comparator)86、時序比較器(timing comparator)88、解串器(deserializer)90、相位調整部92、以及搜尋(hunt)部94。
位準比較器86將自被測試元件500所輸出的信號與臨限值進行比較,並輸出邏輯信號。時序比較器88以由下位定序器28所指定的選通時序,依序取得由位準比較器86所輸出的邏輯信號的資料。
解串器90將由時序比較器88所取得的資料列轉換為平行(parallel)的資料列。相位調整部92檢測封包的前置的指定碼,並對由解串器90所轉換成的平行的資料列的截止相位進行調整。搜尋部94將由時序比較器88所取得的資料列與封包的前置的指定碼進行比較,並以位元(pit)單位來調整封包的前置位置。
此種接收部82可自被測試元件500接收以不確定的時序而輸出的封包。藉此,根據接收側區塊14,可對以不確定的時序而自被測試元件500輸出的封包中,所含的資料列、及期望自被測試元件500輸出的測試資料列進行比較。
圖15表示本實施形態的封包列表的一示例。封包列 表中描述著依序執行的多個指令。作為一示例,封包列表中描述著NOP指令、IDXI指令以及EXIT指令等。NOP指令使執行轉移至下一指令。IDXI指令在重複指定次數的執行之後,使執行轉移至下一指令。EXIT指令使該封包序列的執行結束。
此外,於封包列表中與各指令相對應地描述著封包函數。作為一示例,封包列表中描述著產生寫入封包、讀取封包、以及產生規定碼的閒置封包等的封包函數。
另外,封包列表中與各封包函數相對應地描述著用以產生由該封包函數所指出的封包的指令列的前置位址、由該封包函數所指出的封包中所含的共用資料以及個別資料的前置位址。封包列表處理部22藉由執行此種封包列表,而於每次依序執行各指令時,可調用與所執行的指令相對應的封包函數。
圖16表示編譯後載入本實施形態的封包通訊部434的封包函數的一示例。載入封包通訊部434的封包函數中描述著依序執行的多個指令。
作為一示例,封包函數中描述著NOP指令、IDXI指令以及RTN指令等。NOP指令將儲存在由指標所指定的位址上的資料輸出一次後,使執行轉移至下一指令。IDXI指令將儲存在由指標所指定的位址上的資料重複輸出指定次數後,使執行轉移至下一指令。RTN指令將儲存在由指標所指定的位址上的資料輸出一次後,將執行返回至封包列表。
此外,封包函數中與各指令對應地描述著控制資料。作為一示例,控制資料包含供給至運算器56的運算式。在圖16的示例中,控制資料包含將該第1暫存器52-1的資料與所輸出的資料的互斥或(exclusive or)邏輯和回寫至第1暫存器52-1中的運算式(REG1=REG1ˆDB1或REG1=REG1ˆDB2)。代替此,控制資料亦可指定資料轉換部34的轉換處理。
而且,封包函數中與各指令對應地描述著指定,應與該指令相對應而輸出的資料的儲存場所的資訊。作為一示例,封包函數指定共用資料記憶部40、個別資料記憶部44以及暫存器52中的任一者來作為儲存場所。
在圖16的示例中,0x0F或0x01這樣的十六進數值表示共用資料記憶部40的位址來作為資料的儲存場所。而且,DB1表示第1個別資料記憶部44-1作為資料的儲存場所。DB2表示第2個別資料記憶部44-2作為資料的儲存場所。REG1表示第1暫存器52-1作為資料的儲存場所。下位定序器28可藉由執行此種封包函數所表示的指令列,而輸出由各封包函數所指定的資料列。
圖17表示本實施形態的測試部400的處理流程。首先,封包列表處理部22執行封包列表,並依序指定與被測試元件500之間進行通訊的各封包(S11、S16)。接著,若下位定序器28接收到封包列表處理部22的封包的指定,則重複執行步驟S12至步驟S15的處理。
若下位定序器28接收到封包的指定,則自封包指令 列記憶部24調用用以產生該封包的指令列,並自前置的指令起依序執行。每次執行各指令時,下位定序器28會進行步驟S13以及步驟S14的處理(S12、S15)。
在步驟S13中,下位定序器28輸出與該指令相對應的資料。而且,在步驟S14中,下位定序器28執行與該指令相對應的運算或資料轉換。下位定序器28是並行執行步驟S13以及步驟S14。
下位定序器28執行最後的指令後,則會將處理返回至封包列表處理部22,並自封包列表處理部22接收下一封包的指定(S15)。然後,若封包列表處理部22結束直至封包序列中的最後封包為止的處理,則會結束該流程(S16)。
根據如上所述的本實施形態的測試部400,表示封包序列的封包列表、以及封包內的指令列可藉由個別的定序器來執行。藉此,根據測試部400,可簡化程式的描述。另外,根據測試部400,可將用以產生共用種類的封包的指令列以及資料共用化,因此可減小所儲存的資訊量。
此外,本實施形態的測試部400是由封包列表處理部22來個別地指定下位定序器28所執行的指令列的位址以及下位定序器28所讀出的資料列的位址。藉此,根據測試部400,可藉由相同的指令列而產生不同的資料列。因此,根據測試部400,不對相同的指令列進行多次儲存,因此可減小所儲存的資訊量。
另外,本實施形態的測試部400是由資料處理部32 來對自共用資料記憶部40以及個別資料記憶部44所讀出的資料,執行指定的處理(即運算或轉換)。即,資料處理部32可根據封包通訊的下位層(靠近物理層的層)的規定,而生成應處理的資料轉換以及錯誤檢測碼。
藉此,測試部400只要生成用以輸出封包通訊的上位層的資料的指令列以及資料列,並個別地指定封包通訊的下位層的處理便可。因此,根據測試部400,可簡化程式的描述,尚可減小所儲存的資訊量。
此外,本實施形態的測試部400是使發送側區塊12、以及接收側區塊14分離,上述發送側區塊12及接收側區塊14的各個包含封包列表處理部22以及下位定序器28,上述發送側區塊12生成用以對被測試元件500發送信號的測試資料列,上述接收側區塊14生成用以與自被測試元件500所接收的信號進行比較的測試資料列。根據測試部400,可獨立地描述發送側以及接收側的程式,因此可簡化程式。
而且,測試部400可於發送側的下位定序器28與接收側的下位定序器28之間進行通訊。藉此,根據測試部400,例如由發送側產生的事件(event)觸發(trigger)而開始接收側的動作、或者由接收側產生的事件觸發而開始發送側的動作變得容易。
另外,測試部400亦可為包括多個發送側區塊12以及接收側區塊14的組的構成。此時,執行處理部420對發送側區塊12以及接收側區塊14的組的各個提供個別的序 列(個別的封包列表),而使該些區塊彼此獨立地執行。藉此,測試部400可使發送側區塊12以及接收側區塊14的組的各個彼此非同步地進行動作。
而且,執行處理部420亦可使發送側區塊12以及接收側區塊14的組的各個彼此同步地進行動作。此時,執行處理部420對發送側區塊12以及接收側區塊14的組的各個提供相同的序列(相同的封包列表),而使該些區塊彼此同步地開始執行。藉此,測試部400可並行測試包含相同種類或不同種類的封包通訊型介面(interface)的多個被測試元件500。
以上,使用實施形態而說明了本發明,但本發明的技術性範圍並不限定於上述實施形態所揭示的範圍。熟悉此技藝者應瞭解可於上述實施形態中附加多種變更或改良。根據申請專利範圍的記載當瞭解,加以此種變更或改良的形態亦可屬於本發明的技術性範圍。
應注意到如下情況,即於申請專利範圍、說明書、以及圖式中所示的裝置、系統、程式、以及方法中的動作、順序、步驟、以及階段等的各處理的執行順序,只要未特別明示「比…靠前」、「在…之前」等,而且只要不是將前一處理的輸出用於後一處理,則可按照任意順序來實現。關於申請專利範圍、說明書、以及圖式中的動作流程,即便方便起見而使用「首先、」、「其次、」等來進行了說明,亦並不意味著必需以此順序來實施。
雖然本發明已以實施例揭露如上,然其並非用以限定 本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧測試裝置
200‧‧‧模擬器
300‧‧‧轉換部
400‧‧‧測試部
500‧‧‧被測試元件
600‧‧‧模擬環境
610‧‧‧元件模擬模型
620‧‧‧交易激源
630‧‧‧配接器
310‧‧‧封包定義資料記憶部
320‧‧‧取得部
330‧‧‧封包通訊程式生成部
340‧‧‧波形轉儲記憶部
410‧‧‧運算處理部
420‧‧‧執行處理部
430‧‧‧通訊處理部
440‧‧‧測試程式記憶部
450‧‧‧程式供給部
412‧‧‧變數記憶部
414‧‧‧運算部
426‧‧‧流程控制部
432‧‧‧封包列表記憶部
434‧‧‧封包通訊部
442‧‧‧通訊區塊抽取部
444‧‧‧封包列表生成部
446‧‧‧控制區塊抽取部
448‧‧‧控制程式生成部
452‧‧‧運算區塊抽取部
454‧‧‧運算程式生成部
12‧‧‧發送側區塊
14‧‧‧接收側區塊
22‧‧‧封包列表處理部
24‧‧‧封包指令列記憶部
26‧‧‧封包資料列記憶部
28‧‧‧下位定序器
32‧‧‧資料處理部
34‧‧‧資料轉換部
36‧‧‧發送部
40‧‧‧共用資料記憶部
42‧‧‧共用資料指示器
44‧‧‧個別資料記憶部
44-1‧‧‧第1個別資料記憶部
44-2‧‧‧第2個別資料記憶部
46‧‧‧個別資料指示器
46-1‧‧‧第1個別資料指示器
46-2‧‧‧第2個別資料指示器
52‧‧‧暫存器
52-1‧‧‧第1暫存器
52-2‧‧‧第2暫存器
54‧‧‧前段選擇部
56‧‧‧運算器
56-1‧‧‧第1運算器
56-2‧‧‧第2運算器
60‧‧‧後段選擇部
72‧‧‧串聯器
74‧‧‧格式控制器
76‧‧‧驅動器
82‧‧‧接收部
84‧‧‧判定部
86‧‧‧位準比較器
88‧‧‧時序比較器
90‧‧‧解串器
92‧‧‧相位調整部
94‧‧‧搜尋部
S11~S16‧‧‧步驟
圖1是一併表示本實施形態的測試裝置100的構成與被測試元件500。
圖2表示本實施形態的測試用的封包通訊程式的階層構成。
圖3表示本實施形態的模擬器200以及轉換部300的構成的第1例。
圖4表示本實施形態的模擬器200以及轉換部300的構成的第2例。
圖5表示本實施形態的模擬器200以及轉換部300的構成的第3例。
圖6表示本實施形態的測試部400的構成的一示例。
圖7表示本實施形態的運算處理部410的構成的一示例、以及多個執行處理部420以及多個通訊處理部430中的代表性的1個執行處理部420以及通訊處理部430的構成。
圖8表示本實施形態的程式供給部450的構成。
圖9表示本實施形態的封包通訊部434的構成。
圖10表示本實施形態的發送側區塊12的構成。
圖11表示本實施形態的發送側區塊12內的資料處理部32的構成的一示例。
圖12表示本實施形態的發送側區塊12內的發送部36的構成的一示例。
圖13表示本實施形態的接收側區塊14的構成。
圖14表示本實施形態的接收側區塊14內的接收部82的構成的一示例。
圖15表示本實施形態的封包列表的一示例。
圖16表示本實施形態的封包函數的一示例。
圖17表示本實施形態的測試部400的處理流程。
100‧‧‧測試裝置
200‧‧‧模擬器
300‧‧‧轉換部
400‧‧‧測試部
500‧‧‧被測試元件
600‧‧‧模擬環境
610‧‧‧元件模擬模型

Claims (10)

  1. 一種測試裝置,對被測試元件進行測試,且包括:取得部,根據對上述被測試元件的動作進行模擬的模擬環境,而取得與上述被測試元件之間進行通訊的封包列;封包通訊程式生成部,根據上述封包列而生成由該測試裝置來執行的封包通訊程式,且於上述封包通訊程式生成部與上述被測試元件之間執行依據上述封包列而生成的封包通訊程式;以及測試部,執行上述封包通訊程式,而進行與上述被測試元件之間的封包通訊來進行測試;其中上述測試部包含:封包列表處理部,執行上述封包通訊程式,而依序指定與上述被測試元件之間進行通訊的各封包;定序器,依序執行包含於上述封包列表處理部所指定的封包的指令列的各指令,並按照上述指令列的執行,依次輸出由上述封包列表處理部所指定的封包的資料列,並生成用於上述被測試元件之間測試的測試資料列;接收部,與上述被測試元件之間,接收由上述定序器所生成的上述封包的測試資料列;以及發送部,與上述被測試元件之間,發送由上述定序器所生成的上述封包的測試資料列;其中上述取得部,於上述模擬環境的模擬的執行中,監控上述被測試元件所通訊的封包,並取得該測試裝置及上述被測試元件之間通訊的封包列。
  2. 一種測試裝置,對被測試元件進行測試,且包括:取得部,根據對上述被測試元件的動作進行模擬的模擬環境,而取得與上述被測試元件之間進行通訊的封包列;封包通訊程式生成部,根據上述封包列而生成由該測試裝置來執行的封包通訊程式,且於上述封包通訊程式生成部與上述被測試元件之間執行依據上述封包列而生成的封包通訊程式;以及測試部,執行上述封包通訊程式,而進行與上述被測試元件之間的封包通訊來進行測試;其中上述測試部包含:封包列表處理部,執行上述封包通訊程式,而依序指定與上述被測試元件之間進行通訊的各封包;定序器,依序執行包含於上述封包列表處理部所指定的封包的指令列的各指令,並按照上述指令列的執行,依次輸出由上述封包列表處理部所指定的封包的資料列,並生成用於上述被測試元件之間測試的測試資料列;接收部,與上述被測試元件之間,接收由上述定序器所生成的上述封包的測試資料列;以及發送部,與上述被測試元件之間,發送由上述定序器所生成的上述封包的測試資料列;其中上述取得部,根據執行上述模擬環境的模擬的結果所得的上述被測試元件的輸入輸出信號的波形轉儲,而抽取該測試裝置及上述被測試元件之間通訊的封包列。
  3. 一種測試裝置,對被測試元件進行測試,且包括: 取得部,根據對上述被測試元件的動作進行模擬的模擬環境,而取得與上述被測試元件之間進行通訊的封包列;封包通訊程式生成部,根據上述封包列而生成由該測試裝置來執行的封包通訊程式,且於上述封包通訊程式生成部與上述被測試元件之間執行依據上述封包列而生成的封包通訊程式;以及測試部,執行上述封包通訊程式,而進行與上述被測試元件之間的封包通訊來進行測試;其中上述測試部包含:封包列表處理部,執行上述封包通訊程式,而依序指定與上述被測試元件之間進行通訊的各封包;定序器,依序執行包含於上述封包列表處理部所指定的封包的指令列的各指令,並按照上述指令列的執行,依次輸出由上述封包列表處理部所指定的封包的資料列,並生成用於上述被測試元件之間測試的測試資料列;接收部,與上述被測試元件之間,接收由上述定序器所生成的上述封包的測試資料列;以及發送部,與上述被測試元件之間,發送由上述定序器所生成的上述封包的測試資料列;其中上述取得部,根據對多種封包的各個中所包含的資料列進行定義的封包定義資料,來指出該測試裝置及上述被測試元件之間通訊的封包的種類。
  4. 如申請專利範圍第3項所述的測試裝置,其中上述測試部更包含封包資料列記憶部,對應於多種封包的各個 而記憶由上述封包定義資料所指定的資料列,且上述定序器,自上述封包資料列記憶部中讀出由上述封包列表處理部所指定的封包的資料列,並生成用於測試上述被測試元件的測試資料列。
  5. 如申請專利範圍第4項所述的測試裝置,其中上述測試部更包含:封包列表記憶部,記憶著自上述封包通訊程式中所抽取的、包含與上述被測試元件之間進行通訊的一系列的封包的各個之多個封包列表;以及流程控制部,根據上述封包通訊程式的執行流程,而指定執行上述多個封包列表的各個的順序;且上述封包列表處理部,執行由上述流程控制部所依序指定的封包列表,並對上述定序器依序指定與上述被測試元件之間進行通訊的各封包。
  6. 一種測試方法,是測試裝置中對被測試元件進行測試的方法,且包括:根據對上述被測試元件的動作進行模擬的模擬環境,而取得與上述被測試元件之間進行通訊的封包列;根據上述封包列而生成由該測試裝置來執行的封包通訊程式,且在與上述被測試元件之間執行依據上述封包列而生成的封包通訊程式;以及上述測試裝置包括測試部,且上述測試部執行上述封包通訊程式,而進行與上述被測試元件之間的封包通訊來進行測試; 其中該測試部包括:封包列表處理部,執行上述封包通訊程式,而依序指定與上述被測試元件之間進行通訊的各封包;定序器,依序執行包含於上述封包列表處理部所指定的封包的指令列的各指令,並按照上述指令列的執行,依次輸出由上述封包列表處理部所指定的封包的資料列,並生成用於與上述被測試元件之間測試的測試資料列;接收部,與上述被測試元件之間,接收由上述定序器所生成的上述封包的測試資料列;以及發送部,與上述被測試元件之間,發送由上述定序器所生成的上述封包的測試資料列;其中上述取得部,於上述模擬環境的模擬的執行中,監控上述被測試元件所通訊的封包,並取得該測試裝置及上述被測試元件之間通訊的封包列。
  7. 一種測試方法,是測試裝置中對被測試元件進行測試的方法,且包括:根據對上述被測試元件的動作進行模擬的模擬環境,而取得與上述被測試元件之間進行通訊的封包列;根據上述封包列而生成由該測試裝置來執行的封包通訊程式,且在與上述被測試元件之間執行依據上述封包列而生成的封包通訊程式;以及上述測試裝置包括測試部,且上述測試部執行上述封包通訊程式,而進行與上述被測試元件之間的封包通訊來進行測試; 其中該測試部包括:封包列表處理部,執行上述封包通訊程式,而依序指定與上述被測試元件之間進行通訊的各封包;定序器,依序執行包含於上述封包列表處理部所指定的封包的指令列的各指令,並按照上述指令列的執行,依次輸出由上述封包列表處理部所指定的封包的資料列,並生成用於與上述被測試元件之間測試的測試資料列;接收部,與上述被測試元件之間,接收由上述定序器所生成的上述封包的測試資料列;以及發送部,與上述被測試元件之間,發送由上述定序器所生成的上述封包的測試資料列;其中上述取得部,根據執行上述模擬環境的模擬的結果所得的上述被測試元件的輸入輸出信號的波形轉儲,而抽取該測試裝置及上述被測試元件之間通訊的封包列。
  8. 一種測試方法,是測試裝置中對被測試元件進行測試的方法,且包括:根據對上述被測試元件的動作進行模擬的模擬環境,而取得與上述被測試元件之間進行通訊的封包列;根據上述封包列而生成由該測試裝置來執行的封包通訊程式,且在與上述被測試元件之間執行依據上述封包列而生成的封包通訊程式;以及上述測試裝置包括測試部,且上述測試部執行上述封包通訊程式,而進行與上述被測試元件之間的封包通訊來進行測試; 其中該測試部包括:封包列表處理部,執行上述封包通訊程式,而依序指定與上述被測試元件之間進行通訊的各封包;定序器,依序執行包含於上述封包列表處理部所指定的封包的指令列的各指令,並按照上述指令列的執行,依次輸出由上述封包列表處理部所指定的封包的資料列,並生成用於與上述被測試元件之間測試的測試資料列;接收部,與上述被測試元件之間,接收由上述定序器所生成的上述封包的測試資料列;以及發送部,與上述被測試元件之間,發送由上述定序器所生成的上述封包的測試資料列;其中上述取得部,根據對多種封包的各個中所包含的資料列進行定義的封包定義資料,來指出該測試裝置及上述被測試元件之間通訊的封包的種類。
  9. 如申請專利範圍第8項所述的測試方法,其中上述測試部更包含封包資料列記憶部,對應於多種封包的各個而記憶由上述封包定義資料所指定的資料列,且上述定序器,自上述封包資料列記憶部中讀出由上述封包列表處理部所指定的封包的資料列,並生成用於測試上述被測試元件的測試資料列。
  10. 如申請專利範圍第9項所述的測試方法,其中上述測試部更包含:封包列表記憶部,記憶著自上述封包通訊程式中所抽取的、包含與上述被測試元件之間進行通訊的一系列的封 包的各個之多個封包列表;以及流程控制部,根據上述封包通訊程式的執行流程,而指定執行上述多個封包列表的各個的順序;且上述封包列表處理部,執行由上述流程控制部所依序指定的封包列表,並對上述定序器依序指定與上述被測試元件之間進行通訊的各封包。
TW098141766A 2008-12-08 2009-12-07 測試裝置與測試方法 TWI408391B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/329,635 US8059547B2 (en) 2008-12-08 2008-12-08 Test apparatus and test method
PCT/JP2009/002403 WO2010067470A1 (ja) 2008-12-08 2009-05-29 試験装置および試験方法

Publications (2)

Publication Number Publication Date
TW201027945A TW201027945A (en) 2010-07-16
TWI408391B true TWI408391B (zh) 2013-09-11

Family

ID=42230947

Family Applications (11)

Application Number Title Priority Date Filing Date
TW098141756A TW201027091A (en) 2008-12-08 2009-12-07 Test apparatus and test method
TW098141758A TWI389505B (zh) 2008-12-08 2009-12-07 測試裝置、測試方法以及程式
TW098141767A TWI402521B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141765A TWI392889B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141766A TWI408391B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141770A TWI401914B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141757A TWI405987B (zh) 2008-12-08 2009-12-07 測試裝置與除錯方法
TW098141940A TWI396411B (zh) 2008-12-08 2009-12-08 測試裝置以及測試方法
TW098141939A TWI448702B (zh) 2008-12-08 2009-12-08 測試裝置以及測試方法
TW098141937A TW201028712A (en) 2008-12-08 2009-12-08 Test apparatus, conversion circuit and test method
TW098141936A TWI412757B (zh) 2008-12-08 2009-12-08 測試裝置以及測試方法

Family Applications Before (4)

Application Number Title Priority Date Filing Date
TW098141756A TW201027091A (en) 2008-12-08 2009-12-07 Test apparatus and test method
TW098141758A TWI389505B (zh) 2008-12-08 2009-12-07 測試裝置、測試方法以及程式
TW098141767A TWI402521B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141765A TWI392889B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
TW098141770A TWI401914B (zh) 2008-12-08 2009-12-07 測試裝置與測試方法
TW098141757A TWI405987B (zh) 2008-12-08 2009-12-07 測試裝置與除錯方法
TW098141940A TWI396411B (zh) 2008-12-08 2009-12-08 測試裝置以及測試方法
TW098141939A TWI448702B (zh) 2008-12-08 2009-12-08 測試裝置以及測試方法
TW098141937A TW201028712A (en) 2008-12-08 2009-12-08 Test apparatus, conversion circuit and test method
TW098141936A TWI412757B (zh) 2008-12-08 2009-12-08 測試裝置以及測試方法

Country Status (5)

Country Link
US (1) US8059547B2 (zh)
JP (11) JP4536159B2 (zh)
CN (2) CN102246471A (zh)
TW (11) TW201027091A (zh)
WO (11) WO2010067469A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8483073B2 (en) * 2008-12-08 2013-07-09 Advantest Corporation Test apparatus and test method
US8489837B1 (en) 2009-06-12 2013-07-16 Netlist, Inc. Systems and methods for handshaking with a memory module
US8060333B2 (en) * 2009-09-10 2011-11-15 Advantest Corporation Test apparatus and test method
US8797880B2 (en) * 2010-02-09 2014-08-05 Juniper Networks, Inc. Remote network device component testing
US8963937B2 (en) * 2011-02-10 2015-02-24 Novatek Microelectronics Corp. Display controller driver and testing method thereof
TWI418816B (zh) * 2011-03-02 2013-12-11 Nat Univ Chung Hsing 高解析度高頻之影像處理晶片的驗證系統
JP6145409B2 (ja) * 2014-01-09 2017-06-14 日本電信電話株式会社 通信試験システム、通信試験方法、装置およびプログラム
JP5859173B1 (ja) * 2014-05-08 2016-02-10 三菱電機株式会社 エンジニアリングツール、プログラム編集装置およびプログラム編集システム
US11570866B2 (en) 2014-10-22 2023-01-31 Semisilicon Technology Corp. Pixel-controlled LED light string and method of operating the same
US11617241B2 (en) 2014-10-22 2023-03-28 Semisilicon Technology Corp. Pixel-controlled LED light string and method of operating the same
US10874010B2 (en) 2014-10-22 2020-12-22 Semisilicon Technology Corp. Pixel-controlled LED light with burnable sequence and method of operating the same
WO2016183827A1 (zh) * 2015-05-20 2016-11-24 韩性峰 智能电子开发测试系统
CN105808469B (zh) 2016-03-21 2018-12-25 北京小米移动软件有限公司 数据处理方法、装置、终端及智能设备
JP6793524B2 (ja) * 2016-11-01 2020-12-02 株式会社日立製作所 ログ解析システムおよびその方法
CN108254672B (zh) * 2018-01-18 2021-06-04 上海华虹宏力半导体制造有限公司 一种改进的伪四线测试方法及其测试结构
TWI702411B (zh) * 2019-05-16 2020-08-21 致茂電子股份有限公司 多通道測試裝置
TWI705732B (zh) * 2019-07-25 2020-09-21 矽誠科技股份有限公司 可燒錄定序之點控發光二極體燈及其操作方法
CN112351540A (zh) * 2019-08-06 2021-02-09 矽诚科技股份有限公司 可刻录定序的点控发光二极管灯及其操作方法
US11313904B2 (en) * 2019-11-24 2022-04-26 Global Unichip Corporation Testing device and testing method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067651A (en) * 1998-02-20 2000-05-23 Hewlett-Packard Company Test pattern generator having improved test sequence compaction
US20060212254A1 (en) * 2004-02-03 2006-09-21 Credence Systems Corporation Automatic test equipment operating architecture
TWI266070B (en) * 2004-03-19 2006-11-11 Realtek Semiconductor Corp Chip-level design under test verification environment and method thereof
US20060282736A1 (en) * 2005-05-20 2006-12-14 Agilent Technologies, Inc. Test device with test parameter adaptation
TW200821603A (en) * 2006-11-15 2008-05-16 Silicon Image Inc Interface test circuitry and methods
TW200842570A (en) * 2007-01-11 2008-11-01 Ibm Method for enhancing the diagnostic accuracy of a VLSI chip

Family Cites Families (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02243039A (ja) * 1989-03-15 1990-09-27 Nec Corp 試験制御装置
JPH02250120A (ja) * 1989-03-23 1990-10-05 Hokuriku Nippon Denki Software Kk 情報処理システム試験診断プログラム自動化方式
DE4100899A1 (de) * 1990-01-17 1991-07-18 Schlumberger Technologies Inc System fuer die steuerung des ablaufs von testsequenzen in einer informationsverarbeitungsvorrichtung
JPH04260151A (ja) 1991-02-14 1992-09-16 Nec Eng Ltd 通信制御装置
JP2751701B2 (ja) * 1991-12-24 1998-05-18 日本電気株式会社 半導体集積回路
JPH05244230A (ja) * 1992-02-27 1993-09-21 Hitachi Eng Co Ltd データ伝送試験装置
JPH05336171A (ja) * 1992-06-04 1993-12-17 Matsushita Electric Ind Co Ltd 情報送信装置
JP2755195B2 (ja) * 1994-12-08 1998-05-20 日本電気株式会社 半導体装置の製造方法及びその装置
JPH08335610A (ja) * 1995-06-08 1996-12-17 Advantest Corp 半導体デバイス解析装置
JPH09264933A (ja) * 1996-03-28 1997-10-07 Ando Electric Co Ltd Icテスタの並列試験方法
JP3612694B2 (ja) * 1996-03-29 2005-01-19 ソニー株式会社 被試験信号生成装置及びディジタルデータ信号出力装置
JPH10107871A (ja) * 1996-10-03 1998-04-24 Hitachi Ltd Dチャネル共有通信装置試験器および試験方法
US6360340B1 (en) * 1996-11-19 2002-03-19 Teradyne, Inc. Memory tester with data compression
JPH10171735A (ja) * 1996-12-05 1998-06-26 Nippon Telegr & Teleph Corp <Ntt> ネットワークサービス管理方法
JP3833341B2 (ja) * 1997-05-29 2006-10-11 株式会社アドバンテスト Ic試験装置のテストパターン発生回路
JPH11168527A (ja) * 1997-12-04 1999-06-22 Nec Eng Ltd 伝送線路障害検出システム
US6212482B1 (en) * 1998-03-06 2001-04-03 Micron Technology, Inc. Circuit and method for specifying performance parameters in integrated circuits
JP2000040391A (ja) * 1998-05-13 2000-02-08 Advantest Corp メモリデバイス試験装置およびデ―タ選択回路
JPH11344528A (ja) * 1998-05-29 1999-12-14 Ando Electric Co Ltd Icテストシステム及びその通信方法
JP2000112838A (ja) * 1998-10-06 2000-04-21 Fujitsu Ltd データ転送試験装置
FR2787267B1 (fr) * 1998-12-14 2001-02-16 France Telecom Dispositif et procede de traitement d'une sequence de paquets d'information
US6678643B1 (en) * 1999-06-28 2004-01-13 Advantest Corp. Event based semiconductor test system
JP2001024650A (ja) * 1999-07-02 2001-01-26 Fujitsu Ltd Atm交換機及びそれにおける回線装置の試験方法
JP2001134469A (ja) 1999-08-16 2001-05-18 Advantest Corp 半導体試験用プログラムデバッグ装置
JP4371488B2 (ja) * 1999-09-03 2009-11-25 富士通マイクロエレクトロニクス株式会社 デバイス試験評価システムおよびデバイス試験評価方法
JP2001211078A (ja) * 2000-01-25 2001-08-03 Sony Corp データ伝送方法及びデータ伝送装置
JP3478223B2 (ja) * 2000-02-10 2003-12-15 日本電気株式会社 スタッフィング制御回路
JP2001312416A (ja) * 2000-04-28 2001-11-09 Ando Electric Co Ltd Usbデータシミュレーション装置、および、記憶媒体
JP4430801B2 (ja) 2000-08-03 2010-03-10 株式会社アドバンテスト 半導体メモリ試験装置
US6895011B1 (en) * 2000-08-15 2005-05-17 Lucent Technologies Inc. Method and apparatus for re-sequencing data packets
WO2002025983A1 (fr) * 2000-09-20 2002-03-28 Fujitsu Limited Systeme de communication mobile
JP2002131397A (ja) * 2000-10-19 2002-05-09 Advantest Corp 半導体試験装置
JP2002152317A (ja) * 2000-11-10 2002-05-24 Fujitsu Ltd 試験装置
JP2002344563A (ja) * 2001-05-11 2002-11-29 Matsushita Electric Works Ltd 長期安定化試験システム
JP2002340980A (ja) * 2001-05-11 2002-11-27 Ando Electric Co Ltd 半導体集積回路試験装置及び試験方法
US6728916B2 (en) * 2001-05-23 2004-04-27 International Business Machines Corporation Hierarchical built-in self-test for system-on-chip design
JP3667265B2 (ja) * 2001-08-29 2005-07-06 アンリツ株式会社 通信プロトコル試験装置
JP3752212B2 (ja) 2002-09-30 2006-03-08 アンリツ株式会社 試験用パケット発生装置
FR2845551B1 (fr) * 2002-10-04 2005-01-14 Atlinks Poste telephonique, terminal multimedia et serveur
JP4238591B2 (ja) 2003-02-18 2009-03-18 沖電気工業株式会社 Lapd試験装置
JP2007057541A (ja) * 2003-03-31 2007-03-08 Advantest Corp 試験エミュレート装置
JP2005101754A (ja) * 2003-09-22 2005-04-14 Advantest Corp 送信機特性測定装置、方法、プログラムおよび記録媒体
US7073109B2 (en) * 2003-09-30 2006-07-04 Agilent Technologies, Inc. Method and system for graphical pin assignment and/or verification
TWI299407B (en) * 2003-11-26 2008-08-01 Advantest Corp Testing apparatus
TWI240345B (en) * 2004-06-28 2005-09-21 Advanced Semiconductor Eng A method for re-testing semiconductor device
JP4279751B2 (ja) * 2004-08-23 2009-06-17 株式会社アドバンテスト デバイスの試験装置及び試験方法
TWI267266B (en) * 2004-11-03 2006-11-21 Inventec Multimedia & Telecom Testing apparatus and method thereof
JP4546218B2 (ja) * 2004-11-05 2010-09-15 Necエンジニアリング株式会社 負荷試験方法および負荷試験システム
JP2006214839A (ja) * 2005-02-03 2006-08-17 Fujitsu Ltd メモリ内蔵デバイスへのテストパターン発生装置及びテストパターン発生方法
US8019333B2 (en) * 2005-03-14 2011-09-13 Qualcomm Incorporated Apparatus and methods for product acceptance testing on a wireless device
JP2006268357A (ja) * 2005-03-23 2006-10-05 Advantest Corp サンプリング装置、及び試験装置
JP2006352290A (ja) 2005-06-14 2006-12-28 Nec Commun Syst Ltd シナリオ作成装置、試験システム、シナリオ作成方法及びプログラム
WO2007023556A1 (ja) * 2005-08-25 2007-03-01 Advantest Corporation Tcpハンドリング装置
JP2007096903A (ja) * 2005-09-29 2007-04-12 Rohm Co Ltd パラレルシリアル変換回路およびそれを用いた電子機器
JP2007123623A (ja) * 2005-10-28 2007-05-17 Fujitsu Ltd 半導体試験装置及び方法
US20070168729A1 (en) * 2005-12-06 2007-07-19 Mediatek Inc. System and method for testing and debugging electronic apparatus in single connection port
JP4873533B2 (ja) * 2005-12-15 2012-02-08 富士通株式会社 高速シリアル転送デバイス試験方法、プログラム及び装置
JP4946110B2 (ja) * 2006-03-17 2012-06-06 富士通セミコンダクター株式会社 半導体装置試験方法、半導体装置試験装置および半導体装置試験プログラム
JP2007281801A (ja) * 2006-04-05 2007-10-25 Fuji Xerox Co Ltd 情報処理装置、コンピュータの制御方法及びプログラム
US20070283104A1 (en) * 2006-05-31 2007-12-06 International Business Machines Corporation Concurrent Hardware Selftest for Central Storage
TW200745888A (en) * 2006-06-05 2007-12-16 Inventec Corp Test system for automatically receiving test results and method thereof
JP2008042410A (ja) * 2006-08-03 2008-02-21 Fujitsu Ltd パケット転送試験装置およびパケット転送試験方法
JP2008072191A (ja) 2006-09-12 2008-03-27 Funai Electric Co Ltd リモコン装置
JP4826788B2 (ja) * 2006-12-07 2011-11-30 横河電機株式会社 デバイステスタ
WO2008126179A1 (ja) * 2007-03-15 2008-10-23 Fujitsu Limited ネットワーク検証システム
JP4894575B2 (ja) * 2007-03-16 2012-03-14 ソニー株式会社 半導体評価装置およびその方法、並びにプログラム
US7725793B2 (en) * 2007-03-21 2010-05-25 Advantest Corporation Pattern generation for test apparatus and electronic device
US8102776B2 (en) * 2007-09-05 2012-01-24 Spirent Communications, Inc. Methods and apparatus for generating simulated network traffic
US20100110906A1 (en) * 2008-10-30 2010-05-06 Corrigent Systems Ltd Efficient full mesh load testing of network elements

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067651A (en) * 1998-02-20 2000-05-23 Hewlett-Packard Company Test pattern generator having improved test sequence compaction
US20060212254A1 (en) * 2004-02-03 2006-09-21 Credence Systems Corporation Automatic test equipment operating architecture
TWI266070B (en) * 2004-03-19 2006-11-11 Realtek Semiconductor Corp Chip-level design under test verification environment and method thereof
US20060282736A1 (en) * 2005-05-20 2006-12-14 Agilent Technologies, Inc. Test device with test parameter adaptation
TW200821603A (en) * 2006-11-15 2008-05-16 Silicon Image Inc Interface test circuitry and methods
TW200842570A (en) * 2007-01-11 2008-11-01 Ibm Method for enhancing the diagnostic accuracy of a VLSI chip

Also Published As

Publication number Publication date
WO2010067470A1 (ja) 2010-06-17
JP4870840B2 (ja) 2012-02-08
JPWO2010067470A1 (ja) 2012-05-17
TW201108669A (en) 2011-03-01
TW201027096A (en) 2010-07-16
JP4536160B2 (ja) 2010-09-01
WO2010067482A1 (ja) 2010-06-17
TW201027945A (en) 2010-07-16
JPWO2010067482A1 (ja) 2012-05-17
TWI392889B (zh) 2013-04-11
TWI448702B (zh) 2014-08-11
TW201027091A (en) 2010-07-16
JPWO2010067476A1 (ja) 2012-05-17
CN102239682A (zh) 2011-11-09
WO2010067476A1 (ja) 2010-06-17
JPWO2010067472A1 (ja) 2012-05-17
JPWO2010067475A1 (ja) 2012-05-17
JP4644312B2 (ja) 2011-03-02
JP4934222B2 (ja) 2012-05-16
JP4885310B2 (ja) 2012-02-29
JPWO2010067474A1 (ja) 2012-05-17
TW201028709A (en) 2010-08-01
TW201032529A (en) 2010-09-01
WO2010067468A1 (ja) 2010-06-17
US20100142383A1 (en) 2010-06-10
WO2010067472A1 (ja) 2010-06-17
TWI389505B (zh) 2013-03-11
TWI412757B (zh) 2013-10-21
WO2010067558A1 (ja) 2010-06-17
WO2010067473A1 (ja) 2010-06-17
JPWO2010067469A1 (ja) 2012-05-17
TWI402521B (zh) 2013-07-21
CN102246471A (zh) 2011-11-16
WO2010067471A1 (ja) 2010-06-17
WO2010067475A1 (ja) 2010-06-17
JPWO2010067471A1 (ja) 2012-05-17
TWI405987B (zh) 2013-08-21
JPWO2010067468A1 (ja) 2012-05-17
TWI396411B (zh) 2013-05-11
TW201106657A (en) 2011-02-16
JPWO2010067473A1 (ja) 2012-05-17
US8059547B2 (en) 2011-11-15
TW201028712A (en) 2010-08-01
TWI401914B (zh) 2013-07-11
JP4864163B2 (ja) 2012-02-01
JPWO2010067558A1 (ja) 2012-05-17
JP4536159B2 (ja) 2010-09-01
TW201027097A (en) 2010-07-16
JP4480798B1 (ja) 2010-06-16
WO2010067474A1 (ja) 2010-06-17
TW201027946A (en) 2010-07-16
JP4595039B2 (ja) 2010-12-08
JP4757958B2 (ja) 2011-08-24
TW201025925A (en) 2010-07-01
WO2010067469A1 (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
TWI408391B (zh) 測試裝置與測試方法
KR100495851B1 (ko) 반도체테스트시스템
US5724504A (en) Method for measuring architectural test coverage for design verification and building conformal test
US6668339B1 (en) Microprocessor having a debug interruption function
US20030182641A1 (en) Rapid input/output probing apparatus and input/output probing method using the same, and mixed emulation/simulation method based on it
US8214195B2 (en) Testing in a hardware emulation environment
JP2010146592A (ja) テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法
US9081925B1 (en) Estimating system performance using an integrated circuit
CN111176984A (zh) 一种面向信号的自动测试实现方法
CN112444731A (zh) 芯片测试方法、装置、处理器芯片及服务器
CN114548027A (zh) 在验证系统中追踪信号的方法、电子设备及存储介质
US8149721B2 (en) Test apparatus and test method
JP4213306B2 (ja) 半導体試験用プログラムデバッグ装置
US8483073B2 (en) Test apparatus and test method
US8165027B2 (en) Test apparatus and test method
da Silva Farina et al. On the use of dynamic binary instrumentation to perform faults injection in transaction level models
US20030233504A1 (en) Method for detecting bus contention from RTL description
JP2012014364A (ja) 論理検証シナリオ生成装置、及び、論理検証シナリオ生成プログラム
CN117518934A (zh) 具有模拟运行能力的控制装置
WO2002001354A1 (en) Rapid input/output probing apparatus and input/output probing method using the same, and mixed emulation/simulation method based on it
CN117787154A (zh) 仿真验证方法、电子设备、计算机可读介质
Ivie et al. STL-A high level language for simulation and test
Arnold et al. Towards a formal model of hardware synthesized from Verilog
JP2004086406A (ja) プロセッサの動作検証方法およびプロセッサの動作検証システム