KR100495851B1 - 반도체테스트시스템 - Google Patents

반도체테스트시스템 Download PDF

Info

Publication number
KR100495851B1
KR100495851B1 KR10-1998-0004913A KR19980004913A KR100495851B1 KR 100495851 B1 KR100495851 B1 KR 100495851B1 KR 19980004913 A KR19980004913 A KR 19980004913A KR 100495851 B1 KR100495851 B1 KR 100495851B1
Authority
KR
South Korea
Prior art keywords
test
hardware
emulator
data
semiconductor
Prior art date
Application number
KR10-1998-0004913A
Other languages
English (en)
Other versions
KR19980071453A (ko
Inventor
로버트 에프. 사우어
기요시 후꾸시마
히로아끼 야모또
Original Assignee
어드밴테스트 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴테스트 코포레이션 filed Critical 어드밴테스트 코포레이션
Publication of KR19980071453A publication Critical patent/KR19980071453A/ko
Application granted granted Critical
Publication of KR100495851B1 publication Critical patent/KR100495851B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

기준 주기로 테스트 중인 반도체 디바이스에 테스트 신호를 인가하고 최종 출력을 기대값 데이터와 비교하여 반도체 디바이스가 정확하게 동작하는지의 여부를 결정함으로써 반도체 디바이스를 테스트하기 위한 반도체 테스트 시스템에 사용되는 에뮬레이터(emulator)는 테스트 시스템의 각 하드웨어의 기능을 에뮬레이트하는 에뮬레이터 유닛, 테스트되는 반도체 디바이스의 기능을 에뮬레이트하는 디바이스 에뮬레이터, 에뮬레이터 유닛으로부터 테스트 프로그램을 실행하는 데 필요한 데이터를 구하는 데이터 수집부, 및 구해진 데이터에 기초하여 디바이스 에뮬레이터에 적용되는 테스트 신호를 발생하고 디바이스 에뮬레이터로부터의 최종 신호를 기대값 데이터와 비교하여 비교 결과를 그에 저장하는 디바이스 테스트 에뮬레이터를 포함한다. 다른 특성으로, 에뮬레이터는 테스트 시스템의 하드웨어가 변경 또는 대치될 때 소프트웨어를 쉽게 수정할 수 있는 반도체 테스트 시스템의 동작 시스템과 조합되어, 하드웨어 및 그의 동작에 대한 제어 데이터의 전송이나 테스트 프로그램의 개발이 테스트 시스템의 하드웨어를 사용하지 않고 실행될 수 있게 한다.

Description

반도체 테스트 시스템{SEMICONDUCTOR TEST SYSTEM}
본 발명은 IC와 같은 반도체 디바이스를 테스트하는 반도체 테스트 시스템에 관한 것으로, 특히 테스트 시스템의 하드웨어 없이 반도체 테스트 시스템 또는 반도체 테스트 시스템에 의해 테스트되는 반도체 디바이스의 하드웨어를 에뮬레이트(emulate)하는 반도체 테스트 시스템 에뮬레이터(emulator)에 관한 것이다. 더욱이, 본 발명은 반도체 테스트 시스템의 하드웨어가 바뀔 때 소프트웨어를 쉽게 수정할 수 있는 동작 시스템에서 사용되는 반도체 테스트 시스템 에뮬레이터에 관한 것이다.
반도체 디바이스를 테스트하는 반도체 테스트 시스템에서는 테스트 벡터(test vector)라 칭하여지는 테스트 신호 패턴이 테스트 중인 반도체 디바이스에 제공되고, 반도체 디바이스로부터 출력되는 결과는 테스트 중인 반도체 디바이스가 정확히 작용하는지의 여부를 결정하기에 앞서 정해진 기대값 신호와 비교된다. 일반적으로, 테스트 벡터는 테스트 프로그램을 통해 만들어진다. 테스트 프로그램의 언어는 반도체 테스트 시스템의 제작자에 대해 유일하고 제작에 따라 변한다. 예를 들어 복잡한 컴퓨터 칩이나 대형 반도체 메모리를 충분히 테스트 하기 위해, 반도체 테스트 시스템은 복잡하고 정교한 테스트를 고속으로 실행하여야 한다. 그러므로, 반도체 테스트 시스템의 실제 구조는 대형 컴퓨터 시스템의 구조이다. 결과적으로, 상술된 테스트 프로그램을 포함하는 대형 소프트웨어는 반도체 테스트 시스템의 테스트 및 다른 동작을 제어하는데 사용된다.
반도체 제작 산업에서는 반도체 테스트 시스템의 효율성을 개선시키는 것이 강력히 요구된다. 이는 최근의 반도체 테스트 시스템이 복잡한 고비용의 시스템이고 반도체 디바이스의 가격 경쟁이 치열하기 때문이다. 그러므로, 테스트되는 반도체 디바이스의 테스트 프로그램을 제작하는 것과 같은 처리과정에서 반도체 테스트 시스템을 독점적으로 사용하는 것은 방지되어야 한다. 또한, 이러한 처리과정에서 반도체 테스트 시스템의 하드웨어를 사용하지 않고 새롭게 제작된 테스트 프로그램이 평가되고 확인되는 것이 바람직하다.
결과적으로, 현대의 첨단 반도체 테스트 시스템에서는 에뮬레이터가 자주 사용된다. 그러나, 종래의 반도체 테스트 시스템에서는 에뮬레이터가 단지 반도체 테스트 시스템의 동작 시스템을 에뮬레이트하기 위한 것이므로, 그 기능이 충분하지 않다. 예를 들면, 종래의 에뮬레이터는 테스트되는 반도체 디바이스에 테스트 벡터를 적용하고 그 디바이스로부터의 최종 신호를 분석함으로써 특정한 반도체 디바이스에 대한 테스트가 실행되는 에뮬레이터의 레벨을 실행할 수 없다.
반도체 디바이스 기술의 신속한 개발로 인하여, 이와 같이 신속하게 변하는 반도체 디바이스를 테스트하기 위한 반도체 테스트 시스템은 확장 또는 수정되거나 새로운 모델로 대치되도록 자주 요구된다. 예를 들면, 테스트 중인 반도체 디바이스에 인가되는 테스트 벡터를 발생하는 반도체 테스트 시스템의 테스트 패턴 발생기에서는 비교적 정상적이고 간단한 순차의 테스트 패턴을 발생하는 기능에 부가하여, 수학적인 순차를 포함하는 테스트 패턴을 발생하도록 알고리즘 패턴 발생기가 부가된다. 하드웨어 자원이 변경 또는 부가되는 이러한 경우에는 따라서 새롭게 부가되거나 수정된 하드웨어를 제어하는 소프트웨어를 수정할 필요가 있다. 이는 통상 새롭게 부가되거나 수정된 하드웨어에서 적절한 데이터를 내부 레지스터로 전송하는 처리과정을 포함한다.
종래의 기술에서, 하드웨어의 변경에 따른 소프트웨어의 수정은 쉽게 실행되지 않는다. 예를 들면, 이러한 경우에, 종래의 기술은 소프트웨어의 복잡한 수정 절차를 요구하므로, 오랜 작업을 포함한다. 또한, 이러한 소프트웨어 수정을 위한 작업을 실행하기 위해서는 통상 실제적으로 변경되거나 부가된 하드웨어를 사용할 필요가 있다. 그래서, 실제적으로 하드웨어를 변경 또는 부가하기에 앞서 반도체 테스트 시스템의 하드웨어에서의 변경 또는 부가에 따른 소프트웨어의 수정을 쉽게 실행하기 위한 수단을 개발하는 것이 산업적으로 바람직하다. 또한, 시스템에 부가되는 하드웨어를 실제적으로 사용하지 않고 단지 이러한 하드웨어를 에뮬레이트함으로써 하드웨어의 변경 또는 부가와 연관된 디버깅(debugging) 및 테스트 프로그램의 개발 또는 소프트웨어의 수정을 이루는 것이 바람직하다.
그러므로, 본 발명의 목적은 반도체 테스트 시스템의 하드웨어 자원을 사용하지 않고 테스트 프로그램의 동작을 확인하거나 테스트 프로그램을 제작할 수 있도록 반도체 디바이스를 테스트하기 위한 반도체 테스트 시스템에서 사용되는 에뮬레이터를 제공하는 것이다.
본 발명의 또 다른 목적은 테스트되는 디바이스에 테스트 신호를 인가하고 테스트되는 디바이스로부터의 최종 출력 신호를 평가하는 것과 같이, 테스트 프로그램을 제작하고 더 상세한 특정 레벨로 테스트 프로그램을 디버깅할 수 있도록 반도체 디바이스를 테스트하기 위한 반도체 테스트 시스템에서 사용되는 에뮬레이터를 제공하는 것이다.
본 발명의 또 다른 목적은 테스트 시스템의 실제적인 하드웨어를 사용하지 않고 새롭게 부가된 하드웨어, 수정된 하드웨어, 또는 새롭게 모델화된 반도체 테스트 시스템과 같이 분리된 테스트 시스템에 반도체 테스트 시스템의 제작 또는 응용 처리과정에서 얻어진 소프트웨어 자원을 쉽고 신속하게 사용할 수 있는 반도체 테스트 시스템을 위한 에뮬레이터를 제공하는 것이다.
본 발명의 반도체 테스트 시스템은 테스트 시스템의 각 하드웨어 유닛의 기능을 에뮬레이트하는 에뮬레이터 유닛, 테스트되는 반도체 디바이스의 기능을 에뮬레이트하는 디바이스 에뮬레이터, 테스트 프로그램을 실행하는 데 필요한 에뮬레이터 유닛으로부터 데이터를 구하는 수단, 및 구해진 데이터에 기초하여 디바이스 에뮬레이터에 적용되는 테스트 신호를 발생하고, 디바이스 에뮬레이터로부터의 최종 신호를 기대값 데이터와 비교하고, 또한 비교 결과를 그에 저장하는 디바이스 테스트 에뮬레이터를 포함한다.
본 발명의 반도체 테스트 시스템에 대한 다른 특성으로, 테스트 신호는 기준 주기와 동기화하여 테스트 중인 반도체 디바이스에 인가되고, 테스트 중인 반도체 디바이스의 최종 출력은 반도체 디바이스가 정확히 작용하는지의 여부를 결정하도록 기대값 신호와 비교되고, 반도체 테스트 시스템은:
테스트 중인 반도체 디바이스의 소정의 단자에 공급되는 테스트 신호의 파형을 포함하여 테스트 중인 반도체 디바이스를 테스트하는데 필요한 다양한 테스트 조건을 지정하기 위한 테스트 프로그램을 제공하는 수단,
테스트 프로그램을 오브젝트 코드로 변환하고 테스트 프로그램의 내용을 해석하는 컴파일러(compiler) 수단,
컴파일러 수단에서의 테스트 프로그램의 해석을 보조하도록 테이블 포맷(table format)으로 반도체 테스트 시스템의 하드웨어 특성을 나타내는 데이터를 저장하고 하드웨어의 변경에 응답해 테이블 포맷 데이터를 수정하는 컴파일러 인터페이스 수단,
컴파일러 수단에 의해 컴파일되고 해석된 데이터의 포맷을 하드웨어 포맷의 데이터로 변환하도록 반도체 테스트 시스템의 사양(specification)에 기초하여 데이터 테이블을 포함하는 라이브러리(library) 수단,
반도체 테스트 시스템 하드웨어내의 레지스터에 데이터를 전달하도록 하드웨어 포맷 데이터를 데이터 버스로 전송하는 드라이버(driver) 수단, 및
상기 라이브러리 수단에 의해 형성된 데이터를 드라이버 수단으로부터 수신하고, 그 데이터를 지정된 메모리 영역에 저장하고, 또한 메모리 영역에 저장된 데이터에 기초하여 상기 각 하드웨어의 동작 및 사양을 에뮬레이트하는 에뮬레이터를 포함한다.
본 발명의 반도체 테스트 시스템을 위한 에뮬레이터에 따라, 반도체 테스트 시스템내의 하드웨어의 기능은 하드웨어 없이 에뮬레이트될 수 있다. 또한, 하드웨어에 의한 테스트 신호 발생, 테스트 중인 디바이스에 의한 최종 신호 발생, 및 기대값 데이터와의 최종 신호의 비교 마저도 반도체 테스트 시스템의 하드웨어 없이 에뮬레이트될 수 있다. 다른 말로 하면, 에뮬레이션이 테스트되는 반도체 디바이스에 대해 특수 테스트의 레벨로 실행되므로, 디바이스 프로그램의 개발 또는 그의 디버깅이 테스트 시스템의 하드웨어 없이 완전히 실행될 수 있다.
또한, 본 발명의 반도체 테스트 시스템에서, 반도체 테스트 시스템의 하드웨어가 변경 또는 대치될 때, 본 발명의 반도체 테스트 시스템은 새롭게 부가 또는 대치되는 하드웨어를 제어하기 위한 소프트웨어를 쉽고 신속하게 수정할 수 있다. 더욱이, 하드웨어가 변경 또는 대치될 때, 본 발명의 반도체 테스트 시스템은 컴파일러를 고려할 필요 없이 새로운 하드웨어를 제어하기 위한 소프트웨어의 수정을 실행할 수 있다. 또한, 본 발명에서는 반도체 테스트 시스템의 하드웨어가 변경 또는 대치될 때, 하드웨어에 대한 제어 데이터가 에뮬레이터에 저장되고, 제어 데이터의 확인, 디바이스 프로그램의 개발, 또는 그의 디버깅이 반도체 테스트 시스템의 하드웨어 없이 실행될 수 있다.
전체적인 반도체 테스트 시스템의 기본 구조는 도 1의 블록도로 도시된다. 반도체 장치를 테스트하는 테스트 프로그램(디바이스 테스트 프로그램)(11)은 반도체 디바이스(14)에 대한 테스트의 목적 및 종류에 따라 생성되어 반도체 테스트 시스템에 설치된다. 일반적으로, 디바이스 프로그램(11)은 테스트되는 반도체 디바이스(14)의 테스트 항목 및 종류에 따라 반도체 테스트 시스템의 사용자에 의해 제작된다. 디바이스 프로그램(11)에서는 테스트되는 반도체 디바이스(14)의 각 단자에 인가되는 테스트 신호와, 테스트 신호가 제공될 때 테스트 중인 디바이스(14)로부터 유도되어야 하는 기대값 신호의 주파수, 파형, 지연 시간, 및 진폭과 같은 다양한 매개변수가 지정된다. 예를 들면, 하드웨어 설명 언어 (HDL) 또는 (VHDL)에 기초하여 테스트 설명 언어(TDL)에 의해 디바이스 테스트 프로그램이 기록된다.
반도체 테스트 시스템은 테스트 시스템 및 하드웨어 시스템(테스터 하드웨어)(13)의 각 프로그램 동작을 모니터하고 관리하기 위한 동작 시스템(12)으로 형성된다. 테스터 하드웨어(13)는 하드웨어 버스, 즉 물리적인 버스선(테스터 버스)를 통해 동작 시스템(12)에 연결된다. 테스트 신호(테스트 벡터)는 테스터 하드웨어(13)에서 테스트 중인 반도체 디바이스(14)로 제공되고, 디바이스(14)로부터의 최종 출력 신호는 테스터 하드웨어(13)에 의해 수신된다. 테스터 하드웨어(13)에서는 테스트 중인 디바이스가 정확하게 작용하는지의 여부를 결정하도록 테스트 중인 디바이스(14)로부터의 출력 신호가 디바이스 프로그램(11)에 의해 정의된 기대값과 비교된다.
도 2는 본 발명의 에뮬레이터 기능으로 나타내진 도 1의 반도체 테스트 시스템의 전체적인 구조를 도시하는 블록도이다. 즉, 본 발명의 에뮬레이터는 반도체 테스트 시스템의 전체적인 동작과, 또한 의도되는 반도체 디바이스에 대해 반도체 테스트 시스템에 의해 실행되는 테스트 동작을 소프트웨어만으로 실행하는 것을 가능하게 한다. 도 2에서, 디바이스 프로그램(21) 및 동작 시스템(22)은 각각 도 1에 도시된 실제 반도체 테스트 시스템의 디바이스 프로그램(11) 및 동작 시스템(12)과 같다. 동작 시스템은 소프트웨어로 형성된 가상 버스선을 통해 테스터 하드웨어 에뮬레이터(23)에 연결된다.
테스터 하드웨어 에뮬레이터(23)는 반도체 테스트 시스템의 하드웨어 동작 및 구조를 에뮬레이트한다. 디바이스 에뮬레이터(24)는 도 1에 도시된 테스트 중인 반도체 디바이스(14)의 기능을 에뮬레이트하게 된다. 디바이스 에뮬레이터(24)는 소프트웨어를 통해 테스터 하드웨어 에뮬레이터(23)에 연결된다. 디바이스 에뮬레이터(24)는 테스터 하드웨어 에뮬레이터(23)로부터 가상 테스트 신호를 수신하고, 의도되는 테스트 중의 디바이스에 의해 제공될 최종 신호인 가상 출력 신호를 만든다. 디바이스 에뮬레이터(24)로부터의 가상 출력 신호는 테스터 하드웨어 에뮬레이터(23)에 의한 기대값 데이터와 비교된다. 앞서 기술된 에뮬레이터의 구조에서, 디바이스 프로그램의 개발 및 그의 디버깅은 실제적인 반도체 테스트 시스템의 하드웨어를 사용하지 않고 실행될 수 있다.
도 3은 테스트되는 반도체 디바이스로의 연결에 대해 반도체 테스트 시스템의 하드웨어 블록을 도시하는 블록도이다. 본 예에서, 반도체 테스트 시스템의 하드웨어는 비율 발생기(31), 패턴 발생기(32), 및 프레임 프로세서(frame processor)(33)의 각 하드웨어 블록으로 형성된다. 이들 하드웨어 블록은 테스터 버스를 통해 서로 연결되고, 도 1에 도시된 동작 시스템(12)에 의해 모니터 및 제어된다. 각 하드웨어 블록은 그의 동작을 실행하는 데 필요한 소프트웨어를 저장하기 위한 레지스터를 갖는다.
비율 발생기(31)는 디바이스 테스트 프로그램에 기초하여 테스트 벡터 비율, 즉 테스트 신호 주기(테스트 비율)를 발생한다. 패턴 발생기(32)는 디바이스 테스트 프로그램에 기초하여 테스트 중인 반도체 디바이스(14)에 적용될 테스트 신호를 발생한다. 패턴 발생기(32)는 테스트 결과에 대한 정보를 저장하는 디바이스 페일 메모리(device fail memory)(DFM)(35)를 포함할 수 있다. 프레임 프로세서(33)는 패턴 발생기(32)로부터의 테스트 신호 파형을 포맷하고, 테스트 신호의 상승 및 하강 타이밍을 제공한다. 프레임 프로세서(33)에 의해, 테스트 신호는 예를 들면, RZ(return to zero) 파형, NRZ(non-return to zero) 파형, 또는 EOR(exclusive OR) 파형으로 포맷된다. 프레임 프로세서(33)는 또한 비율 발생기(31)로부터의 타이밍 데이터에 기초하여 테스트 비율 내에서의 테스트 신호의 지연 타이밍과, 이후 설명될 비교기 회로에 의해 비교 동작이 실행되는 스트로브(strobe) 타이밍을 결정한다.
테스트 헤드(test head)(34)는 테스트 중인 반도체 디바이스(14)와 반도체 테스트 시스템 사이를 인터페이스한다. 반도체 디바이스(14)가 테스트 헤드에 설치될 때, 파형이 포맷된 테스트 신호는 테스트 헤드(34)를 통해 반도체 디바이스(14)에 제공된다. 테스트 신호의 적용 결과로, 테스트 중인 반도체 디바이스(14)에 의해 결과의 신호가 제공된다. 테스트 헤드(34)는 반도체 디바이스(14)로부터의 최종 신호를 디바이스 프로그램에 의해 정의된 기대값과 비교하여 결과의 신호가 수용가능한가 여부를 결정하는 비교기 회로를 포함한다. 비교기 회로에서, 비교 타이밍은 프레임 프로세서(33)에 의해 발생된 스트로브 신호에 의해 정의된다. 비교 결과는 예를 들면, 상술된 바와 같은 패턴 발생기(32)에서 제공되는 디바이스 페일 메모리(35)에 저장된다.
도 4는 도 3에 도시된 테스트되는 반도체 디바이스와 반도체 테스트 시스템의 하드웨어 블록에 대하여 본 발명의 에뮬레이터 기능으로 표시되는 테스트 구조를 도시한 블록도이다. 도 4의 에뮬레이터 유닛은 도 3의 하드웨어 블록에 일 대 일로 대응한다. 즉, 도 4에서, 비율 발생 에뮬레이터(41)는 비율 발생기(31)의 테스트 비율 발생 기능을 에뮬레이트한다. 패턴 발생 에뮬레이터(42)는 패턴 발생기(32)의 테스트 신호 발생 기능을 에뮬레이트한다. 프레임 프로세서 에뮬레이터(43)는 프레임 프로세서(33)에 의한 파형 포맷 및 타이밍 결정 기능을 에뮬레이트한다. 테스트 헤드 에뮬레이터(44)는 테스트 신호를 디바이스 에뮬레이터(45)에 공급하고 결과의 출력 신호를 기대값과 비교함으로써 테스트 헤드(34)의 기능을 에뮬레이트한다. 디바이스 에뮬레이터(45)는 테스트 중인 반도체 디바이스(14)의 동작을 에뮬레이트한다.
도 4의 각 에뮬레이터 유닛은 도 3의 각 하드웨어 블록에서 물리적인 레지스터의 내용에 대응하는 데이터를 포함한다. 그러므로, 도 4의 전체적인 에뮬레이터는 각 에뮬레이터 유닛의 데이터가 대응하는 저장 영역에 배열된 대형 레지스터나 메모리이다. 각 하드웨어 블록의 동작을 에뮬레이트할 때, 대응하는 저장 영역내의 데이터는 판독되어 평가된다. 디바이스 테스트 프로그램에 의해 기술된 테스트 비율이 허용가능한 비율 발생기 에뮬레이터의 범위에 없을 때, 이러한 테스트 비율은 비율 발생기(31)에서 설정될 수 없다. 이러한 경우에는 비율 발생 에뮬레이터(41)내의 데이터에 기초하여 에뮬레이터에 의해 디바이스 프로그램에서의 이러한 설정이 비적절하다는 주의(notice)가 제공된다.
본 발명의 에뮬레이터에 의해 의도되는 반도체 디바이스에 대한 가상 테스트를 실행하기 위해서는 각 에뮬레이터 유닛으로부터 필요한 데이터를 구함으로써 테스트 신호를 제공할 필요가 있다. 에뮬레이터에는 에뮬레이터 유닛으로부터의 데이터를 저장하기 위한 메모리(47)가 제공된다. 디바이스 프로그램이 설정될 때, 디바이스 테스트 프로그램에 의해 정의된 신호 파형, 테스트 데이터, 테스트 비율을 갖는 테스트 신호를 발생하는데 필요한 데이터는 각 에뮬레이터 유닛에 의해 취해져 메모리(47)에 저장된다. 메모리(47)내의 데이터를 사용함으로써, 에뮬레이터는 디바이스 프로그램에 의해 정의되고 가상 반도체 디바이스에 적용되는 테스트 신호를 발생하고, 디바이스 평가 동작을 에뮬레이트하도록 결과의 신호를 비교한다. 앞서 기술된 에뮬레이터의 기능에 따라, 디바이스 프로그램의 개발과 그의 디버깅은 실제적인 반도체 테스트 시스템의 하드웨어를 사용하지 않고 실행될 수 있다. 또한, 그와 같이 개발되고 디버깅된 디바이스 프로그램에 의해, 의도되는 반도체 디바이스에 대해 의도되는 테스트가 적절하게 실행될 수 있나의 여부를 확인할 수 있다.
도 5는 분리된 동작 흐름(층)을 사용해 본 발명의 에뮬레이터의 기본 동작을 도시하는 흐름도이다. 도 5의 예는 에뮬레이터의 3가지 동작 흐름을 갖는다. 디바이스 프로그램이 TDL과 같은 언어를 통해 제작될 때, 디바이스 프로그램은 동작 시스템에 의해 해석되고 반도체 테스트 시스템의 하드웨어에서 어드레스 및 데이터로 각 레지스터에 전송된다. 에뮬레이터 동작을 실행할 때, 어드레스와 데이터는 단계(11)에서의 가상 테스터 버스를 통해 단계(12)에서 에뮬레이터내의 메모리로 전송된다. 메모리 영역은 반도체 테스트 시스템의 하드웨어에서 레지스터에 대응하는 에뮬레이터에 제공된다. 디바이스 프로그램이 적합하면, 에뮬레이터내의 메모리 영역에 제공될 데이터도 또한 적합하여야 하고, 이는 메모리 영역에 저장될 수 있다. 그러므로, 테스트 시스템의 하드웨어 블록에 전송되어야 하는 데이터가 적합한가의 여부를 평가하기 위해서만 에뮬레이터가 사용되는 경우에, 에뮬레이트 처리의 결과는 루프(a)를 통해 동작 시스템으로 복귀된다.
한편, 하드웨어에서의 동작이 적합한가의 여부를 평가하기 위해 에뮬레이터가 사용되는 경우에는 이러한 에뮬레이터 동작이 루프(b)의 흐름에서 실행된다. 즉, 루프(13)에서는 각 하드웨어 블록의 동작이 메모리 영역에 저장된 데이터에 기초하여 에뮬레이트된다. 테스트 시스템의 하드웨어에 대응하는 에뮬레이터는 상술된 도 4에 도시된 바와 같이 구성된다. 에뮬레이트 처리의 결과는 루프(b)를 통해 동작 시스템으로 복귀된다.
또한, 의도되는 반도체 디바이스에 테스트 신호를 적용하는 것과 최종 신호를 기대값 데이터와 비교하는 것이 디바이스 프로그램에 기초하여 적절하게 실행될 수 있는가의 여부를 평가하기 위해 에뮬레이터가 사용되는 경우, 이러한 에뮬레이션 동작은 루프(c)의 흐름에서 실행된다. 이 흐름에서는 단계(14)에서 테스트 중인 디바이스에 적용되는 테스트 신호가 에뮬레이트된다. 단계(15)에서는 테스트 신호가 테스트 중인 디바이스에 적용되는 상황이 에뮬레이트된다. 그래서, 단계(15)에서는 테스트 신호를 디바이스에 적용하는 것으로부터 기인된 신호가 테스트 중인 디바이스로부터 에뮬레이트되어 구해진다. 단계(16)에서는 단계(15)에서 구해진 테스트 중인 디바이스로부터의 최종 신호를 기대값 데이터와 비교하는 동작이 에뮬레이트된다. 비교 결과를 구하면, 처리 과정은 다음 테스트 신호가 에뮬레이트되는 단계(14)로 귀환된다. 테스트 신호를 적용하고 최종 신호를 비교하는 이러한 에뮬레이션 동작은 디바이스 프로그램에 의해 정의된 테스트 비율로 디바이스 테스트 프로그램이 종료될 때까지 반복된다.
도 6은 도 5의 흐름(c)에 따라 테스트 중인 반도체 디바이스에 대한 테스트 신호의 적용을 에뮬레이트하고, 테스트 중인 디바이스에 의해 최종 신호를 발생하고, 또한 최종 신호를 기대값 데이터와 비교하기 위한 신호 파형을 도시하는 타이밍도이다. 도 6의 (a)에 도시된 테스트 신호는 디바이스 테스트 프로그램에 의해 정의된 바와 같은 테스트 비율(T), 지연 시간(t), 및 파형으로 발생되어 테스트 중인 디바이스에 적용된다. 의도되는 디바이스로부터의 최종 출력 신호는 테스트 중인 디바이스의 특성에 의해 결정되어 발생된다. 최종 출력 신호는 디바이스 테스트 프로그램에 의해 정의되는 도 6의 (c)에 도시된 스트로브 타이밍(strobe timing)으로 기대값 데이터와 비교된다.
도 7은 테스트 시스템의 하드웨어가 변경 또는 대치될 때 소프트웨어를 쉽게 수정할 수 있는 반도체 테스트 시스템의 동작 시스템과 본 발명의 에뮬레이터가 조합되는 본 발명의 또 다른 실시예를 도시하는 블록도이다. 이 실시예에서는 하드웨어의 변경 및 부가와 연관된 제어 데이터의 평가, 디바이스 프로그램의 개발, 및 그의 디버깅이 테스트 시스템의 하드웨어를 사용하지 않고 실행될 수 있다.
본 발명의 반도체 테스트 시스템은 간단히 테이블상의 문장 포맷으로 부가 데이터를 제공하고 또한 라이브러리 데이터를 부가함으로써 하드웨어의 대치 또는 부가에 대응하는 제어 프로그램 데이터를 설정하는 것을 가능하게 한다. 제어 프로그램의 이러한 수정은 컴파일러 기능에 의존하지 않는다. 또한, 레지스터에서의 정의를 변경함으로써, 본 발명에서는 하드웨어의 변경 또는 부가가 쉽게 이루어질 수 있다.
도 7의 실시예는 테스트 프로그램(51), 마스터 프로세서(master processor) (53), 마스터 프로세서(MP) 인터페이스(54), 테스터 라이브러리(56), 버스 드라이버(55), 테스터 버스(52), 가상 테스터 버스(57), 및 에뮬레이터(59)로 구성된다. 이러한 배열에 의해, 테스트 프로그램의 컴파일 및 해석은 문제가 되는 하드웨어의 구조에 대한 데이터로부터 독립적으로 마스터 프로세서(53)에 의해 수행된다. 다른 말로 하면, 마스터 프로세서(53)는 하드웨어(13)내의 레지스터(58)에 대한 테스트를 실행하기 위해 제어 데이터를 전송하는 절차에 직접 포함되지 않는다.
도 7의 실시예에서, 테스트 프로그램(51)은 테스트 설명 언어(또한 "TDL"이라 칭하여지는)에 의해 기술된 프로그램이다. 테스트 설명 언어는 HDL 또는 VHDL과 같은 하드웨어 설명 언어로 구성된다. 테스트 프로그램(51)은 소스 코드의 형태를 갖는다. 사용자는 반도체 테스트 시스템의 하드웨어에서 테스트 동작을 정의하도록 테스트 프로그램에 필요한 테스트 매개변수를 제공한다. 하드웨어가 수정되거나 부가될 때, 하드웨어의 테스트를 포함하는 테스트 설명 언어(TDL)의 구조는 그에 따라 수정된다.
마스터 프로세서(또한 "MP"라 칭하여지는)(53)는 기본적으로 본 발명의 양수인에 의해 TDL 컴파일러 또는 정시(just-in-time) 컴파일러라 칭하여지는 컴파일러이다. 마스터 프로세서(51)는 소스 코드인 테스트 프로그램(TDL)을 오브젝트 코드로 변환시켜 테스트 프로그램을 해석한다. 이어서, 마스터 프로세서(51)는 대응하는 반도체 테스트 시스템의 하드웨어에 제어 데이터를 제공한다.
MP 인터페이스(또한 "MPI"라 칭하여지는)(54)는 해석에 필요한 데이터를 마스터 프로세서(51)에 제공하는 테이블 매핑(table mapping) 기능으로 동작한다. MP 인터페이스(54)의 테이블 맵은 TDL 언어의 문법을 판단하기 위한 문장 포맷과 판단을 읽기 위한 프로그램 라이브러리를 갖는 데이터 리스트를 포함한다. 하드웨어의 부가 또는 수정에 대응하는 새로운 데이터는 MP 인터페이스(54)에서 테이블을 부가함으로써 이루어진다. MP 인터페이스(54)로부터 문장 형태로 TDL 언어의 문법적인 구조에 대한 정보 데이터를 수신하면, 마스터 프로세서(51)는 정보 데이터에 기초하여 테스트 프로그램에 대해 컴파일 및 해석 동작을 실행한다. 마스터 프로세서(51)에 의한 해석의 결과로, MP 인터페이스(54)에서 대응하는 프로그램 라이브러리가 실행되고 TDL에서 기술된 테스트 데이터가 테스터 라이브러리(56)로 전송된다.
테스터 라이브러리(56)는 하드웨어의 사양에 기초하여 MP 인터페이스(54)로부터의 테스터 데이터의 포맷을 변환한다. 예를 들면, 부동점 형태로 수신된 테스트 신호의 전압값 또는 시간값이 하드웨어에 의해 해석될 수 있는 비트의 순차로 변환된다. 또한, 반도체 테스트 시스템의 각 하드웨어에 대한 전압, 전류, 주파수 등과 같은 매개변수의 제한에 기초하여 테스트 프로그램에 대응하여 실제 제한되는 매개변수가 정의된다. 버스 드라이버(25)는 데이터 버스를 통해 반도체 테스트 시스템 하드웨어내의 각 레지스터에 데이터를 전달하기 위한 드라이버이다.
본 발명의 구성에서는 테스트 시스템의 동작에 앞서, 마스터 프로세서(53)가 반도체 테스트 시스템의 하드웨어에 기초하여 MP 인터페이스에 설치될 프로그램 및 데이터를 로드할 것을 지시한다. 하드웨어가 새롭게 부가되면, 하드웨어의 이러한 부가와 연관된 프로그램 및 데이터를 고려할 때 테스트 프로그램을 해석함으로써, 반도체 테스트 시스템에서 새롭게 부가된 하드웨어가 효과적으로 사용될 수 있다.
한 예로, 다음에서는 반도체 테스트 시스템에 하드웨어가 새롭게 부가되어 도 7에 도시된 바와 같이 새로운 하드웨어내의 레지스터(581), (582), 및 (583)에 제어 데이터를 저장할 필요가 있는 것으로 가정한다. 새롭게 부가된 하드웨어에 대응하여, 동작이 시작될 때 MP 인터페이스에는 테이블(541), (542), 및 (543)이 부가된다. 테이블의 내용은 예를 들면, TDL 언어의 문법을 결정하기 위한 문장 형태의 데이터와 그 결정을 실행하는 프로그램으로 구성된다.
통상적으로, 하드웨어의 변경에 따라, 테스트 프로그램의 구조를 변경시킬 필요가 있다. 이러한 경우에는 도 7에 도시된 바와 같이, 필요한 경우 테스트 프로그램(511), (512), 및 (513)이 부가된다. 테스터 라이브러리(56)는 새로운 하드웨어의 사양에 대응하는 데이터 변환에 대해 소스 프로그램으로서 매개변수 테이블을 제공한다. 테스터 라이브러리는 예를 들면, C-언어로 기술된다.
MP 인터페이스로부터 테이블(541), (542), 및 (543)으로 새롭게 구해진 데이터를 수신하면, 마스터 프로세서(53)는 테이블 데이터에 기초하여 테스트 프로그램(51)으로부터의 프로그램을 해석한다. 테스트 프로그램(511), (512), 및 (513)은 필요할 때 부가되므로, 이들 테스트 프로그램의 컴파일 및 해석은 MP 인터페이스로부터의 테이블(541), (542), 및 (543) 중 대응하는 데이터에 기초하여 마스터 프로세서에 의해 실행된다. 그 결과로, 테스트 프로그램에서 정의된 데이터는 MP 인터페이스(54)를 통해 테스터 라이브러리(56)로 제공된다. 테스터 라이브러리(56)는 MP 인터페이스의 테이블(541), (542), 및 (543)내의 데이터를 통해 제공되는 수신 데이터의 포맷을 하드웨어에 의해 수신될 수 있는 데이터 포맷으로 변환시키고, 포맷 변환된 데이터를 버스 드라이버(25)로 공급한다. 제어 데이터는 버스 드라이버(55) 및 테스터 버스(52)를 통해 하드웨어(13)내의 레지스터(581), (582), 및 (583)에 전송되어 저장된다.
하드웨어(13)내의 레지스터(581), (582), 및 (583)에 제어 데이터를 저장하는 대신에, 본 발명에서는 버스 드라이버(55)로부터의 제어 데이터가 또한 가상 데이터 버스(57)를 통해 에뮬레이터(59)로 전송될 수 있다. 반도체 테스트 시스템의 하드웨어(13)가 쉽게 이용가능하지 않은 경우에는 부가되거나 수정되는 하드웨어(13) 대신에 에뮬레이터(59)를 이용함으로써, 소프트웨어의 개발 및 그 동작 확인이 실행될 수 있다. 도 4에 예시화된 바와 같이, 에뮬레이터(59)는 대응하는 하드웨어 블록의 기능을 에뮬레이트하는 에뮬레이터 유닛을 포함하도록 구성된다. 각 에뮬레이터 유닛은 지정된 메모리 영역(58')에 조직된다.
본 실시예에서는 부가되는 하드웨어(13)내의 레지스터(581), (582), 및 (583)에 대응하는 메모리 영역(581'), (582'), 및 (583')이 지정된다. 테스터 라이브러리(56)에 의해 포맷 변환된 데이터는 버스 드라이버(55) 및 가상 테스터 버스(57)를 통해 메모리 영역(581'), (582'), 및 (583')에 전송된다. 에뮬레이션은 테스트 시스템에 부가되는 하드웨어 블록의 기능을 조사하도록 이러한 방법으로 수신된 데이터에 기초하여 실행된다. 그러므로, 에뮬레이터의 사용에 의해, 하드웨어에 대한 제어 데이터의 적정성이나 디바이스 프로그램의 개발 및 그의 디버깅이 하드웨어 없이 실행될 수 있다.
상술된 바와 같이, 본 발명의 반도체 테스트 시스템에 따라, 반도체 테스트 시스템에서 하드웨어의 기능이 하드웨어 없이 에뮬레이트될 수 있다. 또한, 하드웨어에 의한 테스트 신호의 발생, 테스트 중인 디바이스에 의한 최종 신호 발생, 및 기대값 데이터와 최종 신호의 비교까지도 반도체 테스트 시스템의 하드웨어 없이 에뮬레이트될 수 있다. 다른 말로 하면, 에뮬레이션이 테스트되는 반도체 디바이스에 대한 특정 테스트의 레벨로 실행되므로, 디바이스 프로그램의 개발이나 그의 디버깅이 테스트 시스템의 하드웨어 없이 완전하게 실행될 수 있다.
또한, 본 발명의 반도체 테스트 시스템에서, 반도체 테스트 시스템의 하드웨어가 변경 또는 대치될 때, 본 발명의 반도체 테스트 시스템은 새로 부가되거나 대치된 하드웨어를 제어하기 위한 소프트웨어를 쉽고 신속하게 수정할 수 있다. 더욱이, 하드웨어가 변경 또는 대치될 때, 본 발명의 반도체 테스트 시스템은 컴파일러를 고려할 필요 없이 새로운 하드웨어를 제어하기 위한 소프트웨어의 수정을 실행할 수 있다. 또한, 본 발명에서, 반도체 테스트 시스템의 하드웨어가 변경 또는 대치될 때, 하드웨어에 대한 제어 데이터는 에뮬레이터에 저장되고, 제어 데이터의 확인이나 디바이스 프로그램의 개발 또는 그의 디버깅은 반도체 테스트 시스템의 하드웨어 없이 실행될 수 있다.
도 1은 하드웨어 및 소프트웨어를 포함하는 반도체 테스트 시스템의 전체적인 구조를 도시하는 블록도.
도 2는 본 발명의 에뮬레이터 기능으로 표시된 도 1의 반도체 테스트 시스템의 전체적인 구조를 도시하는 블록도.
도 3은 테스트될 반도체 디바이스로의 연결에 대해 반도체 테스트 시스템의 하드웨어 블록을 도시하는 블록도.
도 4는 도 3에 도시된 테스트될 반도체 디바이스 및 반도체 테스트 시스템의 하드웨어 블록에 대해 본 발명의 에뮬레이트 기능으로 표시된 테스트 구조를 도시하는 블록도.
도 5는 분리된 동작 흐름을 사용해 본 발명의 에뮬레이트에 대한 기본 동작을 도시하는 흐름도.
도 6은 본 발명에 따라 반도체 디바이스 테스트를 에뮬레이트하기 위한 신호 파형을 도시하는 타이밍도.
도 7은 테스트 시스템의 하드웨어가 변경 또는 대치될 때 소프트웨어를 쉽게 수정할 수 있는 반도체 테스트 시스템의 소프트웨어와 본 발명의 에뮬레이터가 조합된 본 발명의 또 다른 실시예를 도시하는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
TDL : 테스트 설명 언어(test description language)
21 : 디바이스 프로그램
22 : 동작 시스템
23 : 하드웨어 에뮬레이터(hardware emulator)
24 : 디바이스 에뮬레이터(device emulator)
51 : 테스트 프로그램
53 : 마스터 프로세서(master processor)
54 : 마스터 프로세서 인터페이스
56 : 테스터 라이브러리(tester library)
59 : 에뮬레이터

Claims (3)

  1. 기준 주기와 동기화하여 테스트 중인 반도체 디바이스에 테스트 신호를 인가하고 테스트 중인 반도체 디바이스의 최종 출력을 기대값과 비교하여 반도체 디바이스가 정확하게 동작하는지의 여부를 결정함으로써 반도체 디바이스를 테스트하는 반도체 테스트 시스템에 있어서,
    상기 테스트 시스템의 각 하드웨어 유닛의 기능을, 상기 하드웨어 유닛 내의 레지스터들의 동작을 에뮬레이트할 정도로 에뮬레이트하는 테스터 에뮬레이터(emulator)
    -상기 테스터 에뮬레이터는,
    테스트 신호 주기를 정의하는 데이터를 발생시키는 비율(rate) 에뮬 레이터 유닛,
    테스트 프로그램에 기초하여 테스트 신호를 발생시키는 패턴 발생 에 뮬레이터 유닛, 및
    상기 테스트 신호의 파형을 포맷하고 상기 테스트 신호의 타이밍을 제공하는 프레임(frame) 프로세서 에뮬레이터 유닛
    을 포함함-,
    테스트해야 하는 반도체 디바이스의 기능을 에뮬레이트하는 디바이스 에뮬레이터, 및
    상기 디바이스 에뮬레이터에 테스트 신호를 제공하고 상기 디바이스 에뮬레이터로부터의 최종 신호를 기대값 데이터와 비교하여 비교 결과를 저장하는 디바이스 테스트 에뮬레이터
    를 포함하고,
    상기 테스터 에뮬레이터, 디바이스 에뮬레이터 및 디바이스 테스트 에뮬레이터는 상기 테스트 시스템의 소프트웨어의 일부로서 구현되는 반도체 테스트 시스템.
  2. 기준 주기와 동기화하여 테스트 중인 반도체 디바이스에 테스트 신호를 인가하고 테스트 중인 반도체 디바이스의 최종 출력을 기대값과 비교하여 반도체 디바이스가 정확하게 동작하는지의 여부를 결정함으로써 반도체 디바이스를 테스트하는 반도체 테스트 시스템에 있어서,
    테스트 중인 반도체 디바이스의 소정의 단자에 공급될 테스트 신호의 파형을 포함하여 반도체 디바이스를 테스트하는데 필요한 다양한 테스트 조건을 지정한 테스트 프로그램을 제공하는 테스트 프로그램 입력 수단 -상기 테스트 프로그램은, 상기 반도체 테스트 시스템의 하드웨어가 변경될 때에, 그 테스트 설명 포맷(test description format)이 변경됨-,
    상기 테스트 프로그램을 컴파일 및 해석하여, 상기 테스트 프로그램을 오브젝트 코드로 변환하는 컴파일러(compiler) 수단,
    상기 반도체 테스트 시스템의 하드웨어 특성을 나타내는 데이터를 테이블 포맷(table format)으로 저장하여, 상기 컴파일러 수단의 상기 테스트 프로그램의 컴파일 및 해석을 보조하는 컴파일러 인터페이스 수단,
    상기 컴파일러 수단에 의해 컴파일되고 해석된 데이터를 하드웨어 포맷 데이터로 변환하기 위하여, 상기 반도체 테스트 시스템의 사양에 기초하는 데이터 테이블을 갖는 라이브러리(library) 수단,
    상기 하드웨어 포맷 데이터를 데이터 버스에 제공하여 상기 반도체 테스트 시스템의 하드웨어 내의 레지스터에 상기 하드웨어 포맷 데이터를 전송하는 드라이버 수단, 및
    상기 드라이버 수단으로부터 상기 라이브러리 수단에 의해 형성된 데이터를 수신하고, 그 데이터를 할당된 메모리 영역에 저장하고, 또한 메모리 영역에 저장된 데이터에 기초하여 상기 각 하드웨어의 사양 및 동작을 상기 하드웨어 내의 레지스터들의 동작을 에뮬레이트할 정도로 에뮬레이트하는 에뮬레이터
    를 포함하고, 상기 라이브러리 수단에는 상기 반도체 테스트 시스템의 하드웨어의 변경에 대응하는 새로운 매개변수가 제공되고, 상기 컴파일러 인터페이스 수단 내의 상기 테이블 포맷의 데이터는 상기 라이브러리 수단 내의 새로운 매개변수에 응답하여 수정되고, 상기 테스트 설명 포맷의 변경은 상기 수정된 데이터를 이용하여 오브젝트 코드로 변환되는 반도체 테스트 시스템.
  3. 제2항에 있어서, 상기 라이브러리 수단으로부터의 데이터를 레지스터에 저장해야 할 포맷의 데이터로 변환하기 위하여 상기 하드웨어 내의 레지스터의 물리적인 사양에 기초하는 데이터 테이블을 갖는 드라이버 라이브러리 수단을 더 포함하는 반도체 테스트 시스템.
KR10-1998-0004913A 1997-02-19 1998-02-18 반도체테스트시스템 KR100495851B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/802857 1997-02-19
US8/802,857 1997-02-19
US08/802,857 US5951704A (en) 1997-02-19 1997-02-19 Test system emulator

Publications (2)

Publication Number Publication Date
KR19980071453A KR19980071453A (ko) 1998-10-26
KR100495851B1 true KR100495851B1 (ko) 2005-09-26

Family

ID=25184908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0004913A KR100495851B1 (ko) 1997-02-19 1998-02-18 반도체테스트시스템

Country Status (9)

Country Link
US (1) US5951704A (ko)
JP (1) JP3383562B2 (ko)
KR (1) KR100495851B1 (ko)
CN (1) CN1109897C (ko)
DE (1) DE19806808A1 (ko)
GB (1) GB2323689B (ko)
MY (1) MY130839A (ko)
SG (1) SG71084A1 (ko)
TW (1) TW498478B (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3942765B2 (ja) * 1999-03-15 2007-07-11 株式会社アドバンテスト 半導体デバイスシミュレート装置及びそれを用いた半導体試験用プログラムデバッグ装置
JP2000330816A (ja) * 1999-05-21 2000-11-30 Advantest Corp 半導体試験装置のプログラム実行方式
JP2001101255A (ja) * 1999-10-01 2001-04-13 Toshiba Corp 機能テスト支援システム、機能テスト支援方法およびハードウエア記述モデル
JP2001184225A (ja) 1999-12-27 2001-07-06 Toshiba Microelectronics Corp エミュレータ及びエミュレート方法
US7107203B1 (en) * 2000-09-06 2006-09-12 Quickturn Design Systems Inc. High speed software driven emulator comprised of a plurality of emulation processors with improved board-to-board interconnection cable length identification system
US6959257B1 (en) * 2000-09-11 2005-10-25 Cypress Semiconductor Corp. Apparatus and method to test high speed devices with a low speed tester
DE10114263C1 (de) * 2001-03-22 2002-04-25 Keuro Besitz Gmbh & Co Verfahren und Vorrichtung zum Abtransport der mit einer Trennmaschine von stangenförmigem Werkstückmaterial abgetrennten Abschnitte
US7428066B2 (en) * 2001-04-09 2008-09-23 Canon Kabushiki Kaisha Printing apparatus and method for verifying a printer controller
KR100429116B1 (ko) 2001-05-14 2004-04-28 삼성전자주식회사 반도체 ｉｃ 소자의 검사 공정 손실 요인 자동 분석 및관리 시스템과 그 방법
US6898746B2 (en) * 2001-06-19 2005-05-24 Intel Corporation Method of and apparatus for testing a serial differential/mixed signal device
US8103497B1 (en) * 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
KR20030082135A (ko) * 2002-04-16 2003-10-22 삼성전자주식회사 반도체 소자의 테스트 프로그램 에뮬레이터 및 에뮬레이션방법
GB0210450D0 (en) * 2002-05-07 2002-06-12 Bae Systems Plc Test apparatus
EP1403652A1 (de) * 2002-09-30 2004-03-31 Siemens Aktiengesellschaft Verfahren und Vorrichtung zur Prüfung der Abbildung/Implementierung eines Modells eines logischen Schaltkreises auf einen/in einem Hardware-Emulator
US7460988B2 (en) 2003-03-31 2008-12-02 Advantest Corporation Test emulator, test module emulator, and record medium storing program therein
US7437261B2 (en) * 2003-02-14 2008-10-14 Advantest Corporation Method and apparatus for testing integrated circuits
US7159145B2 (en) * 2003-05-12 2007-01-02 Infineon Technologies Ag Built-in self test system and method
US20040239635A1 (en) * 2003-05-23 2004-12-02 Lerner Ronald L. Apparatus and method for loop-back testing in a system test/emulation environment
US20050108596A1 (en) * 2003-09-25 2005-05-19 Deaton Craig F. Method of verifying circuitry used for testing a new logic component prior to the first release of the component
US7613950B2 (en) * 2004-02-27 2009-11-03 Hewlett-Packard Development Company, L.P. Detecting floating point hardware failures
KR100604888B1 (ko) * 2004-07-16 2006-07-31 삼성전자주식회사 개선된 테스트 회로를 구비하는 집적회로 장치 및집적회로 장치 테스트 방법
US8046187B2 (en) * 2005-02-24 2011-10-25 International Business Machines Corporation Test systems for media drives of data storage systems
US20060247911A1 (en) * 2005-04-28 2006-11-02 Schweitzer Engineering Labs., Inc. Systems and methods for learning and mimicking the communications of intelligent electronic devices
US20070135956A1 (en) * 2005-12-13 2007-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Data location systems and methods
US7906982B1 (en) 2006-02-28 2011-03-15 Cypress Semiconductor Corporation Interface apparatus and methods of testing integrated circuits using the same
CN100479393C (zh) * 2006-06-13 2009-04-15 华为技术有限公司 一种实现测试执行器测试的方法
KR100809598B1 (ko) * 2006-06-20 2008-03-04 삼성전자주식회사 가상 테스트가 가능한 반도체 테스트 시스템 및 그것의반도체 테스트 방법
US20080154574A1 (en) * 2006-12-21 2008-06-26 Buechler Jodi A Application emulation on a non-production computer system
US20090119542A1 (en) * 2007-11-05 2009-05-07 Advantest Corporation System, method, and program product for simulating test equipment
US20090119084A1 (en) * 2007-11-05 2009-05-07 Advantest Corporation System, method, and program product for simulating test equipment
KR20110003182A (ko) 2009-07-03 2011-01-11 삼성전자주식회사 인쇄 회로 기판 설계 방법 및 인쇄 회로 기판을 포함하는 패키지 테스트 디바이스
US8499199B2 (en) 2010-09-08 2013-07-30 Lsi Corporation GPU computational assist for drive media waveform generation of media emulators
US9759772B2 (en) 2011-10-28 2017-09-12 Teradyne, Inc. Programmable test instrument
US10776233B2 (en) 2011-10-28 2020-09-15 Teradyne, Inc. Programmable test instrument
CN103440133A (zh) * 2013-08-30 2013-12-11 上海高清数字科技产业有限公司 一种芯片测试软件的开发方法和系统
CN105334450A (zh) * 2015-11-30 2016-02-17 英业达科技有限公司 信号检测装置及方法
CN108628734B (zh) * 2017-03-21 2023-03-28 中兴通讯股份有限公司 一种功能程序调试方法和终端
KR102039112B1 (ko) * 2017-06-20 2019-10-31 포스필 주식회사 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치
CN110879542A (zh) * 2019-10-18 2020-03-13 中国电力科学研究院有限公司 一种用于仿真柔性直流电力系统的系统及方法
KR102432940B1 (ko) * 2020-10-29 2022-08-18 에스케이하이닉스 주식회사 반도체 테스트 시스템
TWI811607B (zh) * 2020-12-31 2023-08-11 新唐科技股份有限公司 微控制器、微控制器的測試方法以及包含微控制器的系統
CN113485157B (zh) * 2021-07-01 2023-04-07 杭州加速科技有限公司 晶圆仿真测试方法、装置及晶圆测试方法
CN113868068B (zh) * 2021-12-01 2022-03-18 统信软件技术有限公司 一种内核性能测试方法、计算设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475624A (en) * 1992-04-30 1995-12-12 Schlumberger Technologies, Inc. Test generation by environment emulation
US5546562A (en) * 1995-02-28 1996-08-13 Patel; Chandresh Method and apparatus to emulate VLSI circuits within a logic simulator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1045655A (zh) * 1988-11-23 1990-09-26 约翰弗兰克制造公司 系统自动诊断的内核测试接口和方法
US5438672A (en) * 1990-12-18 1995-08-01 National Semiconductor Corporation Microcontroller emulator for plural device architecture configured by mode control data and operated under control code transmitted via same switching bus
US5425036A (en) * 1992-09-18 1995-06-13 Quickturn Design Systems, Inc. Method and apparatus for debugging reconfigurable emulation systems
US5363501A (en) * 1992-12-22 1994-11-08 Sony Electronics, Inc. Method for computer system development verification and testing using portable diagnostic/testing programs
DE69326004T2 (de) * 1993-09-20 1999-11-25 Hewlett Packard Gmbh Testapparat mit grosser Kapazität
US5541862A (en) * 1994-04-28 1996-07-30 Wandel & Goltermann Ate Systems Ltd. Emulator and digital signal analyzer
US5642478A (en) * 1994-12-29 1997-06-24 International Business Machines Corporation Distributed trace data acquisition system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5475624A (en) * 1992-04-30 1995-12-12 Schlumberger Technologies, Inc. Test generation by environment emulation
US5546562A (en) * 1995-02-28 1996-08-13 Patel; Chandresh Method and apparatus to emulate VLSI circuits within a logic simulator

Also Published As

Publication number Publication date
CN1109897C (zh) 2003-05-28
DE19806808A1 (de) 1998-10-08
GB9802551D0 (en) 1998-04-01
MY130839A (en) 2007-07-31
JP3383562B2 (ja) 2003-03-04
TW498478B (en) 2002-08-11
JPH10320229A (ja) 1998-12-04
GB2323689A (en) 1998-09-30
US5951704A (en) 1999-09-14
CN1195776A (zh) 1998-10-14
SG71084A1 (en) 2000-03-21
GB2323689B (en) 2001-07-25
KR19980071453A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
KR100495851B1 (ko) 반도체테스트시스템
US6363509B1 (en) Method and apparatus for transforming system simulation tests to test patterns for IC testers
US6061283A (en) Semiconductor integrated circuit evaluation system
US7486096B2 (en) Method and apparatus for testing to determine minimum operating voltages in electronic devices
TWI408391B (zh) 測試裝置與測試方法
US7460988B2 (en) Test emulator, test module emulator, and record medium storing program therein
US6668339B1 (en) Microprocessor having a debug interruption function
KR100483876B1 (ko) 반도체 집적 회로 설계 및 검증 시스템
US6110218A (en) Generation of multiple simultaneous random test cycles for hardware verification of multiple functions of a design under test
US6295623B1 (en) System for testing real and simulated versions of an integrated circuit
CN112131829A (zh) 一种芯片寄存器的验证方法、系统及相关装置
US5740086A (en) Semiconductor test system linked to cad data
EP1093619A1 (en) System and method for identifying finite state machines and verifying circuit designs
US9690888B2 (en) Method and apparatus for system design verification
CN115562982A (zh) 参考模型调试方法、装置、电子设备和存储介质
KR100506769B1 (ko) 고속 테스트 패턴 평가 장치
CN111338761B (zh) 一种51单片机虚拟中断控制器及实现方法
CN113204929A (zh) 基于sv和uvm实现ahb vip的方法、电子装置及存储介质
KR100939642B1 (ko) 소프트웨어 기반의 스티뮬러스를 생성하는 검증 장치, 상기검증 장치를 이용한 검증 방법 및 소프트웨어 기반의 스티뮬러스를 생성하는 프로그램이 구비된 컴퓨터 기록매체
JP4132499B2 (ja) 半導体試験用プログラムデバッグ装置
JP2570558B2 (ja) ハードウェア・エミュレータ
CN115684895B (zh) 芯片可测性设计测试方法、测试平台及其生成方法及装置
US6694497B2 (en) Method of testing integrated circuitry at system and module level
CN116663461A (zh) 一种dut仿真验证平台及其验证方法、介质、电子设备
Walsh et al. Simulation of Functional Mixed Signal Test

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110527

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee