JPH10320229A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH10320229A JPH10320229A JP9320701A JP32070197A JPH10320229A JP H10320229 A JPH10320229 A JP H10320229A JP 9320701 A JP9320701 A JP 9320701A JP 32070197 A JP32070197 A JP 32070197A JP H10320229 A JPH10320229 A JP H10320229A
- Authority
- JP
- Japan
- Prior art keywords
- test
- emulator
- semiconductor
- data
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
Abstract
(57)【要約】 （修正有）
【課題】 被試験半導体部品に試験信号を基準周期毎に
与えてその結果として得られる被試験半導体部品の出力
信号を期待値と比較して、その半導体部品の良否を試験
するための半導体試験装置に用いるエミュレータを提供
する。 【解決手段】 エミュレータは、半導体試験装置の各ハ
ードウェアユニットの機能をエミュレートする各エミュ
レータユニットと、被試験半導体部品の機能をエミュレ
ートするデバイスエミュレータと、テストプログラムに
基づいて、その各エミュレータユニットからそのテスト
プログラムの実行に必要なデータを収集する手段と、そ
の収集したデータにより、上記デバイスエミュレータに
印加する試験信号を発生し、そのデバイスエミュレータ
からの結果信号を比較しその結果を格納するデバイステ
ストエミュレータとを有する。
与えてその結果として得られる被試験半導体部品の出力
信号を期待値と比較して、その半導体部品の良否を試験
するための半導体試験装置に用いるエミュレータを提供
する。 【解決手段】 エミュレータは、半導体試験装置の各ハ
ードウェアユニットの機能をエミュレートする各エミュ
レータユニットと、被試験半導体部品の機能をエミュレ
ートするデバイスエミュレータと、テストプログラムに
基づいて、その各エミュレータユニットからそのテスト
プログラムの実行に必要なデータを収集する手段と、そ
の収集したデータにより、上記デバイスエミュレータに
印加する試験信号を発生し、そのデバイスエミュレータ
からの結果信号を比較しその結果を格納するデバイステ
ストエミュレータとを有する。
Description
【０００１】
【発明の属する技術分野】この発明は、IC等の半導体部
品を試験するための半導体試験装置に関し、特に、半導
体試験装置のハードウェアのエミュレート、更にはその
半導体試験装置により試験される半導体部品のエミュレ
ートをハードウェア無しで実行できるエミュレータに関
する。さらに本発明は半導体試験装置のハードウェアの
変更や追加に伴うソフトウェアの変更が少量且つ簡単に
行えるオペレーティングシステムと組み合わせて用いる
ことができる半導体試験装置のエミュレータに関する。
品を試験するための半導体試験装置に関し、特に、半導
体試験装置のハードウェアのエミュレート、更にはその
半導体試験装置により試験される半導体部品のエミュレ
ートをハードウェア無しで実行できるエミュレータに関
する。さらに本発明は半導体試験装置のハードウェアの
変更や追加に伴うソフトウェアの変更が少量且つ簡単に
行えるオペレーティングシステムと組み合わせて用いる
ことができる半導体試験装置のエミュレータに関する。
【０００２】
【従来の技術】IC等の半導体部品を試験するための半導
体試験装置では、被試験半導体部品にテストベクタと呼
ばれる試験信号パターンを印加して、その結果として被
試験半導体部品から現れる出力をあらかじめ定めた期待
値と比較して、その被試験半導体部品の良否を判定する
ようにしている。このテストベクタは一般にテストプロ
グラムにより作成されるが、そのテストプログラムの言
語は、半導体試験装置のメーカ独自の言語が用いられて
いる。半導体試験装置は、複雑なコンピュータチップや
大容量半導体メモリ等の測定を十分に行うために、複雑
高度な測定を高速に行う必要があり、このためその実際
の構成は大規模なコンピュータシステムとなっている。
したがって、上記のテストプログラムも含めた大規模な
ソフトウェアにより、半導体試験装置の動作等の制御が
されている。
体試験装置では、被試験半導体部品にテストベクタと呼
ばれる試験信号パターンを印加して、その結果として被
試験半導体部品から現れる出力をあらかじめ定めた期待
値と比較して、その被試験半導体部品の良否を判定する
ようにしている。このテストベクタは一般にテストプロ
グラムにより作成されるが、そのテストプログラムの言
語は、半導体試験装置のメーカ独自の言語が用いられて
いる。半導体試験装置は、複雑なコンピュータチップや
大容量半導体メモリ等の測定を十分に行うために、複雑
高度な測定を高速に行う必要があり、このためその実際
の構成は大規模なコンピュータシステムとなっている。
したがって、上記のテストプログラムも含めた大規模な
ソフトウェアにより、半導体試験装置の動作等の制御が
されている。
【０００３】特に半導体製造分野では、半導体試験装置
の利用効率をできる限り高くしたいとの要請が強い。こ
れは、半導体試験装置が複雑高価な装置であること、ま
た半導体部品の価格競争が熾烈であること等の理由によ
る。したがって、例えば試験をする半導体部品について
試験プログラムを作成する等の工程のために、高価な半
導体試験装置を専有することは避けなければならない。
また作成した試験プログラムの評価確認等についても半
導体試験装置のハードウェアを一切用いないで実行でき
ることが理想的である。
の利用効率をできる限り高くしたいとの要請が強い。こ
れは、半導体試験装置が複雑高価な装置であること、ま
た半導体部品の価格競争が熾烈であること等の理由によ
る。したがって、例えば試験をする半導体部品について
試験プログラムを作成する等の工程のために、高価な半
導体試験装置を専有することは避けなければならない。
また作成した試験プログラムの評価確認等についても半
導体試験装置のハードウェアを一切用いないで実行でき
ることが理想的である。
【０００４】そのため、最近の高級な半導体試験装置で
は、エミュレータが装備される場合が多くなって来てい
る。しかしながら、従来のエミュレータは半導体試験装
置のオペレーティングシステムをエミュレートするもの
であり、エミュレータとしての機能が不十分であった。
例えば従来のエミュレータでは、試験しようとする半導
体部品に対して、テストベクタを与えその結果を評価す
る等の、部品に対する試験の実行のレベルでのエミュレ
ートはできなかった。
は、エミュレータが装備される場合が多くなって来てい
る。しかしながら、従来のエミュレータは半導体試験装
置のオペレーティングシステムをエミュレートするもの
であり、エミュレータとしての機能が不十分であった。
例えば従来のエミュレータでは、試験しようとする半導
体部品に対して、テストベクタを与えその結果を評価す
る等の、部品に対する試験の実行のレベルでのエミュレ
ートはできなかった。
【０００５】ところで、半導体部品の急速な進歩の為
に、それを試験する半導体試験装置も増設変更あるいは
新型へのモデル変更等が多くおこなわれる。例えば半導
体試験装置のテストベクタを発生するテストパターン発
生器において、通常の比較的単純なシーケンスのパター
ンを発生するパターン発生器に加えて、特殊な数学的シ
ーケンスによるパターンを発生するアルゴリズミックパ
ターン発生器を増設する等の変更が行われる。そのよう
なハードウェアの変更や追加がされた場合、その変更追
加されたハードウェアそれぞれをソフトウェアにより制
御等するための設定が必要である。これは一般に、追加
変更により新たに加えられたハードウェアが内蔵するレ
ジスタに、必要なデータを転送することにより行われ
る。
に、それを試験する半導体試験装置も増設変更あるいは
新型へのモデル変更等が多くおこなわれる。例えば半導
体試験装置のテストベクタを発生するテストパターン発
生器において、通常の比較的単純なシーケンスのパター
ンを発生するパターン発生器に加えて、特殊な数学的シ
ーケンスによるパターンを発生するアルゴリズミックパ
ターン発生器を増設する等の変更が行われる。そのよう
なハードウェアの変更や追加がされた場合、その変更追
加されたハードウェアそれぞれをソフトウェアにより制
御等するための設定が必要である。これは一般に、追加
変更により新たに加えられたハードウェアが内蔵するレ
ジスタに、必要なデータを転送することにより行われ
る。
【０００６】従来の技術においては、このようなハード
ウェアの変更に伴うソフトウェアの設定は、簡単におこ
なうことはできなかった。従来技術では、このような場
合、比較的小規模なハードウェアの変更であっても、複
雑なソフトウェアの変更を要し、それに伴い長時間の作
業が必要であった。またそのようなソフトウェアの変更
を実行する為には、実際に変更や追加のされたハードウ
ェアを用いて行うのが通常であった。したがって、ハー
ドウュアの変更や追加がある場合、それに伴うソフトウ
ェアの変更が容易に行え、且つそのようなハードウェア
が実際に変更追加される以前にあるいは、そのようなハ
ードウェアを実際に使用しないで、そのハードウェアを
エミュレートして、ソフトウェアの変更作業やテストプ
ログラムの開発やデバッグを行うことが望まれていた。
ウェアの変更に伴うソフトウェアの設定は、簡単におこ
なうことはできなかった。従来技術では、このような場
合、比較的小規模なハードウェアの変更であっても、複
雑なソフトウェアの変更を要し、それに伴い長時間の作
業が必要であった。またそのようなソフトウェアの変更
を実行する為には、実際に変更や追加のされたハードウ
ェアを用いて行うのが通常であった。したがって、ハー
ドウュアの変更や追加がある場合、それに伴うソフトウ
ェアの変更が容易に行え、且つそのようなハードウェア
が実際に変更追加される以前にあるいは、そのようなハ
ードウェアを実際に使用しないで、そのハードウェアを
エミュレートして、ソフトウェアの変更作業やテストプ
ログラムの開発やデバッグを行うことが望まれていた。
【０００７】
【発明が解決しようとする課題】この発明の目的は、半
導体試験装置による半導体部品の試験を行う場合に、試
験プログラムの作成やその動作確認等の実施を、実際の
ハードウェァとしての半導体試験装置を専有しないで行
うことができる、半導体試験装置用エミュレータを提供
することにある。
導体試験装置による半導体部品の試験を行う場合に、試
験プログラムの作成やその動作確認等の実施を、実際の
ハードウェァとしての半導体試験装置を専有しないで行
うことができる、半導体試験装置用エミュレータを提供
することにある。
【０００８】この発明の他の目的は、半導体試験装置に
よる半導体部品の試験を行う場合、その試験のためのプ
ログラムの開発やデバッグを、半導体部品に対する試験
信号の印加や結果としての信号の評価等、具体的な試験
レベルで行うことができる、半導体試験装置用エミュレ
ータを提供することにある。
よる半導体部品の試験を行う場合、その試験のためのプ
ログラムの開発やデバッグを、半導体部品に対する試験
信号の印加や結果としての信号の評価等、具体的な試験
レベルで行うことができる、半導体試験装置用エミュレ
ータを提供することにある。
【０００９】この発明のさらに他の目的は、半導体試験
装置の製造および使用において蓄積したソフトウェア
を、半導体試験装置のハードウェアの追加や変更さらに
は新型半導体試験装置のような別の装置にも容易かつ迅
速に変更適用できるとともに、そのようなソフトウェア
の変更適応をハードウェア無しで準備できる、半導体試
験装置用エミュレータを提供することにある。
装置の製造および使用において蓄積したソフトウェア
を、半導体試験装置のハードウェアの追加や変更さらに
は新型半導体試験装置のような別の装置にも容易かつ迅
速に変更適用できるとともに、そのようなソフトウェア
の変更適応をハードウェア無しで準備できる、半導体試
験装置用エミュレータを提供することにある。
【００１０】
【課題を解決するための手段】本発明の半導体試験装置
は、各ハードウェアユニットの機能をエミュレートする
各エミュレータユニットと、被試験半導体部品の機能を
エミュレートするデバイスエミュレータと、テストプロ
グラムに基づいて、その各エミュレータユニットからそ
のテストプログラムの実行に必要なデータを収集する手
段と、その収集したデータにより、上記デバイスエミュ
レータに印加する試験信号を発生し、そのデバイスエミ
ュレータからの結果信号を比較しその結果を格納するデ
バイステストエミュレータを有する。
は、各ハードウェアユニットの機能をエミュレートする
各エミュレータユニットと、被試験半導体部品の機能を
エミュレートするデバイスエミュレータと、テストプロ
グラムに基づいて、その各エミュレータユニットからそ
のテストプログラムの実行に必要なデータを収集する手
段と、その収集したデータにより、上記デバイスエミュ
レータに印加する試験信号を発生し、そのデバイスエミ
ュレータからの結果信号を比較しその結果を格納するデ
バイステストエミュレータを有する。
【００１１】本発明の他の実施態様では、被試験半導体
部品に試験信号を基準周期毎に与えてその結果として得
られる被試験半導体部品の出力信号を期待値と比較し
て、その半導体部品の良否を試験するための半導体試験
装置は、上記被試験半導体部品の所定の端子に印加する
試験信号の波形を含む試験に必要な各種の試験条件を設
定するためのテストプログラム印加手段と、そのテスト
プログラムをオブジェクトコードに変換するとともにそ
のプログラム内容を解釈するコンパイラ手段と、半導体
試験装置の各ハードウェアの特性に応じたデータをテー
ブル形式で格納し、そのデータにより上記コンパイラ手
段における解釈を補助するとともに、上記テーブル形式
のデータをハードウェアの変更に応じて変更するコンパ
イラ用インターフェイス手段と、
部品に試験信号を基準周期毎に与えてその結果として得
られる被試験半導体部品の出力信号を期待値と比較し
て、その半導体部品の良否を試験するための半導体試験
装置は、上記被試験半導体部品の所定の端子に印加する
試験信号の波形を含む試験に必要な各種の試験条件を設
定するためのテストプログラム印加手段と、そのテスト
プログラムをオブジェクトコードに変換するとともにそ
のプログラム内容を解釈するコンパイラ手段と、半導体
試験装置の各ハードウェアの特性に応じたデータをテー
ブル形式で格納し、そのデータにより上記コンパイラ手
段における解釈を補助するとともに、上記テーブル形式
のデータをハードウェアの変更に応じて変更するコンパ
イラ用インターフェイス手段と、
【００１２】半導体試験装置の仕様に応じたデータテー
ブルを有し、上記インターフェイス手段からのコンパイ
ルされ解釈補助されたデータを対応するハードウェアの
データにフォーマット変換するライブラリ手段と、その
フォーマット変換されたデータをハードウェア内のレジ
スタに転送するために半導体試験装置内のデータバスに
送出するドライバ手段と、上記ハードウェア内のレジス
タに相当するメモリ領域を有し、上記ドライバ手段から
のフォーマット変換されたデータを仮想データバスを経
由して受け取り、そのデータに基づいて、該当するハー
ドウェアの動作をエミュレートすると共にそのエミュレ
ートした模擬ハードウェアにより被試験半導体部品に与
える試験信号発生、印加および期待値との比較を模擬す
るエミュレータと、を有することを特徴とする。
ブルを有し、上記インターフェイス手段からのコンパイ
ルされ解釈補助されたデータを対応するハードウェアの
データにフォーマット変換するライブラリ手段と、その
フォーマット変換されたデータをハードウェア内のレジ
スタに転送するために半導体試験装置内のデータバスに
送出するドライバ手段と、上記ハードウェア内のレジス
タに相当するメモリ領域を有し、上記ドライバ手段から
のフォーマット変換されたデータを仮想データバスを経
由して受け取り、そのデータに基づいて、該当するハー
ドウェアの動作をエミュレートすると共にそのエミュレ
ートした模擬ハードウェアにより被試験半導体部品に与
える試験信号発生、印加および期待値との比較を模擬す
るエミュレータと、を有することを特徴とする。
【００１３】本発明による半導体試験装置のエミュレー
タによれば、ハードウェアとしての半導体試験装置が無
くても、そのハードウェアの機能さらにはそのハードウ
ェアによる試験信号の発生、被試験部品からの結果信号
の発生、その結果信号の比較等の動作がエミュレートで
きる。すなわち、被試験部品に対する具体的な試験のレ
ベルでのエミュレートができるので、デバイスプログラ
ムの開発やデバッグ等がハードウェアなしで完全に実行
できる。
タによれば、ハードウェアとしての半導体試験装置が無
くても、そのハードウェアの機能さらにはそのハードウ
ェアによる試験信号の発生、被試験部品からの結果信号
の発生、その結果信号の比較等の動作がエミュレートで
きる。すなわち、被試験部品に対する具体的な試験のレ
ベルでのエミュレートができるので、デバイスプログラ
ムの開発やデバッグ等がハードウェアなしで完全に実行
できる。
【００１４】さらに本発明の半導体試験装置では、ハー
ドウュアの追加や交換等の変更があった場合、その変更
されたハードウェアを制御するためのソフトウェアの変
更がテストプログラムに対するコンパイラを考慮あるい
は変更することなく実施できるため使用者におけるソフ
トウェアの変更が容易に行える。さらに本発明において
は、半導体試験装置のハードウェアの追加や変更がある
場合、そのハードウェアを実際に使用しないでも、必要
な制御データを作成してエミュレータに格納し、そのデ
ータに基づいて制御データの適否の確認や新たなデバイ
スプログラムの開発やデバッグ、さらには半導体試験装
置全体としての機能のエミュレートを実行できる。
ドウュアの追加や交換等の変更があった場合、その変更
されたハードウェアを制御するためのソフトウェアの変
更がテストプログラムに対するコンパイラを考慮あるい
は変更することなく実施できるため使用者におけるソフ
トウェアの変更が容易に行える。さらに本発明において
は、半導体試験装置のハードウェアの追加や変更がある
場合、そのハードウェアを実際に使用しないでも、必要
な制御データを作成してエミュレータに格納し、そのデ
ータに基づいて制御データの適否の確認や新たなデバイ
スプログラムの開発やデバッグ、さらには半導体試験装
置全体としての機能のエミュレートを実行できる。
【００１５】
【発明の実施の形態】以下に本発明の実施の形態を実施
例と共に詳細に説明する。
例と共に詳細に説明する。
【００１６】
【実施例】半導体試験装置のシステム全体の概要を第1
図のブロック図に示す。図において、半導体部品を試験
するプログラム(デバイスプログラム)11が、試験対象で
ある半導体部品14の種類や試験目的に応じて作成され
て、半導体試験装置に搭載される。デバイスプログラム
11は、一般に半導体試験装置のユーザにより、目的とす
る半導体部品14の種類や試験項目に応じて作成される。
デバイスプログラム11では、半導体試験装置から被試験
半導体部品14の各端子に印加する試験信号の周波数、波
形、遅延時間、振幅等の設定およびその試験信号によっ
て被試験半導体部品14から得られるべき出力信号を示す
期待値の設定を行う。デバイスプログラム11は、例えば
ハードウェア記述言語であるHDLやVHDL等を基に構成さ
れたテスト記述言語(TDL)で記述される。
図のブロック図に示す。図において、半導体部品を試験
するプログラム(デバイスプログラム)11が、試験対象で
ある半導体部品14の種類や試験目的に応じて作成され
て、半導体試験装置に搭載される。デバイスプログラム
11は、一般に半導体試験装置のユーザにより、目的とす
る半導体部品14の種類や試験項目に応じて作成される。
デバイスプログラム11では、半導体試験装置から被試験
半導体部品14の各端子に印加する試験信号の周波数、波
形、遅延時間、振幅等の設定およびその試験信号によっ
て被試験半導体部品14から得られるべき出力信号を示す
期待値の設定を行う。デバイスプログラム11は、例えば
ハードウェア記述言語であるHDLやVHDL等を基に構成さ
れたテスト記述言語(TDL)で記述される。
【００１７】半導体試験装置は各プログラム動作を監視
統括するオペレーティングシステム12と半導体試験装置
としてのハードウェア(テスタハードウュア)13により構
成されている。テスタハードウェア13はハードウェアと
しての物理的なバスライン(テスタバス)を経由してオペ
レーティングシステム12と接続されている。テスタハー
ドウェア13から被試験半導体部品14に試験信号(テスト
ベクタ)が印加され、その結果としての被試験半導体部
品14からの出力信号がテスタハードウェア13に取り込ま
れる。テスタハードウェア13では、その被試験半導体部
品14からの出力信号を、デバイスプログラム11で規定さ
れた期待値と比較してその良否を判定する。
統括するオペレーティングシステム12と半導体試験装置
としてのハードウェア(テスタハードウュア)13により構
成されている。テスタハードウェア13はハードウェアと
しての物理的なバスライン(テスタバス)を経由してオペ
レーティングシステム12と接続されている。テスタハー
ドウェア13から被試験半導体部品14に試験信号(テスト
ベクタ)が印加され、その結果としての被試験半導体部
品14からの出力信号がテスタハードウェア13に取り込ま
れる。テスタハードウェア13では、その被試験半導体部
品14からの出力信号を、デバイスプログラム11で規定さ
れた期待値と比較してその良否を判定する。
【００１８】第2図は第1図における半導体試験装置のシ
ステム全体の概要を、本発明によるエミュレータの機能
により示したブロック図である。すなわち本発明のエミ
ュレータは、半導体試験装置のシステム全体としての動
作、さらに半導体試験装置による目的の部品の試験を、
ソフトウェアのみで実施することを可能とする。第2図
において、デバイスプログラム21とオペレーティングシ
ステム22は、第1図における実際の半導体試験装置のデ
バイスプログラム11とオペレーティングシステム12とそ
れぞれ同じである。オペレーティングシステム22は、ソ
フトウェアによる仮想的なバスラインを経由して、テス
タハードウュアエミュレー夕23に接続されている。
ステム全体の概要を、本発明によるエミュレータの機能
により示したブロック図である。すなわち本発明のエミ
ュレータは、半導体試験装置のシステム全体としての動
作、さらに半導体試験装置による目的の部品の試験を、
ソフトウェアのみで実施することを可能とする。第2図
において、デバイスプログラム21とオペレーティングシ
ステム22は、第1図における実際の半導体試験装置のデ
バイスプログラム11とオペレーティングシステム12とそ
れぞれ同じである。オペレーティングシステム22は、ソ
フトウェアによる仮想的なバスラインを経由して、テス
タハードウュアエミュレー夕23に接続されている。
【００１９】テスタハードウェアエミュレータ23は半導
体試験装置のハードウェアの構成と動作をエミュレート
するものである。デバイスエミュレータ24は、第1図に
おける被試験半導体部品14を模擬するものであり、テス
タハードウュアエミュレータ23とソフトウェア的に接続
されている。デバイスエミュレータ24は、テスタハード
ウェアエミュレーク23からの仮想的な試験信号を受け
て、その結果としての仮想信号を目的とする半導体部品
14に応じて出力する。デバイスエミュレータ24からの出
力信号は、テスタハードウェアエミュレータ23により期
待値と比較される。以上のようなエミュレータの構成に
より、デバイスプログラム21の開発やそのデバッグが、
実際の半導体試験装置のハードウェアを専有することな
く実施できる。
体試験装置のハードウェアの構成と動作をエミュレート
するものである。デバイスエミュレータ24は、第1図に
おける被試験半導体部品14を模擬するものであり、テス
タハードウュアエミュレータ23とソフトウェア的に接続
されている。デバイスエミュレータ24は、テスタハード
ウェアエミュレーク23からの仮想的な試験信号を受け
て、その結果としての仮想信号を目的とする半導体部品
14に応じて出力する。デバイスエミュレータ24からの出
力信号は、テスタハードウェアエミュレータ23により期
待値と比較される。以上のようなエミュレータの構成に
より、デバイスプログラム21の開発やそのデバッグが、
実際の半導体試験装置のハードウェアを専有することな
く実施できる。
【００２０】第3図は半導体試験装置の各ハードウェア
ブロック及び試験対象である半導体部品との接続関係を
示すブロック図である。この例では、半導体試験装置の
ハードウェアはレート発生器31、パターン発生器32、フ
レームプロセッサ33およびテストヘッド34の各ブロック
で構成されている。これらのハードウェアブロックはテ
スタバスにより相互に接続され、第1図に示したオペレ
ーティングシステム12により監視統括されている。各ハ
ードウェアプロックにはレジスタが設けられ、動作に必
要なソフトウェアが格納されている。
ブロック及び試験対象である半導体部品との接続関係を
示すブロック図である。この例では、半導体試験装置の
ハードウェアはレート発生器31、パターン発生器32、フ
レームプロセッサ33およびテストヘッド34の各ブロック
で構成されている。これらのハードウェアブロックはテ
スタバスにより相互に接続され、第1図に示したオペレ
ーティングシステム12により監視統括されている。各ハ
ードウェアプロックにはレジスタが設けられ、動作に必
要なソフトウェアが格納されている。
【００２１】レート発生器31はデバイスプログラムに基
づいた、試験信号であるテストべクタの周期(テストレ
ート)を発生する。パターン発生器32は第1図におけるデ
バイスプログラムに基づいて、被試険半導体部品14に印
加する試験信号を発生する。パターン発生器32には試験
結果の情報を格納するデバイスフェイルメモリ(DFM)35
が設けられている。フレームプロセッサ33はパターン発
生器32からの試験信号を受けて、その試験信号の波形整
形とタイミングの生成をおこなうものである。フレーム
プロセッサ33により、試験信号は例えばRZ(リターンゼ
ロ)、NRZ(ノンリターンゼロ)あるいはEOR(エクスクルー
シブオア)等の波形に整形される。フレームプロセッサ3
3はさらに、レート発生器31からのタイミングデータに
基づいて、テストレート内における試験信号の遅延タイ
ミングや、後述の比較回路における比較を実施するため
のストローブタイミング等を決定する。
づいた、試験信号であるテストべクタの周期(テストレ
ート)を発生する。パターン発生器32は第1図におけるデ
バイスプログラムに基づいて、被試険半導体部品14に印
加する試験信号を発生する。パターン発生器32には試験
結果の情報を格納するデバイスフェイルメモリ(DFM)35
が設けられている。フレームプロセッサ33はパターン発
生器32からの試験信号を受けて、その試験信号の波形整
形とタイミングの生成をおこなうものである。フレーム
プロセッサ33により、試験信号は例えばRZ(リターンゼ
ロ)、NRZ(ノンリターンゼロ)あるいはEOR(エクスクルー
シブオア)等の波形に整形される。フレームプロセッサ3
3はさらに、レート発生器31からのタイミングデータに
基づいて、テストレート内における試験信号の遅延タイ
ミングや、後述の比較回路における比較を実施するため
のストローブタイミング等を決定する。
【００２２】テストヘッド34は半導体試験装置と被試験
半導体部品14のインターフェイスをするものである。被
試験半導体部品14がテストヘッドにマウントされると、
波形整形された試験信号がテストヘッド34を経由して被
試験半導体部品14に印加される。試験信号の印加によ
り、被試験半導体部品14から結果信号が送出される。テ
ストヘッド34には比較回路が設けられ、被試験半導体部
品14からの結果信号とデバイスプログラムにより規定さ
れた期待値とを比較して、その結果信号の良否を判定す
る。比較回路における比較のタイミングは、上述のフレ
ームプロセッサ33により発生されたストローブ信号によ
り規定される。その判定結果は例えばパターン発生器32
内に設けられた、デバイスフェイルメモリ35に記憶され
る。
半導体部品14のインターフェイスをするものである。被
試験半導体部品14がテストヘッドにマウントされると、
波形整形された試験信号がテストヘッド34を経由して被
試験半導体部品14に印加される。試験信号の印加によ
り、被試験半導体部品14から結果信号が送出される。テ
ストヘッド34には比較回路が設けられ、被試験半導体部
品14からの結果信号とデバイスプログラムにより規定さ
れた期待値とを比較して、その結果信号の良否を判定す
る。比較回路における比較のタイミングは、上述のフレ
ームプロセッサ33により発生されたストローブ信号によ
り規定される。その判定結果は例えばパターン発生器32
内に設けられた、デバイスフェイルメモリ35に記憶され
る。
【００２３】第4図は第3図における半導体試験装置のブ
ロック図による半導体部品の試験構造を、本発明による
エミュレータの機能により示したブロック図である。第
4図のエミュレータユニットは第3図のハードウェアブロ
ックと1対1の対応を有している。すなわち、レート発生
エミュレータ41はレート発生器31におけるテストレート
発生機能をエミュレートする。パターン発生エミュレー
タ42はパターン発生器32の試験信号発生機能をエミュレ
ートする。フレームプロセッサエミュレータ43はフレー
ムプロセッサ33による波形整形やタイミング決定機能を
エミュレートする。テストヘッドエミュレータ44はデバ
イスエミュレータ45に試験信号を印加し、その結果信号
を期待値と比較する機能をエミュレートする。デバイス
エミュレータ45は被試験半導体部品14の動作をエミュレ
ートする。
ロック図による半導体部品の試験構造を、本発明による
エミュレータの機能により示したブロック図である。第
4図のエミュレータユニットは第3図のハードウェアブロ
ックと1対1の対応を有している。すなわち、レート発生
エミュレータ41はレート発生器31におけるテストレート
発生機能をエミュレートする。パターン発生エミュレー
タ42はパターン発生器32の試験信号発生機能をエミュレ
ートする。フレームプロセッサエミュレータ43はフレー
ムプロセッサ33による波形整形やタイミング決定機能を
エミュレートする。テストヘッドエミュレータ44はデバ
イスエミュレータ45に試験信号を印加し、その結果信号
を期待値と比較する機能をエミュレートする。デバイス
エミュレータ45は被試験半導体部品14の動作をエミュレ
ートする。
【００２４】第4図の各エミュレータユニットは、第3図
の各ハードウェアブロック内に設けられた物理レジスタ
の内容に対応するデータにより構成される。したがっ
て、第4図の全体としてのエミュレータは、大きなレジ
スタまたはメモリであり、その中に各エミュレータユニ
ットのデータがメモリ領域毎に配置された形態を有す
る。各ハードウェアブロックの動作についてのエミュレ
ートをする場合は、対応するエミュレータユニットのデ
ータを読みだすことにより実施される。例えばデバイス
プログラムのテストレートの設定が許容値の範囲外であ
る場合は、レート発生器31に設定することはできない。
このような場合、レート発生エミュレー夕41のデータに
より、そのようなテストレートの設定が不適当であるこ
とが知らされる。
の各ハードウェアブロック内に設けられた物理レジスタ
の内容に対応するデータにより構成される。したがっ
て、第4図の全体としてのエミュレータは、大きなレジ
スタまたはメモリであり、その中に各エミュレータユニ
ットのデータがメモリ領域毎に配置された形態を有す
る。各ハードウェアブロックの動作についてのエミュレ
ートをする場合は、対応するエミュレータユニットのデ
ータを読みだすことにより実施される。例えばデバイス
プログラムのテストレートの設定が許容値の範囲外であ
る場合は、レート発生器31に設定することはできない。
このような場合、レート発生エミュレー夕41のデータに
より、そのようなテストレートの設定が不適当であるこ
とが知らされる。
【００２５】エミュレータにより想定した半導体部品の
模擬試験を行う場合には、各エミュレータユニットから
必要なデータを取り出して、試験信号を生成することが
必要になる。メモリ47はエミュレータ内に設けられた、
各エミュレータユニットからのデータを格納する部分で
ある。デバイステストプログラムが設定されると、その
テストプログラムで指定されたテストレート、試験デー
タ、試験信号波形を発生する為に必要なデータを各エミ
ュレータユニットから取り出して、メモリ47に格納す
る。エミュレータはメモリ47に格納されたデータを用い
て、デバイスプログラムで規定された試験信号を発生し
て模擬半導体部品に印加し、その結果信号を比較してそ
の部品の良否判定動作をエミュレートする。以上のエミ
ュレータにより、半導体試験装置としてのハードウェア
を必要とせずに、デバイスプログラムの開発とデバッグ
ができ、そのデバイスプログラムにより、想定した試験
が可能か等の確認ができる。
模擬試験を行う場合には、各エミュレータユニットから
必要なデータを取り出して、試験信号を生成することが
必要になる。メモリ47はエミュレータ内に設けられた、
各エミュレータユニットからのデータを格納する部分で
ある。デバイステストプログラムが設定されると、その
テストプログラムで指定されたテストレート、試験デー
タ、試験信号波形を発生する為に必要なデータを各エミ
ュレータユニットから取り出して、メモリ47に格納す
る。エミュレータはメモリ47に格納されたデータを用い
て、デバイスプログラムで規定された試験信号を発生し
て模擬半導体部品に印加し、その結果信号を比較してそ
の部品の良否判定動作をエミュレートする。以上のエミ
ュレータにより、半導体試験装置としてのハードウェア
を必要とせずに、デバイスプログラムの開発とデバッグ
ができ、そのデバイスプログラムにより、想定した試験
が可能か等の確認ができる。
【００２６】第5図は本発明によるエミュレータの動作
の概略を、目的(階層)別フローに応じて示したフローチ
ャートである。第5図では、3種類のエミュレータ動作フ
ローを有する例を示している。TDL等の言語によりデバ
イスプログラムが作成されると、そのオペレーティング
システムにより解釈されて、各ハードウュアブロックの
レジスタに格納するアドレスやデータとして送出され
る。エミュレータの動作の場合はこのアドレスやデータ
を、ステップ11により仮想テスタバスを経由して、ステ
ップ12によりエミュレータのメモリに格納する。エミュ
レータのメモリには半導体試験装置の各ハードウェアブ
ロックのレジスタに相当する領域が配置されている。デ
バイスプログラムが適正であれば、各メモリ領域に送ら
れるデータも適正であり、各メモリ領域に書き込みがで
きる。したがって、エミュレータの使用が、各ハードウ
ェアへ送出するデータが適正かのみを見る場合は、その
エミュレートの結果がループ(a)を経由してオペレーテ
ィングシステムに戻される。
の概略を、目的(階層)別フローに応じて示したフローチ
ャートである。第5図では、3種類のエミュレータ動作フ
ローを有する例を示している。TDL等の言語によりデバ
イスプログラムが作成されると、そのオペレーティング
システムにより解釈されて、各ハードウュアブロックの
レジスタに格納するアドレスやデータとして送出され
る。エミュレータの動作の場合はこのアドレスやデータ
を、ステップ11により仮想テスタバスを経由して、ステ
ップ12によりエミュレータのメモリに格納する。エミュ
レータのメモリには半導体試験装置の各ハードウェアブ
ロックのレジスタに相当する領域が配置されている。デ
バイスプログラムが適正であれば、各メモリ領域に送ら
れるデータも適正であり、各メモリ領域に書き込みがで
きる。したがって、エミュレータの使用が、各ハードウ
ェアへ送出するデータが適正かのみを見る場合は、その
エミュレートの結果がループ(a)を経由してオペレーテ
ィングシステムに戻される。
【００２７】一方、作成したデバイスプログラムによ
り、各ハードウェアプロックの動作が適正になされるか
を見る場合には、そのエミュレータ動作はループ(b)の
フロ一において実施される。すなわちステップ13におい
て、各メモリ領域に書かれたデータに基づいて、各ハー
ドウェアブロックの動作エミュレートが行われる。各ハ
ードウェアに対応するエミュレータは第4図に示したよ
うな概念により構成されている。このエミュレートの結
果はループ(b)を経由してオペレーティングシステムに
戻される。
り、各ハードウェアプロックの動作が適正になされるか
を見る場合には、そのエミュレータ動作はループ(b)の
フロ一において実施される。すなわちステップ13におい
て、各メモリ領域に書かれたデータに基づいて、各ハー
ドウェアブロックの動作エミュレートが行われる。各ハ
ードウェアに対応するエミュレータは第4図に示したよ
うな概念により構成されている。このエミュレートの結
果はループ(b)を経由してオペレーティングシステムに
戻される。
【００２８】さらに、作成したデバイスプログラムによ
り、想定した被試験半導体部品に対する試験信号の印
加、結果信号の期待値との比較等の動作が適正になされ
るかを見る場合には、そのエミュレータ動作はループ
(c)のフローにおいて実施される。このエミュレータフ
ローでは、ステップ14において、被試験部品に印加すべ
き試験信号がエミュレートされ、ステップ15においてそ
の試験信号が被試験部品に印加された状態がエミュレー
トされる。したがって、ステップ15では、試験信号の印
加による結果信号がエミュレートされて被試験部品から
得られる。ステップ16では、ステップ15において得られ
た、被試験部品からの結果信号を期待値と比較する動作
がエミュレートされる。比較結果が得られるとステップ
14に戻り、次の試験信号の印加がエミュレートされる。
デバイステストプログラムが終了するまでこの試験信号
の印加とその結果信号の比較の動作が、テストプログラ
ムで規定されたテストレートで繰り返しエミュレートさ
れる。
り、想定した被試験半導体部品に対する試験信号の印
加、結果信号の期待値との比較等の動作が適正になされ
るかを見る場合には、そのエミュレータ動作はループ
(c)のフローにおいて実施される。このエミュレータフ
ローでは、ステップ14において、被試験部品に印加すべ
き試験信号がエミュレートされ、ステップ15においてそ
の試験信号が被試験部品に印加された状態がエミュレー
トされる。したがって、ステップ15では、試験信号の印
加による結果信号がエミュレートされて被試験部品から
得られる。ステップ16では、ステップ15において得られ
た、被試験部品からの結果信号を期待値と比較する動作
がエミュレートされる。比較結果が得られるとステップ
14に戻り、次の試験信号の印加がエミュレートされる。
デバイステストプログラムが終了するまでこの試験信号
の印加とその結果信号の比較の動作が、テストプログラ
ムで規定されたテストレートで繰り返しエミュレートさ
れる。
【００２９】第6図は第5図の(c)によるフローにおけ
る、被試験半導体部品への試験信号の印加、結果信号の
送出、結果信号と期待値との比較のエミュレートをする
場合の各信号波形を示すタイミングチャートである。デ
パイステストプログラムにより指定されたテストレート
Tと遅延時間t、試験信号波形に基づいて、第6図Aに示す
試験信号が発生され、これが被試験部品に印加される。
想定した被試験部品の特性により定まる出力信号が第6
図Bのように形成される。その出力信号と期待値とが、
テストプログラムに規定された第6図Cに示すストローブ
のタイミングで比較される。
る、被試験半導体部品への試験信号の印加、結果信号の
送出、結果信号と期待値との比較のエミュレートをする
場合の各信号波形を示すタイミングチャートである。デ
パイステストプログラムにより指定されたテストレート
Tと遅延時間t、試験信号波形に基づいて、第6図Aに示す
試験信号が発生され、これが被試験部品に印加される。
想定した被試験部品の特性により定まる出力信号が第6
図Bのように形成される。その出力信号と期待値とが、
テストプログラムに規定された第6図Cに示すストローブ
のタイミングで比較される。
【００３０】第7図は本発明の他の実施例を示すブロッ
ク図であり、半導体試験装置のハードウェアの変更があ
っても、それに伴うソフトウェアの変更が少量でかつ簡
単に行えるオペレーティングシステムとエミュレータを
組合わせたものであり、ハードウェアの変更追加にとも
なう制御データの適否の判断、デバイステストプログラ
ムの開発やデバッグが実際のハードウェアを有しないで
行える。
ク図であり、半導体試験装置のハードウェアの変更があ
っても、それに伴うソフトウェアの変更が少量でかつ簡
単に行えるオペレーティングシステムとエミュレータを
組合わせたものであり、ハードウェアの変更追加にとも
なう制御データの適否の判断、デバイステストプログラ
ムの開発やデバッグが実際のハードウェアを有しないで
行える。
【００３１】本発明の半導体試験装置は、ハードウェア
の交換や追加に伴う制御プログラムの設定が、その交換
や追加に伴うレジスタ定義体の変更作業およびライブラ
リの追加のみでおこなえ、バイナリ形式のコンパイラと
独立して行うことを可能にする。また、レジスタ定義体
の変更によりハードウェアエミュレータへのレジスタの
追加や変更が容易に行える。
の交換や追加に伴う制御プログラムの設定が、その交換
や追加に伴うレジスタ定義体の変更作業およびライブラ
リの追加のみでおこなえ、バイナリ形式のコンパイラと
独立して行うことを可能にする。また、レジスタ定義体
の変更によりハードウェアエミュレータへのレジスタの
追加や変更が容易に行える。
【００３２】第7図の例は、テストプログラム51、マス
タプロセッサ53、MPインタフェイス54、テスタライブラ
リ56、バスドライバ55、テスタバス52、仮想テスタバス
57、エミュレータ59より構成されている。半導体試験装
置のハードウェア13はその各ブロック毎にレジスタ58が
設けられている。この構成により、対象とするハードウ
ェアの構成に関するデータと独立して、テストプログラ
ムのコンパイルと解釈をマスタプロセッサ53において行
う。すなわち、ハードウェア13内のレジスタ58にテスト
のための制御データを転送する作業にマスタプロセッサ
53は直接関与しない。
タプロセッサ53、MPインタフェイス54、テスタライブラ
リ56、バスドライバ55、テスタバス52、仮想テスタバス
57、エミュレータ59より構成されている。半導体試験装
置のハードウェア13はその各ブロック毎にレジスタ58が
設けられている。この構成により、対象とするハードウ
ェアの構成に関するデータと独立して、テストプログラ
ムのコンパイルと解釈をマスタプロセッサ53において行
う。すなわち、ハードウェア13内のレジスタ58にテスト
のための制御データを転送する作業にマスタプロセッサ
53は直接関与しない。
【００３３】第7図の例において、テストプログラム51
は、HDLやVHDL等ハードウュア記述言語によりデバイス
の機能が記述されているデータや、そのデバイスのシュ
ミレーション結果を基に作成されたプログラムで、テス
ト記述言語(TDL)により記述される。テストプログラム5
1はソースコードとしての形態を有する。使用者は必要
に応じて試験パラメータ等を設定して、半導体試験装置
のハードウェアにおける試験動作を規定する。半導体試
験装置のハードウェアの変更や追加があるときは、その
ハードウェアに関与する試験のテスト記述(TDL)の部分
が変更される。
は、HDLやVHDL等ハードウュア記述言語によりデバイス
の機能が記述されているデータや、そのデバイスのシュ
ミレーション結果を基に作成されたプログラムで、テス
ト記述言語(TDL)により記述される。テストプログラム5
1はソースコードとしての形態を有する。使用者は必要
に応じて試験パラメータ等を設定して、半導体試験装置
のハードウェアにおける試験動作を規定する。半導体試
験装置のハードウェアの変更や追加があるときは、その
ハードウェアに関与する試験のテスト記述(TDL)の部分
が変更される。
【００３４】マスタプロセッサ(以後必要に応じてMPと
言う)53は、基本的に、TDLコンパイラあるいはジャスト
インタイムコンパイラと本発明の譲受人が称するような
コンパイラである。マスタプロセッサ51はソースコード
であるテストプログラムTDLをオブジェクトコードに変
換するとともにテストプログラムを解釈してハードウェ
アとしての半導体試験装置に伝える。
言う)53は、基本的に、TDLコンパイラあるいはジャスト
インタイムコンパイラと本発明の譲受人が称するような
コンパイラである。マスタプロセッサ51はソースコード
であるテストプログラムTDLをオブジェクトコードに変
換するとともにテストプログラムを解釈してハードウェ
アとしての半導体試験装置に伝える。
【００３５】MPインターフェイス(以後必要に応じてMPI
と言う)54は、マスタプロセッサ51の解釈に必要なデー
タを供給するためのテーブルマッピングであり、TDL言
語の文法を決定するためのセンテンス形式のデータの羅
列とその実行をつかさどるプログラムライブラリから構
成される。ハードウェアの追加あるいは変更に伴う新た
なデータはこれらのテーブルおよびプログラムライブラ
リの追加あるいは変更により行われる。マスタプロセッ
サ53はMPインターフェイス54からTDL言語の文法を決定
するためのセンテンス形式のデータ情報を得て、この情
報に基づいてテストプログラムのコンパイルを行い、そ
のコンパイルされたコードを解釈し実行する。マスタプ
ロセッサによるこの解釈の結果、MPインターフェイス54
内の対応するプログラムライブラリが実行され、テスタ
ライプラリ56にTDLに記述されたテストデータが送られ
る。
と言う)54は、マスタプロセッサ51の解釈に必要なデー
タを供給するためのテーブルマッピングであり、TDL言
語の文法を決定するためのセンテンス形式のデータの羅
列とその実行をつかさどるプログラムライブラリから構
成される。ハードウェアの追加あるいは変更に伴う新た
なデータはこれらのテーブルおよびプログラムライブラ
リの追加あるいは変更により行われる。マスタプロセッ
サ53はMPインターフェイス54からTDL言語の文法を決定
するためのセンテンス形式のデータ情報を得て、この情
報に基づいてテストプログラムのコンパイルを行い、そ
のコンパイルされたコードを解釈し実行する。マスタプ
ロセッサによるこの解釈の結果、MPインターフェイス54
内の対応するプログラムライブラリが実行され、テスタ
ライプラリ56にTDLに記述されたテストデータが送られ
る。
【００３６】テスタライブラリ56はMPインターフェース
54から送られてきたテストデータを半導体試験装置のハ
ードウェアの内容に基づいてフォーマット変換する。例
えば、電圧値や時間値がフローティングポイントで転送
されて来たものをテスタハードウェアが解釈できるビッ
トの羅列等に変換を行う。また、そのハードウェアに固
有の電圧、電流、周波数等の限界値に基づいて、テスト
プログラムに対応する実際の限界値等を定める。バスド
ライバ55はデータバスを経由して、ハードウェアとして
の半導体試験装置のそれぞれのレジスタに実際にデータ
を転送するためのドライバである。
54から送られてきたテストデータを半導体試験装置のハ
ードウェアの内容に基づいてフォーマット変換する。例
えば、電圧値や時間値がフローティングポイントで転送
されて来たものをテスタハードウェアが解釈できるビッ
トの羅列等に変換を行う。また、そのハードウェアに固
有の電圧、電流、周波数等の限界値に基づいて、テスト
プログラムに対応する実際の限界値等を定める。バスド
ライバ55はデータバスを経由して、ハードウェアとして
の半導体試験装置のそれぞれのレジスタに実際にデータ
を転送するためのドライバである。
【００３７】本発明の構成において、マスタプロセッサ
53は、システム起動時にあらかじめ半導体試験装置のハ
ードウェアに基づいたMPインターフェイスのデータやプ
ログラムをロードするように外部ファイルを用いて指定
する。半導体試験装置に新たなハードウェアが追加され
た場合、その追加に伴うデータやプログラムを考慮して
テストプログラムの解釈を行うことにより、半導体試験
装置の新たなハードウェアが利用可能となる。
53は、システム起動時にあらかじめ半導体試験装置のハ
ードウェアに基づいたMPインターフェイスのデータやプ
ログラムをロードするように外部ファイルを用いて指定
する。半導体試験装置に新たなハードウェアが追加され
た場合、その追加に伴うデータやプログラムを考慮して
テストプログラムの解釈を行うことにより、半導体試験
装置の新たなハードウェアが利用可能となる。
【００３８】例えば、第7図に示すように、半導体試験
装置のハードウェアが追加され、その追加されたハード
ウェア13内のレジスタ58１、58２、58３に必要な制御デ
一夕を格納する場合を想定する。追加されたハードウェ
アに応じて、MPインタフェイスのテーブル54１、54２、
54３が、それぞれシステム起動時に追加される。このテ
ーブルの内容は、TDL言語の文法を決定するためのセン
テンス形式のデータの羅列とその実行をつかさどるプロ
グラムから構成されている。
装置のハードウェアが追加され、その追加されたハード
ウェア13内のレジスタ58１、58２、58３に必要な制御デ
一夕を格納する場合を想定する。追加されたハードウェ
アに応じて、MPインタフェイスのテーブル54１、54２、
54３が、それぞれシステム起動時に追加される。このテ
ーブルの内容は、TDL言語の文法を決定するためのセン
テンス形式のデータの羅列とその実行をつかさどるプロ
グラムから構成されている。
【００３９】ハードウェアの追加変更にともない、通常
テストプログラムの構造に変更が必要となる。その場
合、第7図に示すように、テストプログラム51１、51
２、51３が必要に応じて追加される。またテスタライブ
ラリ56は追加されたハードウェアの内容に応じてデータ
変換に必要な定数テーブルやハードウェアの制御シーケ
ンスをソースプログラムとして作成する。例えばこのテ
スタライブラリはC言語で作成される。
テストプログラムの構造に変更が必要となる。その場
合、第7図に示すように、テストプログラム51１、51
２、51３が必要に応じて追加される。またテスタライブ
ラリ56は追加されたハードウェアの内容に応じてデータ
変換に必要な定数テーブルやハードウェアの制御シーケ
ンスをソースプログラムとして作成する。例えばこのテ
スタライブラリはC言語で作成される。
【００４０】マスタプロセッサ53はあらたなMPインタフ
ェイスのテーブル54１、54２、54３のデータを受けて、
それらに基づいてテストプログラム51からのプログラム
を解釈する。ハードウェアの追加により、テストプログ
ラム51１、51２、51３が必要に応じて追加されているの
で、これらのプログラムのコンパイルと解釈が、対応す
るMPインタフェイスのテーブル54１、54２、54３のデー
タをもとに実施される。その結果としてテストプログラ
ムに設定されているデータがMPインタフェイス54を経由
してテスタライブラリ56に供給される。テスタライブラ
リ56では、あらたなMPインタフェイスのテーブル54１、
54２、54３を経由して受け渡されたデータを、ハードウ
ェアへ転送可能なデータヘフォーマット変換してバスド
ライバ55に供給する。この結果バスドライバ55、テスタ
バス52を経由して、ハードウュア13内のレジスタ58１、
58２、58３には必要な制御データが格納される。
ェイスのテーブル54１、54２、54３のデータを受けて、
それらに基づいてテストプログラム51からのプログラム
を解釈する。ハードウェアの追加により、テストプログ
ラム51１、51２、51３が必要に応じて追加されているの
で、これらのプログラムのコンパイルと解釈が、対応す
るMPインタフェイスのテーブル54１、54２、54３のデー
タをもとに実施される。その結果としてテストプログラ
ムに設定されているデータがMPインタフェイス54を経由
してテスタライブラリ56に供給される。テスタライブラ
リ56では、あらたなMPインタフェイスのテーブル54１、
54２、54３を経由して受け渡されたデータを、ハードウ
ェアへ転送可能なデータヘフォーマット変換してバスド
ライバ55に供給する。この結果バスドライバ55、テスタ
バス52を経由して、ハードウュア13内のレジスタ58１、
58２、58３には必要な制御データが格納される。
【００４１】一方、ハードウェア13内のレジスタ58１、
58２、58３に制御データを格納するのに換えて、仮想テ
スタバス57を経由してエミュレータ59にバスドライバ55
からの制御データを送付してもよい。このエミュレータ
59を用いることにより、例えば、半導体試験装置として
のハードウェア13が容易に得られない場合等において、
その追加変更等をするハードウェアに換えてエミュレー
タ59によりソフトウェアの開発、動作確認等が行える。
エミュレータ59には第4図に示した構成により、各ハー
ドウェアブロックの機能をエミュレートするエミュレー
タユニットが設けられている。そのようなエミュレータ
ユニットは指定されたメモリ領域58'としての形態を有
している。
58２、58３に制御データを格納するのに換えて、仮想テ
スタバス57を経由してエミュレータ59にバスドライバ55
からの制御データを送付してもよい。このエミュレータ
59を用いることにより、例えば、半導体試験装置として
のハードウェア13が容易に得られない場合等において、
その追加変更等をするハードウェアに換えてエミュレー
タ59によりソフトウェアの開発、動作確認等が行える。
エミュレータ59には第4図に示した構成により、各ハー
ドウェアブロックの機能をエミュレートするエミュレー
タユニットが設けられている。そのようなエミュレータ
ユニットは指定されたメモリ領域58'としての形態を有
している。
【００４２】この例では追加すべきハードウェア13内の
レジスタ58１、58２、58３に対応するメモリ領域58
１’、58２’、58３’がさらに指定され、そこにテスタ
ライブラリ56でフォーマット変換されたデータがバスド
ライバ55、仮想テスタバス57を経由して格納される。こ
の新たなデータに基づいて追加されるべき各ハードウェ
アブロック機能についてエミュレート動作が実行され
る。したがって、このエミュレータを経由して新たな制
御データの適否等の確認や新たなデバイスプログラムの
開発やデバッグがハードウェア無しに可能となる。
レジスタ58１、58２、58３に対応するメモリ領域58
１’、58２’、58３’がさらに指定され、そこにテスタ
ライブラリ56でフォーマット変換されたデータがバスド
ライバ55、仮想テスタバス57を経由して格納される。こ
の新たなデータに基づいて追加されるべき各ハードウェ
アブロック機能についてエミュレート動作が実行され
る。したがって、このエミュレータを経由して新たな制
御データの適否等の確認や新たなデバイスプログラムの
開発やデバッグがハードウェア無しに可能となる。
【００４３】
【発明の効果】以上のように、本発明の半導体試験装置
では、ハードウェアとしての半導体試験装置が無くて
も、そのハードウェアの機能さらにはそのハードウェア
による試験信号の発生、被試験部品からの結果信号の発
生、その結果信号の比較等の動作がエミュレートでき
る。すなわち、被試験部品に対する具体的な試験のレベ
ルでのエミュレートができるので、デバイスプログラム
等の開発やデバッグがハードウェア無しで完全に実行で
きる。
では、ハードウェアとしての半導体試験装置が無くて
も、そのハードウェアの機能さらにはそのハードウェア
による試験信号の発生、被試験部品からの結果信号の発
生、その結果信号の比較等の動作がエミュレートでき
る。すなわち、被試験部品に対する具体的な試験のレベ
ルでのエミュレートができるので、デバイスプログラム
等の開発やデバッグがハードウェア無しで完全に実行で
きる。
【００４４】さらに本発明の半導体試験装置では、半導
体試験装置のハードウェアの追加や交換等の変更があっ
た場合に、その変更されたハードウェアを制御するため
のソフトウェアの変更が容易かつ迅速に行える。また本
発明による半導体試験装置では、ハードウェアの変更が
あった場合、その変更されたハードウェアを制御するた
めのソフトウェアの変更がテストプログラムに対するコ
ンパイラを考慮することなく実施できるため使用者にお
けるソフトウェアの変更が容易に行える。さらに本発明
においては、ハードウェアの追加や変更が有る場合、そ
のハードウェアを実際に使用しないでも、必要な制御デ
ータをエミュレータに格納し、そのデー夕に基づいて制
御データの適否等の確認や新たなデバイスプログラムの
開発やデバッグ、さらには半導体試験装置全体としての
機能をエミュレートできる。
体試験装置のハードウェアの追加や交換等の変更があっ
た場合に、その変更されたハードウェアを制御するため
のソフトウェアの変更が容易かつ迅速に行える。また本
発明による半導体試験装置では、ハードウェアの変更が
あった場合、その変更されたハードウェアを制御するた
めのソフトウェアの変更がテストプログラムに対するコ
ンパイラを考慮することなく実施できるため使用者にお
けるソフトウェアの変更が容易に行える。さらに本発明
においては、ハードウェアの追加や変更が有る場合、そ
のハードウェアを実際に使用しないでも、必要な制御デ
ータをエミュレータに格納し、そのデー夕に基づいて制
御データの適否等の確認や新たなデバイスプログラムの
開発やデバッグ、さらには半導体試験装置全体としての
機能をエミュレートできる。
【図１】第1図は半導体試験装置のシステム全体の概要
を、ハードウェアとソフトウェアを含めて示したブロッ
ク図である。
を、ハードウェアとソフトウェアを含めて示したブロッ
ク図である。
【図２】第2図は第1図における半導体試験装置のシステ
ム全体の概要を、本発明によるエミュレータの機能によ
り示したブロック図である。
ム全体の概要を、本発明によるエミュレータの機能によ
り示したブロック図である。
【図３】第3図は半導体試験装置の各ハードウェアブロ
ック及び試験対象である半導体部品との接続関係を示す
ブロック図である。
ック及び試験対象である半導体部品との接続関係を示す
ブロック図である。
【図４】第4図は第3図における半導体試験装置のブロッ
ク図による半導体部品の試験構造を、本発明によるエミ
ュレータの機能により示したブロック図である。
ク図による半導体部品の試験構造を、本発明によるエミ
ュレータの機能により示したブロック図である。
【図５】第5図は本発明によるエミュレータの動作の概
略を、目的別フローに応じて示したフローチャートであ
る。
略を、目的別フローに応じて示したフローチャートであ
る。
【図６】第6図は本発明によるエミュレータにより、半
導体部品の試験をエミュレートする場合の信号波形等を
示すタイミングチャートである。
導体部品の試験をエミュレートする場合の信号波形等を
示すタイミングチャートである。
【図７】第7図は本発明によるエミュレータの他の実施
例であり、ハードウェアの変更や追加に応じてソフトウ
ェアの変更が容易に行えるようにした半導体試験装置の
ソフトウェアと本発明によるエミュレータを組み合わせ
たブロック図である。
例であり、ハードウェアの変更や追加に応じてソフトウ
ェアの変更が容易に行えるようにした半導体試験装置の
ソフトウェアと本発明によるエミュレータを組み合わせ
たブロック図である。
１１ デバイスプログラム １２ オペレーティングシステ
ム １３ テスタハードウュア １４ 被試験半導体部品 ２１ デバイスプログラム ２２ オペレーティングシステ
ム ２３ テスタハードウュアエミ
ュレー夕 ２４ デバイスエミュレータ ３１ レート発生器 ３２ パターン発生器 ３３ フレームプロセッサ ３４ テストヘッド ３５ デバイスフェイルメモリ ４１ レート発生エミュレータ ４２ パターン発生エミュレータ ４３ フレームプロセッサエミ
ュレータ ４４ テストヘッドエミュレータ ４５ デバイスエミュレータ ４７ メモリ
ム １３ テスタハードウュア １４ 被試験半導体部品 ２１ デバイスプログラム ２２ オペレーティングシステ
ム ２３ テスタハードウュアエミ
ュレー夕 ２４ デバイスエミュレータ ３１ レート発生器 ３２ パターン発生器 ３３ フレームプロセッサ ３４ テストヘッド ３５ デバイスフェイルメモリ ４１ レート発生エミュレータ ４２ パターン発生エミュレータ ４３ フレームプロセッサエミ
ュレータ ４４ テストヘッドエミュレータ ４５ デバイスエミュレータ ４７ メモリ
Claims (4)
- 【請求項１】 被試験半導体部品に試験信号を基準周期
毎に与えてその結果として得られる被試験半導体部品の
出力信号を期待値と比較して、その半導体部品の良否を
試験するための半導体試験装置において、 半導体試験装置の各ハードウュアユニットの機能をエミ
ュレートする各エミュレータユニットと、被試験半導体
部品の機能をエミュレートするデバイスエミュレータ
と、 テストプログラムに基づいて、その各エミュレータユニ
ットからそのテストプログラムの実行に必要なデータを
収集する手段と、 その収集したデータにより、上記デバイスエミュレータ
に印加する試験信号を発生し、そのデバイスエミュレー
タからの結果信号を比較しその結果を格納するデバイス
テストエミュレータと、 を有することを特徴とする半導体試験装置。 - 【請求項２】 請求項1記載の半導体試験装置におい
て、上記各エミュレータユニットは試験信号の周期を示
すデータを発生するレート発生エミュレータと、テスト
プログラムに応じて必要な試験信号を発生するパターン
発生エミュレータと、そのレート発生エミュレータとパ
ターン発生エミュレータからのデータに基づいて試験信
号の波形成形とタイミングの生成を行うフレームプロセ
ッサエミュレータとを含むことを特徴とする半導体試験
装置。 - 【請求項３】 被試験半導体部品に試験信号を基準周期
毎に与えてその結果として得られる被試験半導体部品の
出力信号を期待値と比較して、その半導体部品の良否を
試験するための半導体試験装置において、 上記被試験半導体部品の所定の端子に印加する試験信号
の波形を含む試験に必要な各種の試験条件を設定するた
めのテストプログラム印加手段と、 そのテストプログラムをオブジェクトコードに変換する
とともにそのプログラム内容を解釈するコンパイラ手段
と、 半導体試験装置の各ハードウェアの特性に応じたデータ
をテーブル形式で格納し、そのデータにより上記コンパ
イラ手段における解釈を補助するとともに、上記テーブ
ル形式のデータをハードウェアの変更に応じて変更する
コンパイラ用インターフェイス手段と、 半導体試験装置の仕様に応じたデータテーブルを有し、
上記インターフェイス手段からのコンパイルされ解釈補
助されたデータを対応するハードウェアのデータにフォ
ーマット変換するライブラリ手段と、 そのフォーマット変換されたデータをハードウェア内の
レジスタに転送するために半導体試験装置内のデータバ
スに送出するドライバ手段と、 そのハードウェア内のレジスタに換えて、そのライブラ
リ手段により形成されたデータが与えられ、そのデータ
を指定されたメモリ領域に格納し、そのメモリ領域に格
納されたデータにより、上記各ハードウェアの仕様や動
作をエミュレー卜するためのエミュレータとを有するこ
とを特徴とする半導体試験装置。 - 【請求項４】 半導体部品の良否を試験するための請求
項1記載の半導体試験装置において、上記ハードウェア
内のレジスタの物理的仕様に応じたデータテーブルを有
し、上記ライブラリ手段によりフォーマット変換された
データをそのレジスタに格納できるデータに変換するた
めのドライバライブラリ手段を有することを特徴とする
半導体試験装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/802,857 US5951704A (en) | 1997-02-19 | 1997-02-19 | Test system emulator |
| US08/802857 | 1997-02-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10320229A true JPH10320229A (ja) | 1998-12-04 |
| JP3383562B2 JP3383562B2 (ja) | 2003-03-04 |
Family
ID=25184908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32070197A Expired - Fee Related JP3383562B2 (ja) | 1997-02-19 | 1997-11-21 | 半導体試験装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5951704A (ja) |
| JP (1) | JP3383562B2 (ja) |
| KR (1) | KR100495851B1 (ja) |
| CN (1) | CN1109897C (ja) |
| DE (1) | DE19806808A1 (ja) |
| GB (1) | GB2323689B (ja) |
| MY (1) | MY130839A (ja) |
| SG (1) | SG71084A1 (ja) |
| TW (1) | TW498478B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366963B1 (ko) * | 1999-03-15 | 2003-01-09 | 가부시키가이샤 아드반테스트 | 반도체 디바이스 시뮬레이트 장치 및 그것을 이용한반도체 테스트용 프로그램 디버그 장치 |
| US7460988B2 (en) | 2003-03-31 | 2008-12-02 | Advantest Corporation | Test emulator, test module emulator, and record medium storing program therein |
| KR20220057093A (ko) * | 2020-10-29 | 2022-05-09 | 에스케이하이닉스 주식회사 | 반도체 테스트 시스템 |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000330816A (ja) * | 1999-05-21 | 2000-11-30 | Advantest Corp | 半導体試験装置のプログラム実行方式 |
| JP2001101255A (ja) * | 1999-10-01 | 2001-04-13 | Toshiba Corp | 機能テスト支援システム、機能テスト支援方法およびハードウエア記述モデル |
| JP2001184225A (ja) | 1999-12-27 | 2001-07-06 | Toshiba Microelectronics Corp | エミュレータ及びエミュレート方法 |
| US7107203B1 (en) * | 2000-09-06 | 2006-09-12 | Quickturn Design Systems Inc. | High speed software driven emulator comprised of a plurality of emulation processors with improved board-to-board interconnection cable length identification system |
| US6959257B1 (en) * | 2000-09-11 | 2005-10-25 | Cypress Semiconductor Corp. | Apparatus and method to test high speed devices with a low speed tester |
| DE10114263C1 (de) * | 2001-03-22 | 2002-04-25 | Keuro Besitz Gmbh & Co | Verfahren und Vorrichtung zum Abtransport der mit einer Trennmaschine von stangenförmigem Werkstückmaterial abgetrennten Abschnitte |
| US7428066B2 (en) * | 2001-04-09 | 2008-09-23 | Canon Kabushiki Kaisha | Printing apparatus and method for verifying a printer controller |
| KR100429116B1 (ko) | 2001-05-14 | 2004-04-28 | 삼성전자주식회사 | 반도체 ｉｃ 소자의 검사 공정 손실 요인 자동 분석 및관리 시스템과 그 방법 |
| US6898746B2 (en) * | 2001-06-19 | 2005-05-24 | Intel Corporation | Method of and apparatus for testing a serial differential/mixed signal device |
| US8103497B1 (en) * | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| KR20030082135A (ko) * | 2002-04-16 | 2003-10-22 | 삼성전자주식회사 | 반도체 소자의 테스트 프로그램 에뮬레이터 및 에뮬레이션방법 |
| GB0210450D0 (en) * | 2002-05-07 | 2002-06-12 | Bae Systems Plc | Test apparatus |
| EP1403652A1 (de) * | 2002-09-30 | 2004-03-31 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zur Prüfung der Abbildung/Implementierung eines Modells eines logischen Schaltkreises auf einen/in einem Hardware-Emulator |
| US20040225459A1 (en) * | 2003-02-14 | 2004-11-11 | Advantest Corporation | Method and structure to develop a test program for semiconductor integrated circuits |
| US7159145B2 (en) * | 2003-05-12 | 2007-01-02 | Infineon Technologies Ag | Built-in self test system and method |
| US20040239635A1 (en) * | 2003-05-23 | 2004-12-02 | Lerner Ronald L. | Apparatus and method for loop-back testing in a system test/emulation environment |
| US20050108596A1 (en) * | 2003-09-25 | 2005-05-19 | Deaton Craig F. | Method of verifying circuitry used for testing a new logic component prior to the first release of the component |
| US7613950B2 (en) * | 2004-02-27 | 2009-11-03 | Hewlett-Packard Development Company, L.P. | Detecting floating point hardware failures |
| KR100604888B1 (ko) * | 2004-07-16 | 2006-07-31 | 삼성전자주식회사 | 개선된 테스트 회로를 구비하는 집적회로 장치 및집적회로 장치 테스트 방법 |
| US8046187B2 (en) * | 2005-02-24 | 2011-10-25 | International Business Machines Corporation | Test systems for media drives of data storage systems |
| US20060247911A1 (en) * | 2005-04-28 | 2006-11-02 | Schweitzer Engineering Labs., Inc. | Systems and methods for learning and mimicking the communications of intelligent electronic devices |
| US20070135956A1 (en) * | 2005-12-13 | 2007-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Data location systems and methods |
| US7906982B1 (en) | 2006-02-28 | 2011-03-15 | Cypress Semiconductor Corporation | Interface apparatus and methods of testing integrated circuits using the same |
| CN100479393C (zh) * | 2006-06-13 | 2009-04-15 | 华为技术有限公司 | 一种实现测试执行器测试的方法 |
| KR100809598B1 (ko) * | 2006-06-20 | 2008-03-04 | 삼성전자주식회사 | 가상 테스트가 가능한 반도체 테스트 시스템 및 그것의반도체 테스트 방법 |
| US20080154574A1 (en) * | 2006-12-21 | 2008-06-26 | Buechler Jodi A | Application emulation on a non-production computer system |
| US20090119084A1 (en) * | 2007-11-05 | 2009-05-07 | Advantest Corporation | System, method, and program product for simulating test equipment |
| US20090119542A1 (en) * | 2007-11-05 | 2009-05-07 | Advantest Corporation | System, method, and program product for simulating test equipment |
| KR20110003182A (ko) | 2009-07-03 | 2011-01-11 | 삼성전자주식회사 | 인쇄 회로 기판 설계 방법 및 인쇄 회로 기판을 포함하는 패키지 테스트 디바이스 |
| US8499199B2 (en) | 2010-09-08 | 2013-07-30 | Lsi Corporation | GPU computational assist for drive media waveform generation of media emulators |
| US10776233B2 (en) | 2011-10-28 | 2020-09-15 | Teradyne, Inc. | Programmable test instrument |
| US9759772B2 (en) | 2011-10-28 | 2017-09-12 | Teradyne, Inc. | Programmable test instrument |
| CN103440133A (zh) * | 2013-08-30 | 2013-12-11 | 上海高清数字科技产业有限公司 | 一种芯片测试软件的开发方法和系统 |
| CN105334450A (zh) * | 2015-11-30 | 2016-02-17 | 英业达科技有限公司 | 信号检测装置及方法 |
| CN108628734B (zh) * | 2017-03-21 | 2023-03-28 | 中兴通讯股份有限公司 | 一种功能程序调试方法和终端 |
| KR102039112B1 (ko) * | 2017-06-20 | 2019-10-31 | 포스필 주식회사 | 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치 |
| CN110879542A (zh) * | 2019-10-18 | 2020-03-13 | 中国电力科学研究院有限公司 | 一种用于仿真柔性直流电力系统的系统及方法 |
| TWI811607B (zh) * | 2020-12-31 | 2023-08-11 | 新唐科技股份有限公司 | 微控制器、微控制器的測試方法以及包含微控制器的系統 |
| DE112021005655T5 (de) * | 2021-02-17 | 2023-08-10 | Mitsubishi Electric Corporation | Datenvergleichsgerät, Datenvergleichssystem und Datenvergleichsverfahren |
| CN113485157B (zh) * | 2021-07-01 | 2023-04-07 | 杭州加速科技有限公司 | 晶圆仿真测试方法、装置及晶圆测试方法 |
| CN113868068B (zh) * | 2021-12-01 | 2022-03-18 | 统信软件技术有限公司 | 一种内核性能测试方法、计算设备及存储介质 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1045655A (zh) * | 1988-11-23 | 1990-09-26 | 约翰弗兰克制造公司 | 系统自动诊断的内核测试接口和方法 |
| US5438672A (en) * | 1990-12-18 | 1995-08-01 | National Semiconductor Corporation | Microcontroller emulator for plural device architecture configured by mode control data and operated under control code transmitted via same switching bus |
| US5475624A (en) * | 1992-04-30 | 1995-12-12 | Schlumberger Technologies, Inc. | Test generation by environment emulation |
| US5425036A (en) * | 1992-09-18 | 1995-06-13 | Quickturn Design Systems, Inc. | Method and apparatus for debugging reconfigurable emulation systems |
| US5363501A (en) * | 1992-12-22 | 1994-11-08 | Sony Electronics, Inc. | Method for computer system development verification and testing using portable diagnostic/testing programs |
| EP0646802B1 (en) * | 1993-09-20 | 1999-08-11 | Hewlett-Packard GmbH | High-throughput testing apparatus |
| US5541862A (en) * | 1994-04-28 | 1996-07-30 | Wandel & Goltermann Ate Systems Ltd. | Emulator and digital signal analyzer |
| US5642478A (en) * | 1994-12-29 | 1997-06-24 | International Business Machines Corporation | Distributed trace data acquisition system |
| US5546562A (en) * | 1995-02-28 | 1996-08-13 | Patel; Chandresh | Method and apparatus to emulate VLSI circuits within a logic simulator |
-
1997
- 1997-02-19 US US08/802,857 patent/US5951704A/en not_active Expired - Fee Related
- 1997-11-21 JP JP32070197A patent/JP3383562B2/ja not_active Expired - Fee Related
-
1998
- 1998-02-07 GB GB9802551A patent/GB2323689B/en not_active Expired - Fee Related
- 1998-02-11 TW TW087101848A patent/TW498478B/zh not_active IP Right Cessation
- 1998-02-13 MY MYPI98000608A patent/MY130839A/en unknown
- 1998-02-17 SG SG1998000346A patent/SG71084A1/en unknown
- 1998-02-17 CN CN98100425A patent/CN1109897C/zh not_active Expired - Lifetime
- 1998-02-18 KR KR10-1998-0004913A patent/KR100495851B1/ko not_active IP Right Cessation
- 1998-02-18 DE DE19806808A patent/DE19806808A1/de not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366963B1 (ko) * | 1999-03-15 | 2003-01-09 | 가부시키가이샤 아드반테스트 | 반도체 디바이스 시뮬레이트 장치 및 그것을 이용한반도체 테스트용 프로그램 디버그 장치 |
| US7460988B2 (en) | 2003-03-31 | 2008-12-02 | Advantest Corporation | Test emulator, test module emulator, and record medium storing program therein |
| KR20220057093A (ko) * | 2020-10-29 | 2022-05-09 | 에스케이하이닉스 주식회사 | 반도체 테스트 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1109897C (zh) | 2003-05-28 |
| GB2323689B (en) | 2001-07-25 |
| US5951704A (en) | 1999-09-14 |
| JP3383562B2 (ja) | 2003-03-04 |
| SG71084A1 (en) | 2000-03-21 |
| TW498478B (en) | 2002-08-11 |
| KR19980071453A (ko) | 1998-10-26 |
| GB2323689A (en) | 1998-09-30 |
| MY130839A (en) | 2007-07-31 |
| GB9802551D0 (en) | 1998-04-01 |
| KR100495851B1 (ko) | 2005-09-26 |
| DE19806808A1 (de) | 1998-10-08 |
| CN1195776A (zh) | 1998-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3383562B2 (ja) | 半導体試験装置 | |
| JP3942765B2 (ja) | 半導体デバイスシミュレート装置及びそれを用いた半導体試験用プログラムデバッグ装置 | |
| US7460988B2 (en) | Test emulator, test module emulator, and record medium storing program therein | |
| US6061283A (en) | Semiconductor integrated circuit evaluation system | |
| US6363509B1 (en) | Method and apparatus for transforming system simulation tests to test patterns for IC testers | |
| TWI408391B (zh) | 測試裝置與測試方法 | |
| JP4508657B2 (ja) | Ａｓｉｃ／ｓｏｃ製造におけるプロトタイプホールドを回避するための製造方法と装置 | |
| KR100483876B1 (ko) | 반도체 집적 회로 설계 및 검증 시스템 | |
| CN108038294B (zh) | Uvm环境搭建方法和系统 | |
| JP2010146592A (ja) | テストプログラムデバッグ装置、半導体試験装置、テストプログラムデバッグ方法、及び試験方法 | |
| KR20010015068A (ko) | 이벤트 기준 반도체 테스트 시스템 | |
| KR20010082313A (ko) | 집적 회로의 실 버젼 및 모의 버젼 테스트 시스템 | |
| CN111176984A (zh) | 一种面向信号的自动测试实现方法 | |
| CN112444731B (zh) | 芯片测试方法、装置、处理器芯片及服务器 | |
| CN115543797A (zh) | 基于uvm的总线转换桥验证方法、装置、设备及存储介质 | |
| US20040015887A1 (en) | Simulation method, simulation system and simulation program for software and hardware | |
| CN106093897A (zh) | 一种雷达系统的测试系统及测试方法 | |
| JP4213306B2 (ja) | 半導体試験用プログラムデバッグ装置 | |
| JP2011248597A (ja) | テスタシミュレーション装置、テスタシミュレーションプログラムおよびテスタシミュレーション方法 | |
| CN101739473B (zh) | 电路模拟仿真系统 | |
| CN113204929A (zh) | 基于sv和uvm实现ahb vip的方法、电子装置及存储介质 | |
| JP4132499B2 (ja) | 半導体試験用プログラムデバッグ装置 | |
| CN113673106B (zh) | 一种fpga内核可编程仿真器 | |
| Walsh et al. | Simulation of Functional Mixed Signal Test | |
| CN116663461A (zh) | 一种dut仿真验证平台及其验证方法、介质、电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021210 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131220 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |