JPH0783998A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH0783998A JPH0783998A JP5225933A JP22593393A JPH0783998A JP H0783998 A JPH0783998 A JP H0783998A JP 5225933 A JP5225933 A JP 5225933A JP 22593393 A JP22593393 A JP 22593393A JP H0783998 A JPH0783998 A JP H0783998A
- Authority
- JP
- Japan
- Prior art keywords
- test
- unit
- signal
- processing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 本発明は、半導体試験装置に関し、試験のた
めの全体の処理を高速化して試験コストを低減すると共
に、各ユニットにおける空き時間を有効に利用すること
を目的とする。 【構成】 試験を行う第１のユニット１と被試験デバイ
スの搬送を分担する第２のユニット２を接続し、互いに
試験開始信号ＴＳＳおよび試験終了信号ＴＥＳを送出す
る際に、先ず先行信号ＴＳＳ１，ＴＥＳ１を送出し、相
手ユニット側に必要な予備作業を行わせて待ち状態にさ
せておき、次いで所定の時間差をもって本信号ＴＳＳ
２，ＴＥＳ２を送出し、相手ユニット側に必要な本作業
の開始を最小限の遅延時間をもって行わせるように構成
する。
めの全体の処理を高速化して試験コストを低減すると共
に、各ユニットにおける空き時間を有効に利用すること
を目的とする。 【構成】 試験を行う第１のユニット１と被試験デバイ
スの搬送を分担する第２のユニット２を接続し、互いに
試験開始信号ＴＳＳおよび試験終了信号ＴＥＳを送出す
る際に、先ず先行信号ＴＳＳ１，ＴＥＳ１を送出し、相
手ユニット側に必要な予備作業を行わせて待ち状態にさ
せておき、次いで所定の時間差をもって本信号ＴＳＳ
２，ＴＥＳ２を送出し、相手ユニット側に必要な本作業
の開始を最小限の遅延時間をもって行わせるように構成
する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体試験装置に係
り、特に、半導体デバイスの試験を行うユニット（例え
ばＩＣテスタ）と被試験ウエハ、被試験ＩＣ等の被試験
半導体デバイスの搬送を分担するユニット（例えばプロ
ーバ、ハンドラー等の被試験デバイス搬送装置）を電気
的に接続して自動で試験を行う場合の、ユニット相互間
の試験開始／終了信号の発生および処理方法に関する。
り、特に、半導体デバイスの試験を行うユニット（例え
ばＩＣテスタ）と被試験ウエハ、被試験ＩＣ等の被試験
半導体デバイスの搬送を分担するユニット（例えばプロ
ーバ、ハンドラー等の被試験デバイス搬送装置）を電気
的に接続して自動で試験を行う場合の、ユニット相互間
の試験開始／終了信号の発生および処理方法に関する。
【０００２】近年、半導体試験装置の高コスト化によ
り、ＩＣテスタと被試験デバイス搬送装置を接続して自
動で試験を行う場合に、ＩＣテスタ側での試験時間と被
試験デバイス搬送装置側での搬送時間の合計の時間を極
力最小限として、試験コストの低減を図ることが重要と
なっている。
り、ＩＣテスタと被試験デバイス搬送装置を接続して自
動で試験を行う場合に、ＩＣテスタ側での試験時間と被
試験デバイス搬送装置側での搬送時間の合計の時間を極
力最小限として、試験コストの低減を図ることが重要と
なっている。
【０００３】
【従来の技術】従来の半導体試験装置において、ＩＣテ
スタと被試験デバイス搬送装置の相互間の試験開始／試
験終了の指令は、基本的にどのようなインタフェース形
式であっても１回の指令に従っていた。そのため、指令
信号を受け取ってから実際に動作（例えば、指令信号を
受け取ったユニットがＩＣテスタの場合にはデバイスの
試験処理）を開始するまでには、所定の時間的マージン
を加味して相当の処理起動時間を必要としていた。
スタと被試験デバイス搬送装置の相互間の試験開始／試
験終了の指令は、基本的にどのようなインタフェース形
式であっても１回の指令に従っていた。そのため、指令
信号を受け取ってから実際に動作（例えば、指令信号を
受け取ったユニットがＩＣテスタの場合にはデバイスの
試験処理）を開始するまでには、所定の時間的マージン
を加味して相当の処理起動時間を必要としていた。
【０００４】また、ＩＣテスタと被試験デバイス搬送装
置の各々において、それぞれの処理の空き時間（つま
り、ＩＣテスタの場合には試験終了から次の試験開始ま
での期間、被試験デバイス搬送装置の場合には試験開始
から試験終了までの期間）を利用して他の作業を行おう
としても、その作業のための処理途中で空き時間が無く
なった場合には、現処理を中断して主処理（つまり本来
の処理）を再開するための中断処理を行わねばならず、
また、その中断処理に起因した相当の起動時間を必要と
していた。
置の各々において、それぞれの処理の空き時間（つま
り、ＩＣテスタの場合には試験終了から次の試験開始ま
での期間、被試験デバイス搬送装置の場合には試験開始
から試験終了までの期間）を利用して他の作業を行おう
としても、その作業のための処理途中で空き時間が無く
なった場合には、現処理を中断して主処理（つまり本来
の処理）を再開するための中断処理を行わねばならず、
また、その中断処理に起因した相当の起動時間を必要と
していた。
【０００５】
【発明が解決しようとする課題】従来知られている半導
体試験装置においては、各ユニット間のインタフェース
において授受される試験開始／試験終了信号は１回の指
令に基づいていたため、指令信号を受け取ってから実際
の処理を開始するまでに要する起動時間は、ある一定値
以上は小さくできず、そのために試験時間と搬送時間の
合計の時間が相対的に長くなるといった問題があった。
これは、最終的には試験コストの増大につながるので、
好ましいとは言えない。
体試験装置においては、各ユニット間のインタフェース
において授受される試験開始／試験終了信号は１回の指
令に基づいていたため、指令信号を受け取ってから実際
の処理を開始するまでに要する起動時間は、ある一定値
以上は小さくできず、そのために試験時間と搬送時間の
合計の時間が相対的に長くなるといった問題があった。
これは、最終的には試験コストの増大につながるので、
好ましいとは言えない。
【０００６】また、ＩＣテスタと被試験デバイス搬送装
置においてそれぞれの空き時間を利用して他の作業を行
う時に、その作業のための処理途中で空き時間が無くな
った場合には、主処理を再開するための中断処理を行わ
ねばならず、従来の装置ではこれを効率良く実現するこ
とができなかった。また、中断処理による相当の起動時
間を必要とするため、結局、試験時間と搬送時間の合計
の時間が相対的に長くなるといった課題があった。
置においてそれぞれの空き時間を利用して他の作業を行
う時に、その作業のための処理途中で空き時間が無くな
った場合には、主処理を再開するための中断処理を行わ
ねばならず、従来の装置ではこれを効率良く実現するこ
とができなかった。また、中断処理による相当の起動時
間を必要とするため、結局、試験時間と搬送時間の合計
の時間が相対的に長くなるといった課題があった。
【０００７】本発明は、かかる従来技術における課題に
鑑み創作されたもので、試験のための全体の処理を高速
化して試験コストを低減すると共に、各ユニットにおけ
る空き時間を有効に利用することができる半導体試験装
置を提供することを目的とする。
鑑み創作されたもので、試験のための全体の処理を高速
化して試験コストを低減すると共に、各ユニットにおけ
る空き時間を有効に利用することができる半導体試験装
置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、試験を行うユニット（例えばＩＣテス
タ）と被試験デバイスの搬送を分担するユニット（例え
ばハンドラー装置）の相互間で授受される試験開始／終
了信号を、それぞれ予め設定された時間差をもって先行
信号と本信号の２回に分けて送出している。つまり、先
ず先行信号を送出し、相手ユニット側に必要な予備作業
を行わせて待ち状態にさせておき、次いで本信号を送出
し、相手ユニット側に必要な本作業の開始を最小限の遅
延時間をもって行わせるようにしている。
め、本発明では、試験を行うユニット（例えばＩＣテス
タ）と被試験デバイスの搬送を分担するユニット（例え
ばハンドラー装置）の相互間で授受される試験開始／終
了信号を、それぞれ予め設定された時間差をもって先行
信号と本信号の２回に分けて送出している。つまり、先
ず先行信号を送出し、相手ユニット側に必要な予備作業
を行わせて待ち状態にさせておき、次いで本信号を送出
し、相手ユニット側に必要な本作業の開始を最小限の遅
延時間をもって行わせるようにしている。
【０００９】すなわち、本発明に係る半導体試験装置
は、図１の原理構成図に示されるように、半導体デバイ
スの試験を行う第１のユニット１と、該第１のユニット
に電気的に接続され、被試験半導体デバイスの搬送を分
担する第２のユニット２とを具備し、前記第１のユニッ
トは、前記第２のユニットに送出すべき試験終了信号Ｔ
ＥＳを所定の時間間隔で先行信号ＴＥＳ１と本信号ＴＥ
Ｓ２の２回に分けて送出する発信部１Ａと、前記第２の
ユニットから供給される試験開始信号ＴＳＳに応答して
試験開始処理を実行する受信部１Ｂとを有し、前記第２
のユニットは、前記試験開始信号を所定の時間間隔で先
行信号ＴＳＳ１と本信号ＴＳＳ２の２回に分けて送出す
る発信部２Ａと、前記試験終了信号に応答して試験終了
処理を実行する受信部２Ｂとを有し、前記第１のユニッ
ト側において、前記試験開始先行信号ＴＳＳ１を受信し
た時点で実行中の処理を中断し、次いで前記試験開始本
信号ＴＳＳ２を受信した時点で最小限の遅延時間をもっ
て前記試験開始処理を開始するようにし、前記第２のユ
ニット側において、前記試験終了先行信号ＴＥＳ１を受
信した時点で実行中の処理を中断し、次いで前記試験終
了本信号ＴＥＳ２を受信した時点で最小限の遅延時間を
もって前記試験終了処理を開始するようにしたことを特
徴とする。
は、図１の原理構成図に示されるように、半導体デバイ
スの試験を行う第１のユニット１と、該第１のユニット
に電気的に接続され、被試験半導体デバイスの搬送を分
担する第２のユニット２とを具備し、前記第１のユニッ
トは、前記第２のユニットに送出すべき試験終了信号Ｔ
ＥＳを所定の時間間隔で先行信号ＴＥＳ１と本信号ＴＥ
Ｓ２の２回に分けて送出する発信部１Ａと、前記第２の
ユニットから供給される試験開始信号ＴＳＳに応答して
試験開始処理を実行する受信部１Ｂとを有し、前記第２
のユニットは、前記試験開始信号を所定の時間間隔で先
行信号ＴＳＳ１と本信号ＴＳＳ２の２回に分けて送出す
る発信部２Ａと、前記試験終了信号に応答して試験終了
処理を実行する受信部２Ｂとを有し、前記第１のユニッ
ト側において、前記試験開始先行信号ＴＳＳ１を受信し
た時点で実行中の処理を中断し、次いで前記試験開始本
信号ＴＳＳ２を受信した時点で最小限の遅延時間をもっ
て前記試験開始処理を開始するようにし、前記第２のユ
ニット側において、前記試験終了先行信号ＴＥＳ１を受
信した時点で実行中の処理を中断し、次いで前記試験終
了本信号ＴＥＳ２を受信した時点で最小限の遅延時間を
もって前記試験終了処理を開始するようにしたことを特
徴とする。
【００１０】
【作用】上述した構成によれば、第１のユニット１と第
２のユニット２の間のインタフェースにおいて試験開始
信号ＴＳＳと試験終了信号ＴＥＳを、それぞれ先行信号
ＴＳＳ１，ＴＥＳ１および本信号ＴＳＳ２，ＴＥＳ２の
２回に分けて送出するようにしているので、各ユニット
における本来の処理（つまり、第１のユニットの場合に
は試験処理、第２のユニットの場合には搬送処理）の開
始を高速化することができる。
２のユニット２の間のインタフェースにおいて試験開始
信号ＴＳＳと試験終了信号ＴＥＳを、それぞれ先行信号
ＴＳＳ１，ＴＥＳ１および本信号ＴＳＳ２，ＴＥＳ２の
２回に分けて送出するようにしているので、各ユニット
における本来の処理（つまり、第１のユニットの場合に
は試験処理、第２のユニットの場合には搬送処理）の開
始を高速化することができる。
【００１１】また、各ユニットの処理の開始が高速化さ
れることにより、各ユニットでの空き時間（つまり、第
１のユニットの場合には試験終了から次の試験開始まで
の期間、第２のユニットの場合には試験開始から試験終
了までの期間）を有効に利用することが可能となる。な
お、本発明の他の構成上の特徴および作用の詳細につい
ては、添付図面を参照しつつ以下に記述される実施例を
用いて説明する。
れることにより、各ユニットでの空き時間（つまり、第
１のユニットの場合には試験終了から次の試験開始まで
の期間、第２のユニットの場合には試験開始から試験終
了までの期間）を有効に利用することが可能となる。な
お、本発明の他の構成上の特徴および作用の詳細につい
ては、添付図面を参照しつつ以下に記述される実施例を
用いて説明する。
【００１２】
【実施例】図２には本発明の一実施例としての半導体試
験装置の構成が示される。同図において、１０は半導体
ウエハ、半導体ＩＣ等の半導体デバイスを試験するため
のＩＣテスタ、２０は被試験半導体デバイスの搬送を分
担するハンドラー装置を示し、両者は互いに電気的に接
続されている。
験装置の構成が示される。同図において、１０は半導体
ウエハ、半導体ＩＣ等の半導体デバイスを試験するため
のＩＣテスタ、２０は被試験半導体デバイスの搬送を分
担するハンドラー装置を示し、両者は互いに電気的に接
続されている。
【００１３】ＩＣテスタ１０において、１１は自らの処
理（試験処理）の終了の検出を実際の最終的な処理終了
以前の所定時間差だけ早い時点で検出する処理終了先行
検出部、１２はその最終的な処理終了を検出する処理終
了最終検出部、１３は処理終了先行検出部１１の出力に
基づいて試験終了信号ＴＥＳの先行信号ＴＥＳ１を発生
する先行信号発生部、１４は処理終了最終検出部１２の
出力に基づいて試験終了信号ＴＥＳの本信号ＴＥＳ２を
発生する本信号発生部、１５は接続された相手ユニット
（ハンドラー装置２０）に対して試験終了信号ＴＥＳを
送出するインタフェース、１６はハンドラー装置２０か
ら送出された試験開始信号ＴＳＳを受信するインタフェ
ース、１７は試験開始信号ＴＥＳの先行信号ＴＥＳ１に
基づいてハンドラー装置２０の処理（搬送処理）の終了
の検出を実際の最終的な処理終了以前の所定時間差だけ
早い時点で検出する処理終了先行検出部、そして、１８
は試験開始信号ＴＥＳの本信号ＴＥＳ２に基づいて当該
最終的な処理終了を検出する処理終了最終検出部を示
す。
理（試験処理）の終了の検出を実際の最終的な処理終了
以前の所定時間差だけ早い時点で検出する処理終了先行
検出部、１２はその最終的な処理終了を検出する処理終
了最終検出部、１３は処理終了先行検出部１１の出力に
基づいて試験終了信号ＴＥＳの先行信号ＴＥＳ１を発生
する先行信号発生部、１４は処理終了最終検出部１２の
出力に基づいて試験終了信号ＴＥＳの本信号ＴＥＳ２を
発生する本信号発生部、１５は接続された相手ユニット
（ハンドラー装置２０）に対して試験終了信号ＴＥＳを
送出するインタフェース、１６はハンドラー装置２０か
ら送出された試験開始信号ＴＳＳを受信するインタフェ
ース、１７は試験開始信号ＴＥＳの先行信号ＴＥＳ１に
基づいてハンドラー装置２０の処理（搬送処理）の終了
の検出を実際の最終的な処理終了以前の所定時間差だけ
早い時点で検出する処理終了先行検出部、そして、１８
は試験開始信号ＴＥＳの本信号ＴＥＳ２に基づいて当該
最終的な処理終了を検出する処理終了最終検出部を示
す。
【００１４】同様に、ハンドラー装置２０において、２
１は自らの処理（搬送処理）の終了の検出を実際の最終
的な処理終了以前の所定時間差だけ早い時点で検出する
処理終了先行検出部、２２はその最終的な処理終了を検
出する処理終了最終検出部、２３は処理終了先行検出部
２１の出力に基づいて試験開始信号ＴＳＳの先行信号Ｔ
ＳＳ１を発生する先行信号発生部、２４は処理終了最終
検出部２２の出力に基づいて試験開始信号ＴＳＳの本信
号ＴＳＳ２を発生する本信号発生部、２５は接続された
相手ユニット（ＩＣテスタ１０）に対して試験開始信号
ＴＳＳを送出するインタフェース、２６はＩＣテスタ１
０から送出された試験終了信号ＴＳＳを受信するインタ
フェース、２７は試験終了信号ＴＥＳの先行信号ＴＥＳ
１に基づいてＩＣテスタ１０の処理（試験処理）の終了
の検出を実際の最終的な処理終了以前の所定時間差だけ
早い時点で検出する処理終了先行検出部、そして、２８
は試験終了信号ＴＥＳの本信号ＴＥＳ２に基づいて当該
最終的な処理終了を検出する処理終了最終検出部を示
す。
１は自らの処理（搬送処理）の終了の検出を実際の最終
的な処理終了以前の所定時間差だけ早い時点で検出する
処理終了先行検出部、２２はその最終的な処理終了を検
出する処理終了最終検出部、２３は処理終了先行検出部
２１の出力に基づいて試験開始信号ＴＳＳの先行信号Ｔ
ＳＳ１を発生する先行信号発生部、２４は処理終了最終
検出部２２の出力に基づいて試験開始信号ＴＳＳの本信
号ＴＳＳ２を発生する本信号発生部、２５は接続された
相手ユニット（ＩＣテスタ１０）に対して試験開始信号
ＴＳＳを送出するインタフェース、２６はＩＣテスタ１
０から送出された試験終了信号ＴＳＳを受信するインタ
フェース、２７は試験終了信号ＴＥＳの先行信号ＴＥＳ
１に基づいてＩＣテスタ１０の処理（試験処理）の終了
の検出を実際の最終的な処理終了以前の所定時間差だけ
早い時点で検出する処理終了先行検出部、そして、２８
は試験終了信号ＴＥＳの本信号ＴＥＳ２に基づいて当該
最終的な処理終了を検出する処理終了最終検出部を示
す。
【００１５】図２の構成において、一方のユニット１０
（２０）のインタフェース１５（２５）から相手ユニッ
ト２０（１０）のインタフェース２６（１６）に対して
試験終了信号ＴＥＳ（試験開始信号ＴＳＳ）を送出する
際に、所定の時間間隔で先行信号ＴＥＳ１（ＴＳＳ１）
と本信号ＴＥＳ２（ＴＳＳ２）の２回に分けて送出する
ようにしている。そして、相手ユニット２０（１０）の
処理終了先行検出部２７（１７）において、最終的な処
理終了時点よりも所定時間だけ早い時点で処理終了が検
出される。これは、ＩＣテスタ１０の場合には、プログ
ラムコードの最終的な終了以前に特定のコードを挿入す
ることによって実現することができ、またハンドラー装
置２０の場合には、定められた機械的な動作経路を最終
的な動作が終了する以前の位置で検出することによって
実現することができる。次いで、処理終了最終検出部２
８（１８）において最終的な処理終了が検出される。
（２０）のインタフェース１５（２５）から相手ユニッ
ト２０（１０）のインタフェース２６（１６）に対して
試験終了信号ＴＥＳ（試験開始信号ＴＳＳ）を送出する
際に、所定の時間間隔で先行信号ＴＥＳ１（ＴＳＳ１）
と本信号ＴＥＳ２（ＴＳＳ２）の２回に分けて送出する
ようにしている。そして、相手ユニット２０（１０）の
処理終了先行検出部２７（１７）において、最終的な処
理終了時点よりも所定時間だけ早い時点で処理終了が検
出される。これは、ＩＣテスタ１０の場合には、プログ
ラムコードの最終的な終了以前に特定のコードを挿入す
ることによって実現することができ、またハンドラー装
置２０の場合には、定められた機械的な動作経路を最終
的な動作が終了する以前の位置で検出することによって
実現することができる。次いで、処理終了最終検出部２
８（１８）において最終的な処理終了が検出される。
【００１６】これにより、各ユニット１０，２０におい
て本来の処理（ＩＣテスタ１０の場合には試験処理、ハ
ンドラー装置２０の場合には搬送処理）が速やかに開始
される。また、一方のユニット（例えばＩＣテスタ１
０）が本来の処理を実行している間（つまり、試験開始
から試験終了までの期間）、相手ユニット（この場合、
ハンドラー装置２０）は本来の処理を行っていない期間
（つまり空き時間）中にあるので、この空き時間を有効
に利用することが可能となる。
て本来の処理（ＩＣテスタ１０の場合には試験処理、ハ
ンドラー装置２０の場合には搬送処理）が速やかに開始
される。また、一方のユニット（例えばＩＣテスタ１
０）が本来の処理を実行している間（つまり、試験開始
から試験終了までの期間）、相手ユニット（この場合、
ハンドラー装置２０）は本来の処理を行っていない期間
（つまり空き時間）中にあるので、この空き時間を有効
に利用することが可能となる。
【００１７】次に、ＩＣテスタ１０において試験終了か
ら次の試験開始までの空き時間に一部試験ユニットの診
断を行う場合の処理について、図３のフローチャートを
参照しながら説明する。まず、ステップ３１において本
来の処理（半導体デバイスの試験）を開始し、ステップ
３２においてその試験を終了する。
ら次の試験開始までの空き時間に一部試験ユニットの診
断を行う場合の処理について、図３のフローチャートを
参照しながら説明する。まず、ステップ３１において本
来の処理（半導体デバイスの試験）を開始し、ステップ
３２においてその試験を終了する。
【００１８】次に、ステップ３３において試験終了時点
でＩＣテスタ１０からハンドラー装置２０に対して試験
終了信号ＴＥＳを送出する。この場合の試験終了信号
は、試験終了先行信号ＴＥＳ１と試験終了本信号ＴＥＳ
２の双方を含むものとする。次のステップ３４では、外
部からの終了指示が有った（ＹＥＳ）か否（ＮＯ）かを
判定し、判定結果がＹＥＳの場合には本フローは「エン
ド」となり、判定結果がＮＯの場合にはステップ３５に
進む。ステップ３５では、現在の動作状態を保存するた
めの処理を行う。
でＩＣテスタ１０からハンドラー装置２０に対して試験
終了信号ＴＥＳを送出する。この場合の試験終了信号
は、試験終了先行信号ＴＥＳ１と試験終了本信号ＴＥＳ
２の双方を含むものとする。次のステップ３４では、外
部からの終了指示が有った（ＹＥＳ）か否（ＮＯ）かを
判定し、判定結果がＹＥＳの場合には本フローは「エン
ド」となり、判定結果がＮＯの場合にはステップ３５に
進む。ステップ３５では、現在の動作状態を保存するた
めの処理を行う。
【００１９】次に、ステップ３６において実施可能な試
験診断プログラムを起動する。次のステップ３７では、
ハンドラー装置２０からの試験開始先行信号ＴＳＳ１を
検出した（ＹＥＳ）か否（ＮＯ）かを判定し、判定結果
がＹＥＳの場合にはステップ４０に進み、判定結果がＮ
Ｏの場合にはステップ３８に進む。ステップ３８では所
定時間が経過した（ＹＥＳ）か否（ＮＯ）かを判定し、
判定結果がＹＥＳの場合には本フローは「エンド」とな
り、判定結果がＮＯの場合にはステップ３９に進み、一
部試験ユニットの診断プログラムを実行した後、ステッ
プ３７に戻る。ステップ４０では上記診断プログラムを
停止して該診断プログラムの状態および結果を保存し、
さらに次のステップ４１では、以前の状態を回復するた
めの処理（本来の試験プログラムのロード、制御の移動
などの起動準備処理）を行う。
験診断プログラムを起動する。次のステップ３７では、
ハンドラー装置２０からの試験開始先行信号ＴＳＳ１を
検出した（ＹＥＳ）か否（ＮＯ）かを判定し、判定結果
がＹＥＳの場合にはステップ４０に進み、判定結果がＮ
Ｏの場合にはステップ３８に進む。ステップ３８では所
定時間が経過した（ＹＥＳ）か否（ＮＯ）かを判定し、
判定結果がＹＥＳの場合には本フローは「エンド」とな
り、判定結果がＮＯの場合にはステップ３９に進み、一
部試験ユニットの診断プログラムを実行した後、ステッ
プ３７に戻る。ステップ４０では上記診断プログラムを
停止して該診断プログラムの状態および結果を保存し、
さらに次のステップ４１では、以前の状態を回復するた
めの処理（本来の試験プログラムのロード、制御の移動
などの起動準備処理）を行う。
【００２０】次に、ステップ４２においてハンドラー装
置２０からの試験開始本信号ＴＳＳ２を検出した（ＹＥ
Ｓ）か否（ＮＯ）かを判定する。判定結果がＹＥＳの場
合にはステップ３１に戻って上記処理を繰り返し、判定
結果がＮＯの場合にはステップ４３に進み、所定時間の
待ち状態（つまり、試験開始本信号ＴＳＳ２の監視状
態）を経て、ステップ４２に戻る。
置２０からの試験開始本信号ＴＳＳ２を検出した（ＹＥ
Ｓ）か否（ＮＯ）かを判定する。判定結果がＹＥＳの場
合にはステップ３１に戻って上記処理を繰り返し、判定
結果がＮＯの場合にはステップ４３に進み、所定時間の
待ち状態（つまり、試験開始本信号ＴＳＳ２の監視状
態）を経て、ステップ４２に戻る。
【００２１】以降同様にして、試験が終了する毎に、以
前の診断プログラムが中断された箇所から診断を再開す
ることにより、ＩＣテスタ１０側にて試験終了から次の
試験開始までの空き時間を有効に利用することが可能と
なり、しかも試験のスループットに影響を与えないとい
う利点がある。次に、ハンドラー装置２０において試験
開始から試験終了までの空き時間に搬送部の自動クリー
ニングを行う場合の処理について、図４のフローチャー
トを参照しながら説明する。
前の診断プログラムが中断された箇所から診断を再開す
ることにより、ＩＣテスタ１０側にて試験終了から次の
試験開始までの空き時間を有効に利用することが可能と
なり、しかも試験のスループットに影響を与えないとい
う利点がある。次に、ハンドラー装置２０において試験
開始から試験終了までの空き時間に搬送部の自動クリー
ニングを行う場合の処理について、図４のフローチャー
トを参照しながら説明する。
【００２２】まず、ステップ５１において被試験デバイ
スの搬送を開始し、ステップ５２においてその搬送を終
了する。次に、ステップ５３において試験開始時点（具
体的には、ハンドラー装置２０における接触子と被試験
デバイスの接触完了時点）でハンドラー装置２０からＩ
Ｃテスタ１０に対して試験開始信号ＴＳＳを送出する。
この場合の試験開始信号は、試験開始先行信号ＴＳＳ１
と試験開始本信号ＴＳＳ２の双方を含むものとする。次
のステップ５４では、現在の動作状態を保存するための
処理を行う。この際に、次の被試験デバイスを待機位置
まで搬送する等の必要な処理を行う。
スの搬送を開始し、ステップ５２においてその搬送を終
了する。次に、ステップ５３において試験開始時点（具
体的には、ハンドラー装置２０における接触子と被試験
デバイスの接触完了時点）でハンドラー装置２０からＩ
Ｃテスタ１０に対して試験開始信号ＴＳＳを送出する。
この場合の試験開始信号は、試験開始先行信号ＴＳＳ１
と試験開始本信号ＴＳＳ２の双方を含むものとする。次
のステップ５４では、現在の動作状態を保存するための
処理を行う。この際に、次の被試験デバイスを待機位置
まで搬送する等の必要な処理を行う。
【００２３】次に、ステップ５５において搬送部の自動
クリーニング装置を起動する。次のステップ５６では、
ＩＣテスタ１０からの試験終了先行信号ＴＥＳ１を検出
した（ＹＥＳ）か否（ＮＯ）かを判定する。判定結果が
ＮＯの場合にはステップ５７に進み、自動クリーニング
を実行して、ステップ５６に戻り、判定結果がＹＥＳの
場合にはステップ５８に進む。ステップ５８では上記ク
リーニングを停止し、さらにステップ５９では上記クリ
ーニング装置の退避処理を行う。次のステップ６０で
は、以前の状態を回復するための処理（本来の搬送処理
のための準備）を行う。
クリーニング装置を起動する。次のステップ５６では、
ＩＣテスタ１０からの試験終了先行信号ＴＥＳ１を検出
した（ＹＥＳ）か否（ＮＯ）かを判定する。判定結果が
ＮＯの場合にはステップ５７に進み、自動クリーニング
を実行して、ステップ５６に戻り、判定結果がＹＥＳの
場合にはステップ５８に進む。ステップ５８では上記ク
リーニングを停止し、さらにステップ５９では上記クリ
ーニング装置の退避処理を行う。次のステップ６０で
は、以前の状態を回復するための処理（本来の搬送処理
のための準備）を行う。
【００２４】次に、ステップ６１においてＩＣテスタ１
０からの試験終了本信号ＴＥＳ２を検出した（ＹＥＳ）
か否（ＮＯ）かを判定する。判定結果がＮＯの場合には
ステップ６２に進み、所定時間の待ち状態（つまり、試
験終了本信号ＴＥＳ２の監視状態）を経て、ステップ６
１に戻り、判定結果がＹＥＳの場合にはステップ６３に
進む。ステップ６３では、試験対象のデバイスが他に有
る（ＹＥＳ）か否（ＮＯ）かを判定し、判定結果がＹＥ
Ｓの場合にはステップ５１に戻って上記処理を繰り返
し、判定結果がＮＯの場合には本フローは「エンド」と
なる。
０からの試験終了本信号ＴＥＳ２を検出した（ＹＥＳ）
か否（ＮＯ）かを判定する。判定結果がＮＯの場合には
ステップ６２に進み、所定時間の待ち状態（つまり、試
験終了本信号ＴＥＳ２の監視状態）を経て、ステップ６
１に戻り、判定結果がＹＥＳの場合にはステップ６３に
進む。ステップ６３では、試験対象のデバイスが他に有
る（ＹＥＳ）か否（ＮＯ）かを判定し、判定結果がＹＥ
Ｓの場合にはステップ５１に戻って上記処理を繰り返
し、判定結果がＮＯの場合には本フローは「エンド」と
なる。
【００２５】以降同様にして、試験を開始する毎に、自
動クリーニング装置を作動させることにより、ハンドラ
ー装置２０側における試験中の処理の空き時間を有効に
利用することが可能となり、しかも試験のスループット
に影響を与えないという利点がある。
動クリーニング装置を作動させることにより、ハンドラ
ー装置２０側における試験中の処理の空き時間を有効に
利用することが可能となり、しかも試験のスループット
に影響を与えないという利点がある。
【００２６】
【発明の効果】以上説明したように本発明によれば、試
験を行うユニットと被試験デバイスの搬送を分担するユ
ニットの間で授受される試験開始／終了信号をそれぞれ
先行信号と本信号の２回に分けて送出するようにしてい
るので、各ユニットにおける本来の処理の開始を高速化
することができ、また、各ユニットでの空き時間を有効
に利用することが可能となる。これは、試験コストの低
減とそれに基づく半導体デバイスの自動試験の効率化に
寄与するものである。
験を行うユニットと被試験デバイスの搬送を分担するユ
ニットの間で授受される試験開始／終了信号をそれぞれ
先行信号と本信号の２回に分けて送出するようにしてい
るので、各ユニットにおける本来の処理の開始を高速化
することができ、また、各ユニットでの空き時間を有効
に利用することが可能となる。これは、試験コストの低
減とそれに基づく半導体デバイスの自動試験の効率化に
寄与するものである。
【図１】本発明に係る半導体試験装置の原理構成を示す
ブロック図である。
ブロック図である。
【図２】本発明の一実施例としての半導体試験装置の構
成を示すブロック図である。
成を示すブロック図である。
【図３】図２のＩＣテスタが空き時間に行う試験ユニッ
トの診断処理を示すフローチャートである。
トの診断処理を示すフローチャートである。
【図４】図２のハンドラー装置が空き時間に行う搬送部
の自動クリーニング処理を示すフローチャートである。
の自動クリーニング処理を示すフローチャートである。
【符号の説明】 １…半導体デバイスの試験を行う第１のユニット（例え
ばＩＣテスタ） １Ａ…試験終了信号を２回に分けて送出する発信部 １Ｂ…試験開始信号に応答して試験開始処理を実行する
受信部 ２…被試験半導体デバイスの搬送を分担する第２のユニ
ット（例えばプローバ、ハンドラー等の被試験デバイス
搬送装置） ２Ａ…試験開始信号を２回に分けて送出する発信部 ２Ｂ…試験終了信号に応答して試験終了処理を実行する
受信部 ＴＳＳ…試験開始信号 ＴＳＳ１…試験開始先行信号 ＴＳＳ２…試験開始本信号 ＴＥＳ…試験終了信号 ＴＥＳ１…試験終了先行信号 ＴＥＳ２…試験終了本信号
ばＩＣテスタ） １Ａ…試験終了信号を２回に分けて送出する発信部 １Ｂ…試験開始信号に応答して試験開始処理を実行する
受信部 ２…被試験半導体デバイスの搬送を分担する第２のユニ
ット（例えばプローバ、ハンドラー等の被試験デバイス
搬送装置） ２Ａ…試験開始信号を２回に分けて送出する発信部 ２Ｂ…試験終了信号に応答して試験終了処理を実行する
受信部 ＴＳＳ…試験開始信号 ＴＳＳ１…試験開始先行信号 ＴＳＳ２…試験開始本信号 ＴＥＳ…試験終了信号 ＴＥＳ１…試験終了先行信号 ＴＥＳ２…試験終了本信号
Claims (3)
- 【請求項１】 半導体デバイスの試験を行う第１のユニ
ット（１）と、 該第１のユニットに電気的に接続され、被試験半導体デ
バイスの搬送を分担する第２のユニット（２）とを具備
し、 前記第１のユニットは、前記第２のユニットに送出すべ
き試験終了信号（ＴＥＳ）を所定の時間間隔で先行信号
（ＴＥＳ１）と本信号（ＴＥＳ２）の２回に分けて送出
する発信部（１Ａ）と、前記第２のユニットから供給さ
れる試験開始信号（ＴＳＳ）に応答して試験開始処理を
実行する受信部（１Ｂ）とを有し、 前記第２のユニットは、前記試験開始信号を所定の時間
間隔で先行信号（ＴＳＳ１）と本信号（ＴＳＳ２）の２
回に分けて送出する発信部（２Ａ）と、前記試験終了信
号に応答して試験終了処理を実行する受信部（２Ｂ）と
を有し、 前記第１のユニット側において、前記試験開始先行信号
（ＴＳＳ１）を受信した時点で実行中の処理を中断し、
次いで前記試験開始本信号（ＴＳＳ２）を受信した時点
で最小限の遅延時間をもって前記試験開始処理を開始す
るようにし、 前記第２のユニット側において、前記試験終了先行信号
（ＴＥＳ１）を受信した時点で実行中の処理を中断し、
次いで前記試験終了本信号（ＴＥＳ２）を受信した時点
で最小限の遅延時間をもって前記試験終了処理を開始す
るようにしたことを特徴とする半導体試験装置。 - 【請求項２】 前記第１のユニットは、試験終了から次
の試験開始までの空き時間に一部試験ユニットの診断を
行うためのプログラムを実行する手段を更に有すること
を特徴とする請求項１に記載の半導体試験装置。 - 【請求項３】 前記第２のユニットは、試験開始から試
験終了までの空き時間に搬送部の自動クリーニングを行
うためのプログラムを実行する手段を更に有することを
特徴とする請求項１に記載の半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5225933A JPH0783998A (ja) | 1993-09-10 | 1993-09-10 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5225933A JPH0783998A (ja) | 1993-09-10 | 1993-09-10 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0783998A true JPH0783998A (ja) | 1995-03-31 |
Family
ID=16837174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5225933A Withdrawn JPH0783998A (ja) | 1993-09-10 | 1993-09-10 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783998A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103021896A (zh) * | 2011-09-20 | 2013-04-03 | 灿美工程股份有限公司 | 基板检测及修补装置 |
-
1993
- 1993-09-10 JP JP5225933A patent/JPH0783998A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103021896A (zh) * | 2011-09-20 | 2013-04-03 | 灿美工程股份有限公司 | 基板检测及修补装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8055946B2 (en) | Semiconductor IC incorporating a co-debugging function and test system | |
| CA1263759A (en) | Arrangement for on-line diagnostic testing of an off- line standby processor in a duplicated processor configuration | |
| CN111564383B (zh) | 提高半导体测试系统产能的方法及半导体测试系统 | |
| US20110057663A1 (en) | Test apparatus synchronous module and synchronous method | |
| US4573154A (en) | Data communication system with error detection/correction | |
| US5537331A (en) | Method of testing devices to be measured and testing system therefor | |
| JPH0783998A (ja) | 半導体試験装置 | |
| KR100253123B1 (ko) | Ic 테스터의 병렬 시험방법 | |
| CN107193705B (zh) | 一种芯片调试方法及装置 | |
| US20050283693A1 (en) | Multi-chip digital system signal identification method and apparatus | |
| CN114367978A (zh) | 一种关于芯片传输机械臂的移动控制方法及装置 | |
| CN111081590B (zh) | 半导体设备的调度方法、调度装置及系统 | |
| KR20070012967A (ko) | 반도체 테스트 설비의 데이터 처리 방법 | |
| JP3161174B2 (ja) | ボタン電話装置 | |
| JP2880976B2 (ja) | 装置の定期診断方法 | |
| KR960005097B1 (ko) | 반도체 집적회로(ic) 장치의 검사장치 | |
| JPH01253343A (ja) | 通信制御装置 | |
| JPS61282940A (ja) | イベントテ−ブルを用いた制御プログラム検査方式 | |
| JPH09288593A (ja) | インサーキットエミュレータ | |
| JPH03228161A (ja) | 計算機システムのインタフェース制御方式 | |
| JPH05241901A (ja) | ソフトウェア自動試験装置 | |
| JPH04147347A (ja) | プロセッサ障害復旧制御方式 | |
| JPH0454658A (ja) | インタフェース制御装置 | |
| JPH07262100A (ja) | バスの負荷試験装置 | |
| JPS62175837A (ja) | シフトイン・デ−タのセツト方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |