JPS62175837A - シフトイン・デ−タのセツト方式 - Google Patents

シフトイン・デ−タのセツト方式

Info

Publication number
JPS62175837A
JPS62175837A JP61017465A JP1746586A JPS62175837A JP S62175837 A JPS62175837 A JP S62175837A JP 61017465 A JP61017465 A JP 61017465A JP 1746586 A JP1746586 A JP 1746586A JP S62175837 A JPS62175837 A JP S62175837A
Authority
JP
Japan
Prior art keywords
shift
processing unit
data
central processing
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61017465A
Other languages
English (en)
Inventor
Yoshinori Chiwaki
千脇 義憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61017465A priority Critical patent/JPS62175837A/ja
Publication of JPS62175837A publication Critical patent/JPS62175837A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の目的 産業上の利用分野 本発明は、データ処理装置の動作解析などに利用される
シフトイン・データのセット方式に関するものである。
従来の技術 電子計算機システムなどを構成するデータ処理装置では
、ハードウェア障害の解析やプログラムのデバッグなど
に用いる検査ビットを、シフトイン処理によって中央処
理装置内の任意のレジスタの任意のビット位置にセット
する方式がある。
すなわち、通常動作時にはパラレル・データを保持する
中央処理装置内の各種のレジスタのうら動作解析に用い
る検査ビットをセットしようとするものの所定ビット位
置を連ねるように、中央処理装置の停止状態のもとて直
列のシフトパスが形成され、各検査ビットがシフトパル
スに同期して上記所定ビット位置にセットされる。
従来、上述のようなシフトイン処理は、中央処理装置が
障害発生に伴って停止するか、又はその正常動作時にサ
ービスプロセッサからの停止指令によって動作が停止さ
せられたのちに、サービスプロセッサからの指令に従っ
て行われている。
障害の解析やプログラムのデバッグなどを行う場合には
、中央処理装置が誤りの発生に伴って停止する前に検査
ビットをセットして検査を開始することも必要になる。
発明が解決しようとする問題点 上記従来のシフトイン方式では、サービスプロセッサか
らの指令によって中央処理装置の動作を停止させたのち
シフトイン・データのセットを行っているので、中央処
理装置側の処理の進行とサービスプロセッサ側からの停
止指令のタイミングを取るために、種々の複雑な手法を
使用している。
例えば、シフトインを実行しようとする箇所でループ状
態が発生するように故意に不完全な処理プログラムを作
成して中央処理装置に実行させ、サービスプロセッサか
らループの発生を監視することによりシフトインのタイ
ミングを検出したり、サービスプロセッサからの手動制
御によって中央処理装置に1ステツプずつプログラムを
実行させることによりシフトインのタイミングを検出す
るなどの煩雑な手法を使用している。
上述のような、中央処理装置への停止指令とシフトイン
のためのタイミングを検出するための手法は、いずれも
煩雑であり、作業時間を長引かせるだけでなく人為的な
ミスを誘発させるため動作解析の作業能率が低下すると
いう問題がある。
発明の構成 問題点を解決するための手段 上記従来技術の問題点を解決する本発明のシフトイン・
データのセット方式は、中央処理装置が実行中の処理プ
ログラム自体に含まれているシフトイン命令を解読する
とシフトイン処理部にシフトイン処理を開始させると共
にその動作を停止し、シフトイン処理部が停止中の中央
処理装置へのシフトイン処理を終了すると中央処理装置
の停止状態を解除するように構成されている。
すなわち、このシフトイン・データのセット方式は、中
央処理装置側からのタイミングに基づきオペレーターの
介入なしにシフトインを行わせると共に、シフトインの
終了後もオペレーターの介入なしに中央処理装置による
後続の処理(検査処理など)を開始させることにより、
シフトイン・データのセットに要する作業の煩雑さを軽
減するように構成されている。
以下、本発明の作用を実施例と共に詳細に説明する。
実施例 第1図は、本発明の一実施例のシフトイン・データのセ
ット方式を適用するデータ処理装置の構成を示すブロッ
ク図である。このデータ処理装置は、中央処理装置1、
シフトイン処理部2、主記憶装置3及びこれら各装置を
接続するバス4を備えている。
中央処理装置1は、命令レジスタllaを含む各種レジ
スタ群11、命令デコーダ12及びシフトイン処理部2
にシフトインを要求すると共に中央処理装置1の動作を
停止させるフリップ・フロップ(F/F)13を備えて
いる。シフトイン処理部2は、シフトイン制御部21、
シフトレジスタ22、シフトパス23及び主記憶読出し
制御回路24を備えている。
中央処理装置lは、主記憶装置3に格納されている検査
対象の処理プログラムを1ステツプずつバス2経出で読
出して命令レジスタllaにセットし、これを命令デコ
ーダ12で解読することにより順次実行してゆく。この
検査対象のプログラムには、その実行中にシフトイン・
データをセットしようとする箇所に予めシフトイン命令
が配置されている。このシフトイン命令は、プログラム
の開発者がソフトウェア・エラーの原因として疑わしい
ため検査の必要があると考えた箇所や、エラを発生など
所定の条件が成立した時の分岐先などに配置されている
中央処理装置1の動作中にこのようなシフトイン命令が
命令デコーダ12で解読されると、フリップ・フロップ
13がセットされる。このフリップ・フロップ13のセ
ットにより、中央処理装置1はプログラムカウンタの内
容を退避させたのちその動作を停止する。一方、シフト
イン処理部2のシフトイン制御部21は、フリップ・フ
ロップ13のセットを検出すると、シフトインのための
制御を開始する。
まずシフトイン制御部21は、主記憶読出し制御部24
を起動する。起動された主記憶読出し制御部24は、主
記憶装置3内の所定アドレスに格納されているパラレル
形式の所定ピント幅のシフトイン・データを所定個数読
出して、これらをシフトレジスタ22内の所定ビット位
置にセットする。主記憶読出し制御部24から読出し終
了の通知を受けたシフトイン制御部21は、停止中の中
央処理装置1内の各種レジスタ11のうち所定のものの
所定のビット位置を連ねるようにシフトパス23を延長
することによりループ状のシフトパスを形成する。シフ
トイン制御部21は、このループ状シフトパスの形成が
終了すると、シフトレジスタ22を起動してシフト動作
を開始させる。
シフトレジスタ22からシフトされた検査用ビットは、
中央処理装置1内の各種レジスタ11の所定ビット位置
にセットされる。
シフトイン制御部21は、このシフトイン・データのセ
ットが終了すると、フリップ・フロップ13をリセット
することにより中央処理装置lの停止状態を解除する。
停止状態を解除された中央処理装置1は、退避されてい
たプログラムカウンタの内容を復元し、セット済みのシ
フトイン・データを用いる検査処理など後続の処理を開
始する。
以上、セット対象のシフトイン・データを主記憶装置か
ら読出してシフトレジスタにセットする構成を例示した
が、これに代えて、シフトイン処理部内に予め保存して
おいたものをシフトレジスタにセットしたり、サービス
プロセッサから受は取ってシフトレジスタにセットする
ようにしてもよい。
また、シフトイン処理の動作だけを説明したが、必要に
応じて、シフトイン時にシフトレジスタ内にシフトアウ
トされたデータを主記憶装置3に保存したり、サービス
プロセッサに転送するなどのシフトアウト動作を並行し
て行う構成とすることができる。
発明の効果 以上詳細に説明したように、本発明のシフトイン・デー
タのセット方式は、中央処理装置側からのタイミングに
基づきオペレーターの介入なしにシフトインを行わせる
と共に、シフトインの終了後もオペレーターの介入なし
に中央処理装置による11 MEの処理を開始させる構
成であるから、シフトイン・データの収集に要する作業
の煩雑さが大幅に軽減され、障害原因の究明やプログラ
ムのデハソグなどが正確・迅速になるという効果が奏さ
れる。
【図面の簡単な説明】
第1図は、本発明の一実施例のシフトイン・データのセ
ット方式を適用するデータ処理装置の構成を示すブロッ
ク図である。 1・・中央処理装置、2・・シフトイン処理部、11・
・シフトパスが形成される各種レジスタ、12・・命令
デコーダ、13・・フリップ・フロップ、21・・シフ
トイン制御部、22・・シフトレジスタ、23・・シフ
トパス。

Claims (1)

  1. 【特許請求の範囲】 動作の停止状態において内蔵の各種レジスタのうち所定
    のものの所定のビット位置を連ねるシフトパスが形成さ
    れる中央処理装置と、この中央処理装置内に形成される
    シフトパス上に所定のシフトイン・データを直列転送す
    ることにより前記所定のビット位置にシフトイン・デー
    タをセットするシフトイン処理部とを備えたデータ処理
    装置において、 前記中央処理装置は実行中の処理プログラムに含まれて
    いるシフトイン命令を解読すると前記シフトイン処理部
    にシフトイン処理を開始させると共にその動作を停止し
    、 前記シフトイン処理部は、停止中の中央処理装置へのて
    シフトイン処理を終了すると、前記中央処理装置の停止
    状態を解除することを特徴とするシフトイン・データの
    セット方式。
JP61017465A 1986-01-29 1986-01-29 シフトイン・デ−タのセツト方式 Pending JPS62175837A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61017465A JPS62175837A (ja) 1986-01-29 1986-01-29 シフトイン・デ−タのセツト方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61017465A JPS62175837A (ja) 1986-01-29 1986-01-29 シフトイン・デ−タのセツト方式

Publications (1)

Publication Number Publication Date
JPS62175837A true JPS62175837A (ja) 1987-08-01

Family

ID=11944768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61017465A Pending JPS62175837A (ja) 1986-01-29 1986-01-29 シフトイン・デ−タのセツト方式

Country Status (1)

Country Link
JP (1) JPS62175837A (ja)

Similar Documents

Publication Publication Date Title
JPS58501346A (ja) 内部アクセス機能を持つたマイクロプロセツサ方式
JPS59114649A (ja) 処理装置の検査方法
JPS62175837A (ja) シフトイン・デ−タのセツト方式
JPS62175838A (ja) シフトアウト・デ−タの収集方式
JP2796041B2 (ja) 入出力装置の診断方法
JPS58181160A (ja) 緊急動作制御方式
JP2851496B2 (ja) 半導体試験装置
JP2922981B2 (ja) タスクの実行継続方法
JPS6139136A (ja) 情報処理装置の検査方式
JP2523692B2 (ja) 電子計算機調整不良解析支援システム
JPS59183443A (ja) デバツグ装置
JP2808985B2 (ja) 情報処理装置及びデバッグ装置
JPS61170847A (ja) 周辺装置自動試験装置
JPS61250745A (ja) マイクロプログラム制御装置の検査装置
JPH07170265A (ja) 複数ノードシステム
JPS61221837A (ja) コンピユ−タの検査方法
JPS6250858B2 (ja)
JPH0244436A (ja) 情報処理監視システム
JPS62211742A (ja) ソフトウエアテスト方式
JPS6162945A (ja) 情報処理装置の検査方式
JPS63193235A (ja) 条件コ−ド検査方法
JPH0149975B2 (ja)
JPH02122335A (ja) Ras回路の試験方法
JPH04153755A (ja) 記憶装置
JPH0756765A (ja) 入出力処理装置のデバッグ装置