JPS61170847A - 周辺装置自動試験装置 - Google Patents

周辺装置自動試験装置

Info

Publication number
JPS61170847A
JPS61170847A JP60012046A JP1204685A JPS61170847A JP S61170847 A JPS61170847 A JP S61170847A JP 60012046 A JP60012046 A JP 60012046A JP 1204685 A JP1204685 A JP 1204685A JP S61170847 A JPS61170847 A JP S61170847A
Authority
JP
Japan
Prior art keywords
peripheral device
test
status
test program
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60012046A
Other languages
English (en)
Inventor
Yasumasa Sawada
澤田 安正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60012046A priority Critical patent/JPS61170847A/ja
Publication of JPS61170847A publication Critical patent/JPS61170847A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置における周辺装置自動試験装置に
関し、特に、システム稼動時において、逐次起動される
周辺装置を自動的に試験する試験方式に関する。
〔概 要〕
本発明は、周辺装置が接続された情報処理システムにお
いて、 情報処理システムの稼動中に、逐次周辺装置が送出する
スターテスを検査して、その不良の徴候を検出し、自動
的にその周辺装置を検査することによって 稼動中の周辺装置の試験を人手によらないで行うもので
ある。
〔従来の技術〕
従来の情報処理装置では、システム立上り時に使用する
装置の試験診断が自動的に行われるが、システム稼動中
では状況に応じて周辺装置を試験する場合、試験の起動
を含めてすべての操作を人手に依存していた。
〔発明が解決しようとする問題点〕
この従来の装置で行われていた方法では、システム運用
中の状況を適格に把握し、適切な時点で試験を実行操作
を行うので熟練された要員を必要とし、かつ試験に要す
る時間が長くなる欠点があった。
本発明はこの欠点を解決するもので、自動的に運用稼動
中の周辺装置の試験を行うことができる周辺装置自動試
験装置を提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、プロセッサと、主メモリとを備え、周9辺装
置の不良を自動的に試験する周辺装置自動試験装置にお
いて、上記周辺装置から送出されるステータスを検査し
てこの周辺装置の不良の徴候を検出する手段と、この周
辺装置の不良の徴候が検出された場合に、上記ステータ
スに関連する試験プログラムを外部メモリから読出し主
メモリに格納する手段と、この主メモリに格納された試
験プログラムを実行する手段とを含むことを特徴とする
周辺装置のステータスにはこの周辺装置に対する試験実
行指定を含むことが好ましい。
〔作 用〕
情報処理装置が運転中に、周辺装置から中央処理装置に
送出されるステータスの中にその周辺装置の試験実行指
定を追加し、これを自動試験装置に取り込み、ステータ
スの不良の徴候があった場合にこれを検出し、そのステ
ータスが入力された装置の試験を自動的に起動すること
ができる。
〔実施例〕
本発明の実施例について図面を参照して説明する。
図は本発明の一実施例のブロック構成図で、自動試験装
置10と、この自動試験装置10により自動試験される
周辺装置20と、試験プログラム群が格納されている外
部バリ30とから構成されている・     −自動試
験装置10には試験実行を行うためのプロセッサ1)と
、試験プログラムを格納する主メモリ12を含む。
ここで本発明の特徴とするところは、周辺装置20より
送出されるステータスをチェックすることにより、周辺
装置20を自動的に試験する必要があるか否かを判定す
る起動判定回路13と、上記起動判定回路13の指示を
受けて動作し、指定される試験プログラムを上記外部メ
モリ30より読出し、上記主メモリ12に格納して試験
プログラムの起動要求を上記プロセッサ1)に対して行
う試験プログラム起動要求回路14を含んで構成されて
いることにある。
このような構成の自動試験装置における自動試験につい
て順を追って説明する。
周辺装置20から起動判定回路13に送出されるステー
タスは、周辺装置20を試験する試験プログラムの番号
と周辺装置20の装置番号と、人出力ステータスとを含
んでいる。また、試験プログラムは複数個の試験項目か
ら構成されているものとする。
システム稼動中において、周辺装置2oが起動され入出
力命令の実行が終了すると、周辺装置2oはステータス
を起動判定回路13を介してプロセッサ1)に送出する
。起動判定回路13はステータスをチェックし、装置不
良の徴候があると判定した場合に、まず周辺装置20を
起動したジョブをアポートさせ、一旦周辺装置20をシ
ステムから論理的に切り離す。
次に、起動判定回路13はステータスを試験プログラム
起動要求回路14に送出する。試験プログラム起動要求
回路14はステータス中の試験プログラム番号で指定さ
れる試験プログラムを外部メモリ30から読出し主メモ
リ12に格納する。また入出力ステータスから不良機能
を推定し、この不良と推定された機能を試験する試験項
目群と装置番号とをプロセッサ1)に送出することによ
り試験プログラムの起動要求を行う。これらの起動パラ
メータに従って、プロセッサ1)はシステム中の1ジヨ
ブとして、主メモ1月2に格納された試験プログラムを
実行する。実行した結果エラーが検出されなっかった場
合は、周辺装置20はシステムに論理的に組入れられる
起動判定回路13が装置不良の徴候がないと判定した場
合、試験プログラムは自動起動されることなくシステム
の稼動は続行される。なお、起動判定回路13および試
験プログラム起動要求回路14はステータスを入力とし
て動作する回路であるから、各種の周辺装置に対して1
組あれば十分である。
〔発明の効果〕
本発明は以上説明したように、情報処理システムが稼動
中においても、逐次周辺装置に装置不良の徴候があった
場合にはその周辺装置の試験操作を自動起動することが
できるので熟練者が不要であり、かつ迅速に周辺装置の
試験ができる効果がある。
【図面の簡単な説明】
図は本発明の一実施例の構成を示すブロック構成図。 10・・・自動試験装置、1)・・・プロセッサ、12
・・・主メモリ、13・・・起動判定回路、14・・・
試験プログラム起動要求回路、20・・・周辺装置、3
0・・・外部メモリ。

Claims (2)

    【特許請求の範囲】
  1. (1)プロセッサと、主メモリとを備え、接続された複
    数の周辺装置の不良をその起動時に自動的に試験する周
    辺装置自動試験装置において、 上記周辺装置から送出されるステータスを検査してこの
    周辺装置の不良の徴候を検出する手段と、この周辺装置
    に不良の徴候が検出された場合には、上記ステータスに
    関連する試験プログラムを外部メモリから読出し主メモ
    リに格納する手段と、この主メモリに格納された試験プ
    ログラムを実行する手段と を含むことを特徴とする周辺装置自動試験装置。
  2. (2)周辺装置から送出されるステータスには、この周
    辺装置に対する試験実行指定を含む特許請求の範囲第(
    1)項に記載の周辺装置自動試験装置。
JP60012046A 1985-01-24 1985-01-24 周辺装置自動試験装置 Pending JPS61170847A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60012046A JPS61170847A (ja) 1985-01-24 1985-01-24 周辺装置自動試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60012046A JPS61170847A (ja) 1985-01-24 1985-01-24 周辺装置自動試験装置

Publications (1)

Publication Number Publication Date
JPS61170847A true JPS61170847A (ja) 1986-08-01

Family

ID=11794656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60012046A Pending JPS61170847A (ja) 1985-01-24 1985-01-24 周辺装置自動試験装置

Country Status (1)

Country Link
JP (1) JPS61170847A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06332746A (ja) * 1993-05-21 1994-12-02 Nec Corp 情報処理装置の試験方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06332746A (ja) * 1993-05-21 1994-12-02 Nec Corp 情報処理装置の試験方法

Similar Documents

Publication Publication Date Title
US7698600B2 (en) Programmable controller
JPS61170847A (ja) 周辺装置自動試験装置
WO2006011579A1 (en) Programmable controller
JPH03149629A (ja) メモリ試験方式
JPS62139050A (ja) 保守診断処理装置管理による命令試験方式
JPS61116661A (ja) 臨床検査システムにおけるリアルタイム前回値比較方式
JPS6078362A (ja) 自動試験装置の機能チエツク方式
JPS62221787A (ja) プリント板自動検査装置
JPS60226132A (ja) 半導体デバイス用試験装置
JPH07170265A (ja) 複数ノードシステム
JPS62175838A (ja) シフトアウト・デ−タの収集方式
JPS61221837A (ja) コンピユ−タの検査方法
JPS62175837A (ja) シフトイン・デ−タのセツト方式
JPH02294740A (ja) 計算機の検査方式
JP2851496B2 (ja) 半導体試験装置
JPH06282454A (ja) 自動故障診断方式
JPS6139136A (ja) 情報処理装置の検査方式
JPS6250858B2 (ja)
JPH01216437A (ja) 情報処理装置の試験方法
JPS61250745A (ja) マイクロプログラム制御装置の検査装置
JPS62237850A (ja) 故障診断方式
JPS63193235A (ja) 条件コ−ド検査方法
JPH01134539A (ja) マイクロプログラムトレース方式
JPH01154245A (ja) 故障箇所自動表示方式
JPH0259808A (ja) 計算機システム立上げ時の構成制御方式