JPH11260931A - 半導体集積回路装置の市場故障率推定方法、半導体集積回路装置の製造方法及びテスト用半導体集積回路装置 - Google Patents

半導体集積回路装置の市場故障率推定方法、半導体集積回路装置の製造方法及びテスト用半導体集積回路装置

Info

Publication number
JPH11260931A
JPH11260931A JP10085012A JP8501298A JPH11260931A JP H11260931 A JPH11260931 A JP H11260931A JP 10085012 A JP10085012 A JP 10085012A JP 8501298 A JP8501298 A JP 8501298A JP H11260931 A JPH11260931 A JP H11260931A
Authority
JP
Japan
Prior art keywords
failure rate
integrated circuit
semiconductor integrated
circuit device
market
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10085012A
Other languages
English (en)
Inventor
Takehiro Hashimoto
剛裕 橋本
Yutaka Tanaka
豊 田中
Tetsuya Asami
哲也 浅見
Yoichi Sato
洋一 佐藤
Noriaki Yamiya
徳明 屋宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP10085012A priority Critical patent/JPH11260931A/ja
Priority to US09/265,876 priority patent/US6223097B1/en
Publication of JPH11260931A publication Critical patent/JPH11260931A/ja
Priority to US09/621,452 priority patent/US6445002B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 全品種の加速試験を行わずに最適な初期故障
スクリーニング条件を設定する半導体装置及びその製品
開発・量産方法を提供する。 【解決手段】 半導体装置の製品開発・量産において、
全品種の加速試験を行わずに、それぞれの品種の市場故
障率を個々に予測し、最適な初期故障スクリーニング条
件を設定する。少量多品種の半導体製品を開発・量産す
る際、その全ての品種の加速試験を行わずにテスト用半
導体装置を用いてそれぞれの品種の市場故障率を個々に
推定する。まず開発・量産される全ての品種を幾つか
の品種群に分類する。この品種群の平均的な素子数、
ゲート面積、多層配線長、ホール個数を持ったテスト用
半導体装置を開発する。このテスト用半導体装置は故障
原因の特定のし易さに主眼をおいた設計を行う。即ちテ
スト用半導体装置はその品種群毎にその品種の主たる特
徴（デザインルール、ＭＯＳＦＥＴ構造配線構造等）を
有し、テスター解析で容易に故障箇所の特定を行うこと
ができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、少量多品種の半導
体集積回路装置に関するものであり、特に少量多品種の
半導体集積回路装置の製品開発・量産においてそれぞれ
の品種の市場故障率を個々に予測し最適な初期故障スク
リーニング条件を設定する半導体集積回路装置の市場故
障率推定方法、半導体集積回路装置の製造方法及びテス
ト用半導体集積回路装置に関する。
【０００２】
【従来の技術】従来のＡＳＩＣ(Application Specific
IC) などの少量多品種半導体集積回路装置（以下、半導
体装置という）を開発し、これを基に製品を量産するプ
ロセスは、次の通りである。まず、どのようなグループ
を形成するか品種群開発決定を行う。品種群が決まった
らどのようなテスト用半導体装置を用いて開発するかを
決定する。テスト用半導体装置が決定されてからトラン
ジスタ単体、アルミニウム配線、コンタクトなどの信頼
性を決定する。次に、半導体集積回路装置としての信頼
性を決定してプロセス開発を終了する。次に、薄膜形
成、露光、エッチングなどのウェーハ処理を行ってウェ
ーハに集積回路が形成されたチップを形成する。次に、
ダイシング処理、ボンディング、パッケージングなどの
アセンブリ処理を行ってテスト製品を完成する。形成さ
れたテスト製品に基づいて半導体装置の信頼性を評価す
る。以上が、開発段階であり、開発に並行して多品種の
製品１、２、・・・、ｎの量産を順次行う。製品１の製
造工程では、マスク作成、サンプル出荷、量産を順次行
う。製品２、製品３・・・についてもその製造を順次行
う。
【０００３】
【発明が解決しようとする課題】少量多品種の半導体製
品の開発・量産において、各品種毎に加速試験を行うこ
とで個々の品種の市場故障率を予測し、最適な初期故障
スクリーニングを設定している。これに基づいて半導体
装置の信頼性評価を行っている。その為、開発に多大な
労力と期間を要し、量産では初期故障スクリーニングの
最適化が非常に困難であった。開発にかかる多大な労力
と期間の削減、量産での市場故障率の増減に対応する初
期故障スクリーニング条件の最適化システムを構築する
ことにより、常に安定した信頼性を持った製品を提供す
ることが必要である。本発明は、このような事情により
なされたものであり、全品種の加速試験を行わずに最適
な初期故障スクリーニング条件を設定する半導体装置及
びその製品開発・量産方法を提供する。
【０００４】
【課題を解決するための手段】本発明は、上記の課題を
解決するために、半導体装置の製品開発・量産におい
て、全品種の加速試験を行わずに、それぞれの品種の市
場故障率を個々に予測し、最適な初期故障スクリーニン
グ条件を設定することを特徴とする。すなわち、本発明
の半導体集積回路装置の市場故障率推定方法は、多品種
からなる半導体集積回路装置を複数の品種群に分ける段
階と、各品種群の各代表品種の加速試験を行い、この加
速試験の結果に基づいて市場故障率を予測する段階と、
この市場故障率に基づいてその品種群の他の品種の市場
故障率を推定する段階とを具備したことを特徴としてい
る。前記品種群は、主たる特徴を共通するものとして分
けるようにしても良い。前記主たる特徴には、デザイン
ルールＭＯＳ構造及び配線構造が含まれているようにし
ても良い。前記市場故障率を予測する段階において、前
記加速試験で発生した故障品のテスタ解析を行って故障
原因を同定し、同定された故障原因毎に前記加速試験条
件下における前記代表品種自身の市場故障率を求めるよ
うにしても良い。
【０００５】前記代表品種にはテスト用半導体集積回路
装置を用いるようにしても良い。前記他の品種の市場故
障率を推定する段階において、前記代表品種自身の故障
原因毎の市場故障率より、この品種群に含まれる全ての
品種に対し、各々の固有の規模に換算して、その品種の
一般使用条件下での市場故障率を個々の故障原因毎に推
定し、それぞれの品種毎に推定した使用条件下での故障
原因毎の市場故障率の合計をその品種としての市場故障
率と推定するようにしても良い。前記個々の故障原因
は、多層配線のショート、各層を接続するホールのオー
プンもしくはゲート酸化膜の経時破壊であるようにして
も良い。前記テスト用半導体集積回路装置は、テスタ解
析で容易に故障箇所を特定することができる構造を有す
るようにしても良い。
【０００６】本発明の半導体集積回路装置の製造方法
は、前記半導体集積回路装置の市場故障率推定方法に基
づいて前記品種群の市場故障率を適正化することを第１
の特徴としている。前記各品種群の各々の品種毎にその
初期故障スクリーニング条件を適正化して前記品種群の
市場故障率を適正化するようにしても良い。また、本発
明の半導体集積回路装置の製造方法は、製造ラインにお
いて前記半導体集積回路装置の市場故障率推定方法に基
づいて個々の品種毎に市場故障率を定期的に、かつ継続
して推定し、製造ラインの変動に伴う市場故障率の増減
に対応して品種毎にその初期故障スクリーニング条件を
見直すことを第２の特徴としている。
【０００７】本発明のテスト用半導体集積回路装置は、
前記半導体集積回路装置の市場故障率推定方法を可能に
することを特徴としている。製品化された半導体集積回
路装置よりテスタ解析で容易に故障箇所の特定を行うこ
とができる構造を有するようにしても良い。１２個のＭ
ＯＳトランジスタ又は６個のＭＯＳトランジスタのＳＲ
ＡＭブロックアレイを具備するようにしても良い。ＭＯ
Ｓトランジスタゲートの上層にはメタル配線が重ならな
いようにしても良い。前記品種群に含まれる製品の主た
る特徴であるゲート面積、配線長、ホール数のそれぞれ
の平均よりも十分大きくしても良い。
【０００８】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。本発明の少量多品種半導体集積回路
装置（即ち半導体装置）は、次のように量産化が行われ
る。少量多品種の半導体集積回路装置を開発し、これを
基に製品を量産するプロセスは、前述の従来技術と同様
である。図３は、そのプロセスを示すフローチャート図
である。まず、 どのようなグループを形成するか品
種群開発決定を行う。 品種群が決まったらどのよう
なテスト用半導体装置を用いて開発するか決定する。
テスト用半導体装置が決定されてからトランジスタ単
体、アルミニウム配線、コンタクトなどの信頼性を決定
する。 次に、半導体集積回路装置としての信頼性を
決定する。 プロセス開発を終了する。 次に、薄
膜形成、露光、エッチングなどのウェーハ処理を行って
ウェーハに集積回路が形成されたチップを形成する。
次に、ダイシング処理、ボンディング、パッケージン
グなどのアセンブリ処理を行ってテスト製品を完成す
る。 形成されたテスト製品に基づいて半導体装置の
信頼性を評価する。
【０００９】以上が開発段階の工程であるが、開発に並
行して多品種の製品１、２、・・・、ｎの量産を順次行
う。製品１の製造工程では、マスク作成工程、サン
プル出荷、量産を行う。そして製品２、製品３・・・
の製造を順次行う。この場合開発段階における半導体装
置の信頼性評価は随時行われて製品量産工程に反映され
ている。本発明は、前述の半導体装置の信頼性評価を迅
速適確に行うために市場故障率を推定するものである。
まず、少量多品種の半導体製品を開発・量産する際、そ
の全ての品種の加速試験を行わずに、テスト用半導体装
置を用いてそれぞれの品種の市場故障率を個々に推定す
る方法を説明する。
【００１０】まず開発・量産される全ての品種を幾つ
かの品種群に分類する。ここで説明する半導体装置は、
ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ及びＣＭ
ＯＳで構成され、さらに同一プロセスで製造される半導
体製品を一つの品種群としている。この品種群の平均
的な素子数、ゲート面積、多層配線長、ホール個数を持
ったテスト用半導体装置を開発する。このテスト用半導
体装置は、故障箇所の同定を容易化する為に６個のトラ
ンジスタで構成されたＳＲＡＭとし、故障原因の特定の
し易さに主眼をおいた設計を行う。すなわち、このテス
ト用半導体装置は、その品種群毎にその品種の主たる特
徴（デザインルール、ＭＯＳＦＥＴ構造配線構造等）を
有し、かつテスター解析で容易に故障箇所の特定を行う
ことができる。
【００１１】図１は、この実施例に用いられる基本的に
ＳＲＡＭを含むテスト用半導体装置の平面図である。図
２は、ＳＲＡＭの回路図である。ＳＲＡＭのメモリセル
は、６個のトランジスタから構成され、２つのＰＭＯＳ
トランジスタと２つのＮＭＯＳトランジスタからなるフ
リップフロップと、さらにＮＭＯＳトランジスタからな
る２つのトランスファゲートとを具備している。フリッ
プフロップを構成する第１及び第２のＰＭＯＳトランジ
スタＰ１、Ｐ２は、そのソース／ドレインが電源電圧Ｖ
DDに接続され、第１及び第２のＮＭＯＳトランジスタＮ
１、Ｎ２は、そのソース／ドレインが接地電位ＶSSに接
続されている。第１及び第２のＰＭＯＳトランジスタＰ
１、Ｐ２のドレイン／ソースは、それぞれ第１及び第２
のＮＭＯＳトランジスタＮ１、Ｎ２のドレイン／ソース
に接続されている。第１のＰＭＯＳトランジスタＰ１及
び第１のＮＭＯＳトランジスタＮ１のゲート同士が接続
され、これらのゲートは、第２のＰＭＯＳトランジスタ
Ｐ２及び第２のＮＭＯＳトランジスタＮ２のドレイン／
ソースに接続されている。第２のＰＭＯＳトランジスタ
Ｐ２及び第２のＮＭＯＳトランジスタＮ２のゲート同士
が接続され、これらのゲートは、第１のＰＭＯＳトラン
ジスタＰ１及び第１のＮＭＯＳトランジスタＮ１のドレ
イン／ソースに接続されている。
【００１２】トランスファゲートを構成する第３のＮＭ
ＯＳトランジスタＮ３は、ソース／ドレインがビット線
ＢＬに接続され、ドレイン／ソースが第１のＰＭＯＳト
ランジスタＰ１及び第１のＮＭＯＳトランジスタＮ１の
ドレイン／ソースのそれぞれに接続されている。トラン
スファゲートを構成する第４のＮＭＯＳトランジスタＮ
４は、ソース／ドレインがビット線 /ＢＬ（「 /」は、
反転信号を表わしている。以下同じ）に接続され、ドレ
イン／ソースが第２のＰＭＯＳトランジスタＰ２及び第
２のＮＭＯＳトランジスタＮ２のドレイン／ソースのそ
れぞれに接続されている。第１及び第２のＮＭＯＳトラ
ンジスタＮ１、Ｎ２のゲートは、それぞれワード線ＷＬ
に接続されている。
【００１３】このテスト用半導体装置は、量産用の半導
体装置とは各部分の配置構成が異なり、通常の半導体装
置における物理解析で行われる最上層の表面観察、観察
層の剥離、下層の表面観察という一連の作業を容易に行
うことができる様に設計される。また、テスターによる
電気的解析により多層配線のオープン故障か各層を接続
しているホールのオープン故障かが判別出来る様な設計
上の工夫を施す。さらに、ゲート酸化膜の経時破壊箇所
をホットエレクトロン解析等にて容易に同定出来る様
に、各トランジスタのゲート上に上層のメタル配線が通
らない様な設計上の工夫を施す。
【００１４】次に、このテスト用半導体装置の加速試
験（例えば、高温試験）を行う。そして、この加速装
置で発生した故障品のテスター解析を行って故障箇所を
特定する。その後、特定された故障箇所の物理解析を
行って故障原因を同定する。加速試験で発生した故障品
は、この半導体装置が６個のトランジスタで構成された
ＳＲＡＭであるので、すぐに不良ビットを同定し、前述
した設計上の工夫によりただちに故障原因を特定するこ
とが可能になる。次に、同定された故障原因毎に、加
速試験条件下におけるこの半導体装置自身の市場故障率
を求める。この半導体装置自身の故障原因毎の市場故
障率により、この品種群に含まれる全ての品種に対し、
各々の固有の規模に換算して、その品種の一般使用条件
下での市場故障率を個々の故障原因毎に推定する。例え
ば、多層配線のショート故障であれば、多層配線長、各
層を接続するホールのオープン故障であれば、ホール
数、ゲート酸化膜の経時破壊であればゲート酸化膜面積
により、適切な関数を使用してそれぞれの品種個々の市
場故障率を推定する。それぞれの品種毎に推定した使
用条件下での故障原因毎の市場故障率の合計がその品種
としての市場故障率となる。
【００１５】ある品種群の製造プロセス立ち上げ段階に
おいて、本発明の半導体装置を利用することにより信頼
性故障の原因が容易に解明され、早期に信頼性を向上さ
せることが出来る。また、この半導体装置を定期的に製
造・評価することにより、信頼性故障原因までを含めた
製造ラインのレベルを常にモニターすることが可能とな
る。従って、その時々における個々の製品の初期故障ス
クリーニング条件を個々の製品毎に適正化することが可
能となり、製造ラインの揺らぎに依存せず、一定の信頼
性が保証された製品を出荷することができる。また、生
産者としても過剰なスクリーニングを行う必要がなくな
る。
【００１６】次に、少量多品種の半導体製品を量産する
際に、その初期故障スクリーニング条件を、それぞれの
品種毎に設定する方法を説明する。 前述のそれぞれの品種の市場故障率をここに推定する
方法と同様の手法を用い、各条件（一般的に温度・電圧
は、一定であり時間がパラメータとなる）での初期故障
スクリーニング実施後の市場故障率を、個々の品種毎に
推定する。次に、それぞれの品種毎に、その品種の目
標とする市場故障率を満たすために必要な条件で初期故
障スクリーニングを行う。一般に温度・電圧は一定であ
り、目標とする市場故障率を満たすために必要な時間
（つまり図４に示す初期故障期を表わす）を品種毎に設
定する。図４は、製品化された半導体集積回路装置の瞬
間故障率の時間的経過を示す特性図である。縦軸が瞬間
故障率、横軸が時間を現す。
【００１７】次に、少量多品種の半導体製品を量産する
際に、製造ラインの変動に伴う市場故障率の増減に対応
した初期故障スクリーニング条件を適正化する方法を説
明する。 それぞれの製造ラインにおいて、前述のように半導体
装置の製造〜加速試験を定期的に行う。それぞれの製
造ラインである時期に製造された少量多品種の半導体製
品の初期故障スクリーニング後の市場故障率を上記の方
法で個々の品種毎に推定する。それぞれの品種毎に、
その品種の目標とする市場故障率を満たす為に必要な条
件に初期故障スクリーニング条件を見直す。一般に、初
期故障率が低減されればスクリーニング時間を短くし、
市場故障率が増加したならばスクリーニング時間を長く
する。それぞれの製造ラインにおいて前述のように半
導体装置の製造／加速試験を定期的に行う。このような
プロセスにより常に適正な条件で初期故障スクリーニン
グを行うことができる。従って、常に安定した信頼性を
持つ製品を出荷でき、さらに過剰なスクリーニングを行
うという無駄を省くことができる。
【００１８】次に、図１に示された本発明の半導体装置
を説明する。この半導体装置は、ＣＭＯＳで構成され、
かつ同一のデザインルールで開発される半導体集積回路
装置を一つの品種群とした時のこの品種群の主な特徴を
持ち、かつテスター解析で容易に故障箇所の特定を行う
ことができる。この半導体装置は、品種群のほとんどの
品種の市場故障率を推定するに足る充分な規模を有し、
大規模な素子数・ゲート面積・多層配線長・ホール個数
を持っており、この品種群共通の最小デザインルールは
全て盛り込まれている。この半導体装置は、６個トラン
ジスタ或いは１２個トランジスタで構成されるＳＲＡＭ
（図１では、６個トランジスタ）のブロックアレイであ
り、テスター解析にて容易に故障ビットを特定できる。
更に、このＳＲＡＭは１ビット内での故障箇所を特定し
易いことに主眼をおいて以下のような設計上の工夫がさ
れている。 ・多層配線において各層の配線が可能な限り重ならない
様にする。 ・ゲート酸化膜破壊箇所を容易に同定できる様に、即ち
ホットエレクトロン顕微鏡でのホットエレクトロン発光
を容易に観察できるように、トランジスタのゲート上に
は可能な限りメタル配線が重ならない様にする。 ・テスター解析により多層配線のオープンか、もしくは
各層を接続するホールのオープンかが判別できる様にす
る。
【００１９】この半導体装置は、ゲート酸化膜破壊・多
層配線又はホールのオープンショートを充分検出するよ
うにスタンバイ状態が設定出来る回路になっており、更
にＳＲＡＭブロックを幾つかづつ縮め、それぞれの単位
毎の電源を独立させることで、スタンバイリークがどこ
で起きているかがテスターで分離できるようになってい
る。これによりホットエレクトロン顕微鏡によるホット
エレクトロン解析に費やされる時間を短縮することがで
きる。また、この半導体装置は、ＳＲＡＭブロックアレ
イであるがロジックテスターで評価可能である。ロジッ
クテスターから得られるデータよりＦａｉｌ・Ｂｉｔ・
Ｍａｐを作成することができる。代表的な加速試験であ
るＨＴＯ（高温試験 :High-Tenperature-Opeation)を長
大なファンクションパターンを用いないで、かつ、制御
ピン数の少ないバーイン装置でも加速試験可能な様に内
部クロックでＳＲＡＭを動作させられる回路を搭載させ
ることができる。
【００２０】次に、品種群を代表する半導体装置からそ
の品種群に含まれる品種の市場故障率を推定する方法を
説明する。例えば、多層配線のショートであれば多層配
線長、各層を接続するホールのオープンであればホール
の数、ゲート酸化膜の経時破壊であればゲート酸化膜面
積、という様に各故障原因毎に適切な関数を使用して各
品種の市場故障率を推定し、それぞれの故障原因毎の市
場故障率を合計することにより品種の市場故障率を推定
できる。更に、本発明においては、この半導体装置は、
故障箇所を容易に同定出来るという特徴を生かし、歩留
まりの向上にも使用可能である。本発明は、上記実施例
に示したＳＲＡＭに限らない。他の半導体メモリや論理
回路などを含む半導体装置（少量多品種半導体集積回路
装置）に適用することができる。
【００２１】
【発明の効果】少量多品種の半導体集積回路装置を製品
開発・量産する場合において、すべての品種の加速試験
を行わないことにより、早期の信頼性向上及び初期故障
スクリーニング条件の最適化を行うことができ、その結
果製品の効率的な開発・量産が可能になる。
【図面の簡単な説明】
【図１】本発明のテスト用半導体装置（ＩＣ）の模式平
面図。
【図２】図１のテスト用ＩＣに含まれるＳＲＡＭの回路
図。
【図３】本発明の半導体装置の量産プロセスのフローチ
ャート図。
【図４】製品の故障率の時間的推移を示す特性図。
【符号の説明】
Ｐ１、Ｐ２・・・ＰチャネルＭＯＳトランジスタ、 Ｎ１、Ｎ２、Ｎ３、Ｎ４・・・ＮチャネルＭＯＳトラン
ジスタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浅見 哲也 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 (72)発明者 佐藤 洋一 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 (72)発明者 屋宮 徳明 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 多品種からなる半導体集積回路装置を複
    数の品種群に分ける段階と、 各品種群の各代表品種の加速試験を行い、この加速試験
    の結果に基づいて市場故障率を予測する段階と、 この市場故障率に基づいてその品種群の他の品種の市場
    故障率を推定する段階とを具備したことを特徴とする半
    導体集積回路装置の市場故障率推定方法。
  2. 【請求項２】 前記品種群は、主たる特徴を共通するも
    のとして分け、前記主たる特徴には、デザインルール、
    ＭＯＳ構造及び配線構造が含まれていることを特徴とす
    る請求項１に記載の半導体集積回路装置の市場故障率推
    定方法。
  3. 【請求項３】 前記市場故障率を予測する段階におい
    て、前記加速試験で発生した故障品のテスタ解析を行っ
    て故障原因を同定し、この同定された故障原因毎に前記
    加速試験条件下における前記代表品種自身の市場故障率
    を求めることを特徴とする請求項１又は請求項２に記載
    の半導体集積回路装置の市場故障率推定方法。
  4. 【請求項４】 前記他の品種の市場故障率を推定する段
    階において、前記代表品種自身の故障原因毎の市場故障
    率より、この品種群に含まれる全ての品種に対し、各々
    の固有の規模に換算して、その品種の一般使用条件下で
    の市場故障率を個々の故障原因毎に推定し、それぞれの
    品種毎に推定した使用条件下での故障原因毎の市場故障
    率の合計をその品種としての市場故障率と推定すること
    を特徴とする請求項１乃至請求項３のいずれかに記載の
    半導体集積回路装置の市場故障率推定方法。
  5. 【請求項５】 請求項１乃至請求項４のいずれかに記載
    の半導体集積回路装置の市場故障率推定方法に基づいて
    前記品種群の市場故障率を適正化することを特徴とする
    半導体集積回路装置の製造方法。
  6. 【請求項６】 前記各品種群の各々の品種毎にその初期
    故障スクリーニング条件を適正化して前記品種群の市場
    故障率を適正化することを特徴とする請求項５に記載の
    半導体集積回路装置の製造方法。
  7. 【請求項７】 製造ラインにおいて請求項１乃至請求項
    ４のいずれかに記載の半導体集積回路装置の市場故障率
    推定方法に基づいて個々の品種毎に市場故障率を定期的
    に、かつ継続して推定し、製造ラインの変動に伴う市場
    故障率の増減に対応して品種毎にその初期故障スクリー
    ニング条件を見直すことを特徴とする半導体集積回路装
    置の製造方法。
  8. 【請求項８】 請求項１乃至請求項４のいずれかに記載
    の半導体集積回路装置の市場故障率推定方法を可能にす
    るテスト用半導体集積回路装置。
  9. 【請求項９】 ＭＯＳトランジスタゲート上層はメタル
    配線が重ならないように構成されていることを特徴とす
    る請求項８に記載のテスト用半導体集積回路装置。
  10. 【請求項１０】 前記品種群に含まれる製品の主たる特
    徴であるゲート面積配線長、ホール数それぞれの平均よ
    りも十分大きいことを特徴とする請求項８又は請求項９
    のいずれかに記載のテスト用半導体集積回路装置。
JP10085012A 1998-03-15 1998-03-15 半導体集積回路装置の市場故障率推定方法、半導体集積回路装置の製造方法及びテスト用半導体集積回路装置 Pending JPH11260931A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10085012A JPH11260931A (ja) 1998-03-15 1998-03-15 半導体集積回路装置の市場故障率推定方法、半導体集積回路装置の製造方法及びテスト用半導体集積回路装置
US09/265,876 US6223097B1 (en) 1998-03-15 1999-03-11 Semiconductor integrated circuit device, method of estimating failure ratio of such devices on the market, and method of manufacturing the devices
US09/621,452 US6445002B1 (en) 1998-03-15 2000-07-21 SRAM-based semiconductor integrated circuit testing element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10085012A JPH11260931A (ja) 1998-03-15 1998-03-15 半導体集積回路装置の市場故障率推定方法、半導体集積回路装置の製造方法及びテスト用半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH11260931A true JPH11260931A (ja) 1999-09-24

Family

ID=13846844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10085012A Pending JPH11260931A (ja) 1998-03-15 1998-03-15 半導体集積回路装置の市場故障率推定方法、半導体集積回路装置の製造方法及びテスト用半導体集積回路装置

Country Status (2)

Country Link
US (2) US6223097B1 (ja)
JP (1) JPH11260931A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755665B1 (ko) * 2005-11-23 2007-09-05 삼성전자주식회사 반도체 집적 회로 장치의 수율 향상 방법 및 수율 향상시스템

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60122854T2 (de) * 2001-02-20 2007-03-08 F. Hoffmann-La Roche Ag Lineare Küvettenmatrix, damit gebaute zweidimensionale Küvettenmatrix und solche zweidimensionale Küvettenmatrizen umfassendes System
US7194366B2 (en) * 2001-10-19 2007-03-20 Auburn University System and method for estimating reliability of components for testing and quality optimization
US7840803B2 (en) 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
US7069103B1 (en) * 2002-06-28 2006-06-27 Advanced Micro Devices, Inc. Controlling cumulative wafer effects
JP4429593B2 (ja) * 2002-11-22 2010-03-10 パナソニック株式会社 半導体装置のレイアウト検証方法
JP4234162B2 (ja) * 2006-08-31 2009-03-04 インターナショナル・ビジネス・マシーンズ・コーポレーション 製品に仮想属性を割り当てるためのシステム、方法、およびプログラムならびに製品に発生した事象の原因をトレースするためのシステム、方法、およびプログラム
TWI681542B (zh) * 2016-05-04 2020-01-01 聯華電子股份有限公司 靜態隨機存取記憶體的佈局圖案
CN114169279A (zh) * 2020-11-03 2022-03-11 台湾积体电路制造股份有限公司 集成电路设计方法、系统和计算机程序产品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09197021A (ja) * 1996-01-16 1997-07-31 Sony Corp 半導体回路内部信号確認回路および方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400263A (en) * 1992-04-06 1995-03-21 Hewlett-Packard Company Apparatus and method for specifying the flow of test execution and the binning for a testing system
US5361232A (en) * 1992-11-18 1994-11-01 Unisys Corporation CMOS static RAM testability
JPH0821807B2 (ja) * 1993-04-07 1996-03-04 日本電気株式会社 マイクロ波回路モジュールの製造装置
US5379260A (en) * 1993-09-30 1995-01-03 Sgs-Thomson Microelectronics, Inc. Memory cell having a super supply voltage
US5538141A (en) * 1994-09-27 1996-07-23 Intel Corporation Test flow assurance using memory imprinting
DE4446966A1 (de) * 1994-12-28 1996-07-04 Itt Ind Gmbh Deutsche Informationssystem zur Produktionskontrolle
US5589765A (en) * 1995-01-04 1996-12-31 Texas Instruments Incorporated Method for final testing of semiconductor devices
US5761064A (en) * 1995-10-06 1998-06-02 Advanced Micro Devices, Inc. Defect management system for productivity and yield improvement
US5828578A (en) * 1995-11-29 1998-10-27 S3 Incorporated Microprocessor with a large cache shared by redundant CPUs for increasing manufacturing yield
US5898186A (en) * 1996-09-13 1999-04-27 Micron Technology, Inc. Reduced terminal testing system
KR100240883B1 (ko) * 1997-02-06 2000-01-15 윤종용 Cmos sram 장치
KR100216066B1 (ko) * 1997-05-20 1999-08-16 윤종용 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09197021A (ja) * 1996-01-16 1997-07-31 Sony Corp 半導体回路内部信号確認回路および方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755665B1 (ko) * 2005-11-23 2007-09-05 삼성전자주식회사 반도체 집적 회로 장치의 수율 향상 방법 및 수율 향상시스템

Also Published As

Publication number Publication date
US6223097B1 (en) 2001-04-24
US6445002B1 (en) 2002-09-03

Similar Documents

Publication Publication Date Title
US6901564B2 (en) System and method for product yield prediction
CN100463103C (zh) 半导体器件生产系统和半导体器件生产方法
US7706202B2 (en) Semiconductor device having electrical fuses with less power consumption and interconnection arrangement
KR910003147B1 (ko) 반도체집적회로와 그 시험방법
US7667231B2 (en) Automatic on-die defect isolation
JPH075231A (ja) 半導体回路の信頼性をスクリーニングするための方法と装置
JP2004006857A (ja) 集積回路チップ及びそれの製造方法
US7229858B2 (en) Semiconductor wafer and semiconductor device manufacturing method using the same
JPH11260931A (ja) 半導体集積回路装置の市場故障率推定方法、半導体集積回路装置の製造方法及びテスト用半導体集積回路装置
JP2006054450A (ja) 自己遮蔽機能を有する半導体ウェーハ及びそれのテスト方法
US6701477B1 (en) Method for identifying the cause of yield loss in integrated circuit manufacture
US6950355B2 (en) System and method to screen defect related reliability failures in CMOS SRAMS
JP4773078B2 (ja) 電源電圧測定装置及び方法
US6426650B1 (en) Integrated circuit with metal programmable logic having enhanced reliability
US7111257B2 (en) Using a partial metal level mask for early test results
US5252508A (en) Apparatus and method for the fabrication of semiconductor circuits
Desineni et al. Hard to find, easy to find systematics; just find them
JP4973254B2 (ja) 評価方法および半導体装置の製造方法
Brozek Short flow characterization vehicle (test chip) usage in advanced technology development and yield improvement
Ouyang et al. Yield learning methodology in early technology development
US20150294738A1 (en) Test structure and method of testing a microchip
Kim et al. SRAM Bitcell Defect Identification Methodology Using Electrical Failure Analysis Data
Chan et al. Ring oscillator yield learning methodologies for CMOS technology research
Gloor Embedded memory analysis for standard cell asic yield enhancement
Appello et al. Rapid root cause analysis and process change validation with design-centric volume diagnostics in production yield enhancement

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080929

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081007

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081031