KR19980084031A - 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법 - Google Patents

반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법 Download PDF

Info

Publication number
KR19980084031A
KR19980084031A KR1019970019601A KR19970019601A KR19980084031A KR 19980084031 A KR19980084031 A KR 19980084031A KR 1019970019601 A KR1019970019601 A KR 1019970019601A KR 19970019601 A KR19970019601 A KR 19970019601A KR 19980084031 A KR19980084031 A KR 19980084031A
Authority
KR
South Korea
Prior art keywords
inspection
lot
bin
test
upper limit
Prior art date
Application number
KR1019970019601A
Other languages
English (en)
Other versions
KR100216066B1 (ko
Inventor
정광웅
이안성
김재영
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970019601A priority Critical patent/KR100216066B1/ko
Priority to JP34527197A priority patent/JP3198272B2/ja
Priority to TW086119534A priority patent/TW353212B/zh
Priority to FR9716694A priority patent/FR2763716B1/fr
Priority to DE19758077A priority patent/DE19758077B4/de
Priority to CNB971261547A priority patent/CN1155069C/zh
Priority to US09/080,192 priority patent/US6055463A/en
Publication of KR19980084031A publication Critical patent/KR19980084031A/ko
Application granted granted Critical
Publication of KR100216066B1 publication Critical patent/KR100216066B1/ko
Priority to US09/517,445 priority patent/US6223098B1/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/34—Sorting according to other particular properties
    • B07C5/344—Sorting according to other particular properties according to electric or electromagnetic properties
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q50/00—Information and communication technology [ICT] specially adapted for implementation of business processes of specific business sectors, e.g. utilities or tourism
    • G06Q50/04—Manufacturing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32218—Sort workpieces as function of quality data
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Business, Economics & Management (AREA)
  • Health & Medical Sciences (AREA)
  • Strategic Management (AREA)
  • Tourism & Hospitality (AREA)
  • Marketing (AREA)
  • Human Resources & Organizations (AREA)
  • General Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Economics (AREA)
  • Primary Health Care (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • General Factory Administration (AREA)

Abstract

IC 소자의 검사공정에서 발생하는 여러 데이터를 통합관리하고 검사공정을 일률적으로 자동제어하며 검사 결과 데이터를 검사 BIN 항목별로 분석하는 검사공정 제어 시스템 및 제어방법에 관한 것으로서, 실제로 IC 소자에 대한 검사를 로트별로 진행하는 복수의 검사기와, 로트 판정용, 검사 진행 모니터용 및 검사 데이터 분석용 데이터 베이스를 구비하는 호스트 컴퓨터 및 복수의 분산 컴퓨터를 구비하는 제어 시스템을 사용하고 여러 로트에 대한 검사 결과를 이용하여 결정된 검사 BIN 항목 각각에 대한 BIN 상한과 검사 결과 데이터를 비교하여 로트에 대한 판정을 하고, BIN 상한을 초과하는 BIN 항목이 있는 경우에는 BIN 항목별로 데이터 분석을 한다. 본 발명에 의하면 검사공정에서 발생하는 문제를 실시간으로 해결할 수 있고 품질보증검사에서 샘플링 검사를 생략할 수도 있으며, 이상 발생 로트를 조기에 발견할 수 있고 웨이퍼 제조공정이나 조립공정 등에 기인하는 이상을 지속적으로 관리하는 것이 가능하다.

Description

반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법
본 발명은 반도체 집적회로 소자의 검사공정에 관한 것으로서, 보다 구체적으로는 검사공정의 각 단계에서 발생하는 여러 데이터를 통합 관리하여 전체 검사공정을 일률적으로 자동제어하는 집적회로 소자 검사공정 제어 시스템 및 제어방법에 관한 것이다.
반도체 집적회로 소자(이하, 'IC 소자'라 함)는 수백가지의 공정을 거쳐 제조되며, 제조된 모든 IC 소자는 출하되기 전에 원하는 특성과 기능을 갖는지 확인하기 위하여 검사공정을 거쳐야 한다. 검사공정은 크게 양산검사(final test)와 품질보증 검사(Quality Assurance test; 출하검사라고도 함)로 나눌 수 있는데, 양산검사에서는 웨이퍼 제조공정과 조립공정이 끝난 모든 IC 소자를 일일이 검사하여 불량유무를 판단한다. 양산검사에는 IC 소자가 로트(lot)별로 공급되는데, 같은 로트에 들어 있는 IC 소자는 모두 동일한 공정 조건에서 제조된 동일소자이며 한 로트에는 예컨대, 2000개의 IC 소자가 들어 있다. 양산검사의 결과에 따라 IC 소자는 BIN 항목별로 분류되는데, 예컨대 BIN 1으로 분류된 소자는 원하는 특성을 만족하는 정상 소자이며 BIN 7로 분류된 소자는 불량이면서 불량원인이 과다한 누설전류에 의한 것이다. 검사 BIN 항목은 제조업체나 검사대상 소자에 따라 달라질 수 있는데, BIN 1을 정상소자로 분류하는 것은 거의 통일되어 있는 것이 현실이다. 품질보증 검사에서는 양산검사에서 일정한 수율 이상으로 합격한 (예컨대, BIN 1으로 분류된) IC 소자 중 일부를 임의로 취하여 다시 검사하여 양산검사의 결과를 확인하고 고객이 원하는 수준의 품질을 보장하기 위해 샘플링(sampling) 검사를 한 후 합격한 소자들을 최종 제품으로 출하한다.
한편, 최근 반도체 시장은 고객의 취향이 다양해지면서 소량 다품종화 및 고기능화되어 가고 제품의 라이프 사이클이 점점 짧아져가고 있다. 따라서 새로운 IC 소자가 개발된 경우 짧은 시간에 생산의 안정성을 확보하고 양산검사에서 문제가 발생하면 IC 소자의 생산을 위한 수많은 공정 중 어느 공정에 기인한 문제인지 빨리 알아낼 수 있어야 하고 짧은 시간에 원인분석이 이루어져야 한다. 그리고 생산된 제품의 검사공정에 소요되는 시간을 가능한 한 단축시켜야 한다. 이를 위해서는 생산하는 모든 IC 소자를 검사하는 양산검사공정에서 발생하는 데이터를 통합 관리하고 양산검사, 품질보증검사 등 전체 검사공정을 일률적으로 제어하는 것이 필요하게 된다. 또한 생산의 안정성을 확보하기 위해서는 양산검사 공정의 결과 자료를 정확하게 분석하고 이를 설계공정, 제조공정이나 조립공정에 피드백할 것이 요구된다.
본 발명의 목적은 양산검사의 결과 데이터를 통합관리하여 IC 소자의 검사공정에 소요되는 시간을 단축시키는 것이다.
본 발명의 또 다른 목적은 양산검사의 결과 데이터를 정확하게 분석하여 IC 소자의 생산성을 안정시키는 것이다.
본 발명의 또 다른 목적은 양산검사의 결과 데이터를 이용하여 품질보증 검사에서 샘플링 검사를 생략하기 위한 것이다.
본 발명의 또 다른 목적은 양산검사 진행 도중에 검사 중간결과를 실시간으로 분석하여 양산검사공정을 효율적으로 제어하는 것이다.
도1은 본 발명에 따른 검사 공정 제어 시스템의 개략 블록도.
도2는 검사기의 개략 구성도.
도3은 본 발명에 따른 검사 공정 제어방법의 전체 흐름도.
도4는 본 발명에 따른 로트 판정에 사용하기에 적합한 데이터 베이스의 구조도.
도5는 본 발명에 따른 데이터 분석에 사용하기에 적합한 데이터 베이스의 구조도.
도6은 본 발명에 따른 검사 데이터 분석에 사용하기에 적합한 데이터 베이스의 구조도.
도7은 본 발명에 따른 검사 프로그램 셋업 단계의 흐름도.
도8은 본 발명에 따른 양산검사 진행 모니터 알고리즘의 흐름도.
도9는 본 발명에 따른 검사 BIN 상한 결정 알고리즘의 흐름도.
도10은 본 발명에 따른 로트 판정 알고리즘의 흐름도.
도11은 본 발명에 따른 QA 모니터 알고리즘의 흐름도.
도12는 본 발명에 따른 데이터 분석 툴의 흐름도.
도13은 본 발명에 따른 데이터 분석의 일례를 보여주는 그래프.
본 발명에 따른 IC 소자 검사공정 제어 시스템는 실제로 IC 소자의 전기적 특성을 검사하는 복수의 검사기(tester)와, 이 복수의 검사기에서 발생하는 수많은 데이터를 취합하여 필요한 데이터 베이스를 구축하는 호스트 컴퓨터와, 호스트 컴퓨터에서 구축된 데이터 베이스를 이용하여 검사공정 진행상황을 모니터하고 데이터를 분석하는 복수의 분산 컴퓨터를 구비하고 있다.
호스트 컴퓨터에 구축되어 있는 데이터 베이스는 양산 검사가 끝난 로트에 대한 판정을 하기 위한 데이터 베이스와, 양산 검사 진행을 모니터하기 위한 데이터 베이스 및 검사 결과 데이터를 분석하기 위한 데이터 베이스를 포함한다. 로트 판정을 위한 데이터 베이스는 검사 프로그램 이름, 로트 번호, 각각의 BIN 항목으로 분류된 IC 소자의 개수 데이터를 가진다. 양산 검사 진행 모니터 데이터 베이스는 검사기 장비 이름, 검사 모드, 로트 크기, 총 검사수, 총 불량수, 양품수, 개방/단락 불량수, 기타 불량수 데이터를 가진다. 검사 결과 데이터 분석을 위한 데이터 베이스는 소자 이름, 검사 프로그램 이름, 검사용 기판 ID, 검사 시작 시간, 로트 크기, 총 검사수, 총 불량수, 각각의 BIN 항목으로 분류된 IC 소자의 개수 데이터를 가진다.
본 발명에 따른 집적회로 소자 검사공정 제어방법은 검사할 IC 소자와 검사에 필요한 프로그램을 셋업하는 단계, 로트별로 양산검사를 실행하는 단계, 양산검사가 진행되는 동안 검사 데이터를 저장하며 실시간으로 양산검사의 진행을 모니터하는 단계, 양산검사가 완료되었는지 판단하는 단계, 양산검사가 완료된 로트에 대하여 BIN 상한 결정 알고리즘에 의해 결정된 검사 BIN 상한 및 하한을 기준으로 로트 판정을 하는 단계, 로트 판정 결과를 화면표시하고 결과 데이터를 저장하는 단계, 로트 판정 결과에 따라 로트 입고 의뢰하는 단계 및 입고 의뢰된 로트에 대한 QA 모니터를 실시하는 단계를 포함한다.
본 발명에 따른 로트 판정에서는 양산검사에서 일정 수율을 만족하는 로트에 대해서도 검사 BIN 상한을 초과하는 BIN 항목이 일정 비율을 초과하는지 판단하다. 양산검사가 진행될 때 발생한 검사 데이터는 모두 호스트 컴퓨터에 저장되며, 저장된 데이터를 BIN 항목별로 데이터 베이스화하여 검사 BIN 별로 정해진 상한과 비교한다.
검사 BIN 상한의 결정은 검사 항목, 즉 BIN 항목이 수율 판정 항목인가(예컨대, BIN 1), IC 소자의 전기적 특성에 무관한 항목인가(예컨대, 개방/단락 불량) 아니면 IC 소자의 특정 전기적 특성을 검사하기 위한 항목인가(예컨대, 누설 전류 측정)에 따라 다른 결정기준이 적용된다. 검사 BIN 상한은 수율이 95%∼100% 사이에 있는 정상적인 로트를 기준으로 설정하며, 충분한 수의 로트가 검사되어 검사 데이터가 어느 정도 누적된 후에 결정한다. 그리고 검사 BIN 상한은 각 BIN의 불량율에 따라 관리한계선을 차등적으로 적용해야 한다.
이하, 도면을 참조로 본 발명의 실시예를 상세하게 설명한다.
도1은 본 발명에 따른 검사공정 제어 시스템의 개략 블록도이다.
복수의 검사기(12)는 호스트 컴퓨터(14)를 중심으로 서로 연결되어 있다. 호스트 컴퓨터(14)는 UNIX나 VAX 등을 오퍼레이팅 시스템으로 하는 컴퓨터 시스템을 사용할 수 있다. UNIX 시스템은 일반 개인용 컴퓨터(PC)와도 호환성이 좋아 호스트 컴퓨터(14)로 사용하기에 적합하다.
복수의 검사기(12)는 연결망(18)에 의해 호스트 컴퓨터(14)에 접속되어 있는데, 비교적 근거리에 있는 검사기들을 연결하기 위해 이서네트(Ethernet)를 사용하거나 멀리 떨어진 검사기로부터 데이터를 주고 받기 위해서 일반 전화선을 이용한 통신망을 사용하여 연결망(18)을 구성할 수 있다. 이서네트는 최대 10M 바이트/초의 데이터 전송능력, 연결 노드(검사기) 수 100개의 성능을 가지며 설치 비용이 저렴하고 추가 확장이 용이하다는 장점이 있다.
복수의 분산 컴퓨터(16)는 검사공정에서 발생하는 데이터를 분석하고, 이상 발생 경고 메시지를 작업자에게 보내는 등의 역할을 하며, 호스트 컴퓨터(14)와도 연결망(17)에 의해 서로 연결되어 있다. 분산 컴퓨터(16)는 일반적인 개인용 컴퓨터나 워크스테이션을 사용할 수 있다. 연결망(17)은 이서네트나 일반 전화선을 이용한 통신망에 의해 구성될 수 있다.
검사기(12)는 도2에 도시한 것처럼 검사기 본체(20)와 처리기(30; handler)를 구비하고 있다. 처리기(30)는 검사할 소자를 자동으로 공급하는 소자 공급부(36), 검사에 필요한 회로 패턴이 형성되어 있으며 검사기 본체(20)와 케이블(28)에 의해 연결된 검사용 기판(32)이 고정되어 있는 검사부 및 검사가 끝난 소자를 검사 BIN 별로 자동 분류하는 소자 분류부(38)를 구비한다.
검사기 본체(20)는 검사용 기판(32)에 장착된 IC 소자(34)에 여러 가지 검사 신호를 인가하고 출력신호를 측정하는 수 많은 모듈을 포함하는 검사 헤드(26)와, 특정 검사 프로그램에 의해 동작하여 검사 헤드(26)의 기능 및 동작을 제어하는 마이크로 프로세서(22) 및 작업자와 검사기 본체(20) 사이의 인터페이스를 가능하게 하는 입출력 장치(24)를 구비하고 있다. 입출력 장치(24)는 키보드와 화면표시장치, 경보기 등을 포함할 것이다.
검사기(12)는 실제 검사가 진행되는 동안 발생하는 데이터를 연결망을 통해 호스트 컴퓨터(14)에 전송한다. 검사기(12)는 또한 호스트 컴퓨터(14)로부터 데이터를 전송받아 검사할 IC 소자의 셋업을 제어하며 로트(lot)별로 양산검사가 완료되면 호스트 컴퓨터(14)에 로드 판정을 의뢰하고 그 결과에 따라 동작함과 동시에 이를 입출력 장치(24)를 통해 작업자에게 알린다.
호스트 컴퓨터(14)는 복수의 검사기(12)에서 전송된 검사 데이터를 취합한 데이터 베이스를 구비하며 검사공정 진행 중 이상이 발생한 소자에 대한 경고 메시지를 분산 컴퓨터(16)로 보낸다. 그리고 호스트 컴퓨터(14)는 양산 검사가 끝난 로트에 대한 판정을 한다.
도3은 본 발명에 따른 검사공정 제어방법의 전체 흐름도이다. 시작단계(40)에서는 여러 검사기들이 셋업되고, 검사한 IC 소자들이 로트별로 공급된다. 검사기가 셋업되면, 호스트 컴퓨터는 검사할 소자에 적합한 검사 프로그램을 해당 검사기에 로드하고 IC 소자는 처리기 등을 통해 차례대로 검사기의 검사부로 공급된다. (42). 검사 프로그램은 검사할 소자가 어떤 기능과 특성을 갖는가에 따라 그리고 특정 검사항목이 필요한 경우에 작업자가 이에 적합하게 작성하여 호스트 컴퓨터에 저장되어 있다. 검사 프로그램은 보통 검사기 제조업체에서 만든 검사 프로그래밍 언어로 작성되며 검사 언어는 일반적인 C 언어나 컴파일러 언어를 변형시킨 구조를 갖는 것이 보통이다.
호스트 컴퓨터에는 검사기 목록과 검사하고자 하는 소자의 목록도 저장되어 있다. 호스트 컴퓨터에 저장된 검사기 목록, 소자 목록, 검사 프로그램 목록에 따라 호스트 컴퓨터가 자동으로 또는 작업자의 지시에 따라 특정 검사 프로그램을 특정 검사기에 셋업한다.
검사기는 검사 프로그램에 따라 IC 소자에 검사신호를 공급하고 그 결과를 측정하여 검사 BIN 별로 분류하는 등 양산검사를 진행한다 (44). 앞에서 설명한 것처럼 동일 조건에서 제조된 동일 IC 소자들은 로트별로 검사기에 공급되며 양산검사는 이 로트별로 진행된다.
양산검사가 진행되는 동안 발생한 검사 데이터들은 실시간으로 호스트 컴퓨터에 전송되어 저장되며 양산검사의 정상적인 진행여부는 호스트 컴퓨터와 복수의 분산 컴퓨터에 의해 모니터된다 (46). 양산검사 진행 모니터(46) 단계에서는 양산검사의 중간 결과를 실시간으로 작업자에게 알려주고, 이상이 발생한 경우에는 이상경고 메시지를 분산 컴퓨터 및 검사기의 입출력 장치를 통해 작업자에게 통보한다. 단계 48에서 양산검사가 완료되었는지 판단하여 한 로트에 대한 양산검사가 끝났으면 호스트 컴퓨터는 검사기로부터 전송받아 저장해둔 검사 데이터를 바탕으로 로트에 대한 판정을 하게 된다.
로드 판정(50)에는 본 발명에 따른 검사 BIN 상한 결정 알고리즘(52)에 의해 만들어진 BIN 상한을 이용한다. 로트 판정(50)은 이하에서 설명되겠지만, 모든 검사 BIN에 따라 검사결과를 BIN 상한 또는 하한과 비교분석하여 검사한 로트를 판정한다. 이것은 원하는 기준에 만족하는 IC 소자 즉, BIN 항목으로 분류된 IC 소자가 일정한 수율, 예컨대 95% 이상인가 아닌가를 작업자가 직접 확인하여 수율이 일정 수율 이상이면 그 로트는 합격으로 판정하고 입고검사를 의뢰하고 일정수율 이하인 경우에는 작업자가 왜 수율이 낮게 나오는 지를 다시 검토하는 기존의 수율판정 방식과 뚜렷한 차이가 있다.
로트 판정 결과는 작업자가 볼 수 있도록 화면표시되며, 판정 결과에 따라 양산 검사 결과 데이터는 호스트 컴퓨터의 서로 다른 메모리 위치에 저장된다(54). 양산검사가 끝난 IC 소자는 로트별로 입고검사가 의뢰되며(단계 56), QA (Quality Assurance) 모니터(58)를 진행한다. 본 발명에 ㄸ른 QA 모니터(58)는 품질보증을 위하여 최종 제품의 일부에 각종 시험 또는 검사는 하여 고객이 원하는 품질수준을 보증하기 위한 종래의 출하검사 (QA test)와는 차이가 있는데, 이하에서 설명되겠지만, 본 발명의 QA 모니터 단계(58)에서는 로트 판정(50)의 결과에 따라 로트의 처리가 달라진다. 예컨대, 로트 판정결과 양산검사를 한 로트가 모두 일정 수율을 만족하고 검사 BIN 가운데 상한이나 하한을 초과하는 BIN이 없는 경우에는 샘플링 검사를 하지 않고 소자의 수량만 확인한 후 최종 제품으로 출하한다.
마지막 단계(59)에서는 정상적인 IC 소자에 대해서는 최종제품으로 출하를 하고, 수율일 일정수준을 만족하지 못하거나 특정 BIN에서 불량 IC 소자가 발견된 경우에는 검사공정에서 발생한 호스트 컴퓨터에 저장된 수많은 데이터를 이용하여 그 원인을 분석하고 이를 웨이퍼 제조공정이나 조립공정 쪽으로 피이드백한다.
본 발명에 따른 검사공정 제어에서는 양산검사에서 발생한 수 많은 데이터를 어떻게 데이터 베이스화하느냐가 매우 중요하다.
도4내지 도6은 본 발명에 적용하기에 적합한 데이터 베이스의 구조를 나타낸다.
먼저 도4의 데이터 베이스(60)는 로트 판정을 하기 위한 것으로서, 검사 프로그램 이름(61)으로 파일 이름 또는 데이터 베이스 테이블 이름을 정한다. 로트 번호(62)는 양산 검사 시작 단계에서 작업자가 검사기의 입출력 장치를 통해 입력한 값에 의해 결정되며, 양산 검사를 행한 결과 특정 BIN으로 분류된 IC 소자의 개수가 그 다음 데이터(62, 63, 64)로서 데이터 베이스(60)에 저장된다. 검사기로부터 양산검사 완료신호를 받은 호스트 컴퓨터는 프로그램 이름(61)과 로트 번호(62)를 확인한 후 검사 BIN 상한 결정 알고리즘에 의해 정해진 BIN 상한과 하한을 BIN 1 개수 ∼BIN n 개수(63, 64, 65)와 비교하여 로트 판정을 한 후 그 결과를 검사기에 전송한다. 예를 들어, BIN 1의 개수가 전체 로트에 들어 있는 IC 개수의 95%를 넘어서 일단 수율 판정은 통과할 수 있는 경우에도 특정 BIN의 개수가 검사 BIN 상한 결정 알고리즘에서 정한 일정 비율, 예컨대 3%를 초과하면 이 로트를 바로 합격으로 처리하지 않고 나중에 품질보증 검사에서 샘플링 검사를 거치게 하거나 공정 신뢰성 시험(Production Reliability Test)을 거치게 하거나, 검사 BIN 상한을 초과한 데이터에 대한 분석을 하도록 처리한다.
도5는 양산검사 진행 모니터를 위한 데이터 베이스의 구조를 나타낸다. 데이터 베이스(70)의 파일들은 검사기의 장비 이름(71)에 의해 구별되며, 검사모드(72)는 현재 검사기가 양산검사 진행 중인지, 입고 검사 진행 중인지 아니면 정지상태에 있는지를 나타내며, 사용자, 즉 작업자를 구분한다. 로트 검사 시작 시간(73)은 특정 로트에 대한 양산검사가 시작된 시간을 나타내며, 로트 크기(74)는 한 로트에 들어 있는 IC 소자의 총 개수를 의미한다. 총 검사수(75)는 양산검사를 진행하면서 검사기가 실제로 검사한 IC 소자를 센 개수를 나타내는데, 로트크기(74)와 총 검사수(75)가 일치하지 않는 경우에는 다시 검사를 하거나, 품질보증 검사를 할 때 일반적으로 취하는 표본의 2배를 취하여 샘플링 검사한다.
양산검사 진행 모니터를 위한 데이터 베이스(70)에서 불량 데이터(76)와 양품 데이터(77)는 BIN 1으로 분류되는 IC 소자의 수와 그렇지 않은 IC 소자의 수로 구분되며 불량으로 분류된 IC 소자 중 접촉 불량으로 인한 불량은 O/S (Open/Short=개방/단락) 불량 데이터(78)에 저장된다. O/S 불량은 검사기의 검사부에서 검사용 기판과 검사할 IC 소자의 패키지 리드간의 접촉불량에 의한 것일 수도 있고, 검사용 기판과 처리기 사이의 접촉불량이나 IC 패키지 소자의 리드 프레임 리드와 IC 칩의 본딩 패드 사이의 와이어 본딩 불량에 의한 것일 수도 있다. 즉, O/S 불량은 검사하고자 하는 IC 소자의 전기적 특성과는 무관한 불량이다. 기타 불량(79)은 O/S 불량 외에 검사 대상 IC 소자의 전기적 특성과 관련된 항목으로서 소자의 어떤 특성을 측정, 검사하느냐에 따라 여러 가지가 될 수 있는데, 이러한 전기적 특성이 불량인 IC 소자의 수는 기타 불량 데이터(79)로 저장된다.
양산 검사의 진행을 모니터하기 위한 데이터 베이스(70)는 양산검사가 진행되는 동안 호스트 컴퓨터가 검사기로부터 데이터를 넘겨 받아 그때 그때 갱신되며 갱신된 데이터는 작업자가 실시간으로 볼 수 있도록 화면표시된다.
도6은 검사 데이터의 분석을 위한 데이터 베이스를 나타낸다. 검사 데이터 분석용 데이터 베이스(80)는 검사한 IC 소자의 이름(81)을 기준으로 저장되는데, 검사기 장비별로 발생하는 데이터를 일정 시간이 경과하면 소자별로 구분하고 다시 로트별로 정리하고 누적시켜 저장한다. 프로그램 이름(82)은 양산 검사를 실행하는 검사 프로그램의 이름이며, 기판 ID(83)는 검사기의 처리기에 장착되는 검사용 기판의 식별번호를 의미한다. 검사 데이터 분석용 데이터(80)에는 또한 로트 번호(84), 검사 시작시간(85), 로트 크기(86), 총 검사수(87)가 저장되며, 총 불량 소자의 수(88) 및 검사 BIN 별 IC 소자의 수(89a, 89b, 89c)도 포함되어 있다.
이러한 구조를 갖는 데이터 베이스(80)는 시간별, 장비별, 검사용 기판별, 로트별 및 작업자별로 검사결과의 추이를 보는 데에 사용될 수 있고, 데이터 분석에 이용할 때에는 용도에 따라 BIN 상한과 하한을 정하여 비교하여 판정하거나 이러한 데이터 구조로 장기간 누적시켜 통계적으로 분석하기 위한 기초 자료로 이용할 수 있다.
도7은 본 발명에 따른 검사공정 제어방법 중 검사 소자 및 검사 프로그램 셋업단계의 흐름도이다. 시작단계(90)에서는 검사기에 전원이 공급되고 검사기가 안정적인 상태가 되도록 셋업된다. 호스트 컴퓨터는 검사를 하고자 하는 IC 소자의 목록을 읽어서 작업자가 볼 수 있도록 분산 컴퓨터의 화면표시장치 등의 입출력 장치를 통해 화면표시한다(91). 작업자는 소자의 목록을 보면서 검사할 소자와 검사기 장비를 선택한다(92). 호스트 컴퓨터는 선택된 검사기에 검사 프로그램을 복사하고 로딩한다(93). 검사 프로그램이 정상적으로 셋업되었는지 확인한 후(94), 정상인 경우에는 첫 번째 소자를 검사할 때 작업자로 하여금 로트 번호와 로트의 크기를 입력하도록 하고(95), 검사를 진행한다(96). 여기서 작업자가 입력한 로트 번호와 로트 크기는 앞에서 설명한 데이터 베이스를 구성하는 자료로 활용될 것이다. 검사의 종료 여부를 확인하여(97) 검사를 계속 해야 하는 경우에는 소자가 바뀌었는지 확인한다(98). 소자가 바뀌지 않은 경우에는 동일 로트에 있는 소자가 검사되고 있으므로 계속 검사를 진행하고(96), 소자가 바뀐 경우에는 다른 로트에 대한 검사가 진행되어야 하므로 다시 단계 91로 되돌아 가서 소자 목록을 작업자에게 보여주고 검사할 소자 및 검사기를 선택하도록 한다.
한편, 단계 94에서 정상적인 셋업이 되지 못한 경우에는 작업자에게 의뢰하여(99) 문제점을 찾아 해결한 다음 다시 검사를 진행하도록 한다. 검사를 계속하고자 하는 경우에는 끝 단계(100)로 가서 다음 절차, 예컨대 양산검사 진행 모니터 절차를 수행한다.
도8은 양산 검사 진행 모니터링 알고리즘의 흐름도이다. 양산 검사 진행 모니터는 양산검사 현장에서 순간순간 발생하는 검사 진행 상황을 작업자가 감시하도록 하는 기능과 검사 진행 중 이상이 발생하면 경고 메시지를 보내는 기능을 위한 것이다.
시작 단계(120)에서 양산 검사를 위한 준비가 끝나면, 로트별로 공급되는 IC 소자에 대한 전기적 특성을 검사하는 양산 검사가 진행된다(122). 양산 검사를 진행하는 동안 발생하는 데이터는 검사기로부터 호스트 컴퓨터로 전송되고 그 결과는 분산 컴퓨터를 통해 화면표시된다(124). 호스트 컴퓨터는 검사 중간 진행상황 데이터를 분석하여 검사의 진행이 정상적으로 이루어지고 있는가 판단한다(126). 검사 진행에 이상이 생긴 경우에는 담당자에게 의뢰할 것을 지시하고(128), 정상적인 검사가 진행되고 있다고 판단한 경우에는 계속 양산 검사를 한다. 예를 들어서, 개방/단락 불량율을 계산하여 검사가 정상적으로 진행되는지 판단하여 이상 발생시 작업자를 호출하도록 알려준다. 연속적으로 개방 불량이 발생하면 자동으로 양산 검사를 중단하고 검사용 기판 및 검사기의 처리기 등의 접촉상태를 점검하도록 지시한다.
그리고, 검사 진행 정상 여부 판단 단계에서는 검사 프로그램 셋업시에 입력된 데이터와 진행 중에 발생하는 검사 BIN 데이터, 검사 시작 시간 등을 호스트 컴퓨터에 전송하여 작업자가 장비의 가동 현황 및 중간 검사 결과를 알 수 있게 한다.
양산 검사가 완료되었는지 판단하여(130), 검사가 끝나지 않은 경우에는 단계(122)로 돌아가서 계속 로트별 양산검사를 진행하고 검사가 완료되었으면, 마지막 단계(132)에서 로트 검사 완료신호를 검사기가 호스트 컴퓨터로 전송하고 로트 판정을 의뢰한다.
양산검사가 끝난 로트에 대한 판정에는 미리 정해진 검사 BIN 상한이 이용되는데, 이러한 검사 BIN 상한은 로트 판정 결과의 신뢰도에 큰 영향을 미치는 것이므로 검사공정능력이나 작업자의 관리능력, 검사 BIN별 불량율 등 많은 변수를 감안하여 설정하여야 한다.
도9는 본 발명에 따른 검사 BIN 상한 결정 알고리즘의 흐름도이다. 한가지 주목하여야 할 것은 여기에 나타내는 BIN 항목이 예시적인 것에 지나지 않는다는 것이다. 도9에서는 BIN 항목을 BIN 1부터 BIN 32까지로 나누었고, BIN 1은 검사하고자 하는 IC 소자가 모든 조건을 만족하는 경우를 나타내고, BIN 19는 개방 (Open) 불량, BIN 20은 단락 (Short) 불량을 나타내며, 나머지 BIN 항목은 기타 불량을 나타낸다. 기타 불량은 본 출원인이 생산하고 있는 모델명 KS911B IC 소자를 예로 들어 설명한다. KS911B IC 소자는 CD 플레이어에 사용되는데, 음악용 CD와 스피커 사이에 위치하면서 스피커에서 출력되고 있는 음악에 맞게 데이터를 전송하는 기능을 하는 논리 소자의 일종이다. KS911B 소자에 대한 검사항목 중 BIN 3은 특정 입력에 대해 원하는 출력이 나오는가를 검사하는 것이고, BIN 4 및 5는 저전압 기능, BIN 7 및 8은 누설 검사, BIN 14는 대기전류(Stand-by current; IDS) 검사, BIN 15는 동작전류(IDD) 검사, BIN 16은 SRAM (Static Random Access Memory) 기능을 검사하는 항목이다.
먼저, BIN 1에 대한 상한 및 하한은 각각 100%와 95%인데(102), 이것은 BIN 1으로 분류된 소자의 수가 전체 로트의 95% 이상이면 일정 수율을 만족하는 것으로서 일단 성공적인 IC 소자의 제조가 되었다는 판단이 가능하다. BIN 1에 대한 상한이 100%라는 것은 실제로 검사한 소자의 수가 공급한 소자의 수, 즉 전체 로트의 크기를 넘는다는 것을 의미하며 동일한 소자를 중복하여 검사한 경우 등을 의미하므로 이런 경우는 다시 검사를 한다든지 하는 특별한 관리가 필요하다.
앞에서 설명한 것처럼 O/S 불량을 검출하는 항목인 BIN 19와 20에 대해서는 상한을 2.5%로 설정하고(104), 나머지 BIN 항목에 대해서는 먼저 여러 로트를 검사한 후 특정 BIN에 속하는 소자의 수의 평균 P를 구하고 이 평균 P와 로트의 크기 n을 이용하여 표준편차σ를 다음 식에 따라 구한다(106).
P(1-P)
------------
n
BIN 1과 BIN 19 및 20을 제외한 나머지 BIN 각각에 대한 평균 P가 전체 로트 크기의 0.3% 이하인지 판단하여(107), 0.3% 이하인 경우에는 다시 P+3σ가 0.2% 이하인지 판단한다(108). 단계 108에서 P+3σ가 0.2% 이하인 것으로 판단되면 해당 BIN에 대한 상한은 0.2%로 설정하고(109), P+3σ가 0.2%를 초과하는 경우, 즉 0.2% P+3σ ≤ 0.3%인 경우에는 P+3σ를 해당 BIN의 상한으로 결정한다(110).
한편, 단계 107에서 평균 P가 0.3%를 초과하는 경우에는 다시 평균 P가 0.6% 이하인지 판단한다(111). 단계 111에서 평균 P가 0.6% 이하인 것으로 밝혀지면, 해당 BIN의 상한은 P+2σ로 설정하고(112), 평균 P가 0.6%를 초과하면 다시 단계 113에서 평균 P가 0.9%를 초과하는지 판단한다. 만약, 평균 P가 0.9%를 넘지 못하면 해당 BIN의 상한은 P+σ로 설정하고(114), 평균 P가 0.9%를 초과하면 다시 평균이 1.8% 이하인지 판단한다(115). 평균 P가 1.8% 이하인 경우에는 이 평균 P를 해당 BIN의 상한으로 정하고(116), 평균 P가 1.8% 마저도 초과하는 경우에는 BIN 상한을 정하는 것이 의미를 가질 수 없기 때문에 상한 결정 불가로 판정한다(117). 상한 결정 불가로 판정된 로트에 대해서는 검사 데이터를 분석하고 불량 원인을 파악하여 이를 해결하여야 한다.
이러한 검사 BIN 상한 및 하한 결정은 로트에 따라 IC 소자의 수가 각각 다르므로 이항 분포의 P 관리도를 적용하고 작업자의 관리 능력을 감안하여 작성된 결정 규칙에 따라야 하며, 호스트 컴퓨터는 일정한 시간이 경과하면 자동으로 검사 BIN 상한과 하한을 생성한다. 결정 규칙에는 다음과 같은 사항이 포함되어야 한다. 첫째, 공정 능력을 감안하여 각 BIN의 불량율에 따라 관리 한계선을 차등적으로 적용한다. 둘째, 수율이 95%에서 100% 사이에 있는 정상적인 로트를 기준으로 설정한다. 셋째, 충분한 로트가 검사된 후에 결정한다. 예를 들면, BIN 상한 결정 시점 6개월 이전에 수율이 95%에서 100% 사이에 있는 로트가 50개 이상 모여진 경우에 BIN 상한을 결정할 수 있다. 넷째, 일정 기간 마다 다시 취합된 데이터를 기준으로 검사 BIN 상한을 갱신한다.
위에서 설명한 BIN 상한 결정에서는 5가지의 기준 비율, 즉 0.3%, 0.2%, 0.6%, 0.9% 및 1.8%를 사용하여 BIN 상한을 차등적으로 적용하였지만, 본 발명은 여기에 국한되는 것이 아니며, 검사하고자 하는 IC 소자의 종류에 따라 또는 특정 검사 항목을 얼마나 엄격하게 적용할 것인가 등에 따라 기준 비율은 달라질 수 있다.
이러한 검사 BIN 상한 결정 알고리즘에 따라 정해진 검사 BIN 상한을 이용하여 양산검사가 끝난 로트에 대한 로트 판정을 한다.
도10은 본 발명에 따른 로트 판정 알고리즘의 흐름도이다. 종래 IC 검사에서는 작업자가 직접 검사 BIN 1에 해당하는 소자, 즉 양품 소자를 확인하는 수율에 의한 판정을 하여 양품 소자의 개수가 일정 수준에 미치지 못하는 경우에는 로트 전체를 불량으로 처리하여 원인 분석을 하여야 하였으므로 작업 효율이 떨어진다는 단점이 있다. 그러나 본 발명의 로트 판정은 양산 검사가 진행되는 동안 발생하는 검사 결과 데이터를 호스트 컴퓨터가 로트 판정 알고리즘에 따라 자동으로 판단하여 양산 검사 종료시 이를 자동으로 판정하여 그 결과를 알려주므로 작업 효율이 높아질 뿐만 아니라 판단 항목 및 관리 한계를 임의로 정할 수 있으므로 이상 로트를 조기에 발견할 수 있다. 또한 본 발명의 로트 판정은 수율 판정에만 그치는 것이 아니라 모든 검사 BIN에 대한 이상 유무 판단을 하므로 품질 이상 로트를 검출하는 능력이 높고, 제조 공정이나 조립 공정의 변화를 지속적으로 관찰하는 것이 가능하므로 IC 제조과정(웨이퍼 제조공정과 조립공정)에서 생기는 문제를 쉽게 발견할 수 있다.
도10에서 볼 수 있는 것처럼, 양산 검사가 완료되면(140), 먼저 수율이 기준치, 예컨대 95%이상인지 판단한다(142). 수율 판정은 앞에서 설명한 것처럼, BIN 1으로 분류된 IC 소자의 개수가 일정 수량 이상인지 확인하는 것에 의해 이루어진다. 수율이 일정 기준을 만족하지 못하는 경우에는 양산 검사를 진행하면서 발생하였고 호스트 컴퓨터에 의해 취합된 데이터를 진행중지 로트 데이터 베이스에 저장한다(144). 이러한 로트에 대해서는 이하에서 설명하겠지만, 데이터 분석 툴(tool)을 사용하여 작업자가 불량원인을 분석, 검토한다(146).
수율 판정 단계(142)에서 통과한 로트에 대해서는 다시 수율이 100%을 초과하는지 판단한다(148). 수율이 100%를 넘었다는 말은 실제 검사할 IC 소자보다 더 많은 수의 소자를 검사하였다는 것이므로, 이 로트에 대해 발생한 검사 데이터는 진행중지 로트 데이터 베이스에 저장하고(150), 양산검사를 다시 실시하던지 입고를 의뢰한다(152). 수율이 100%을 넘는 로트에 대해서 양산검사를 재실시하는 경우에 너무 많은 검사 시간이 소요되는 경우에는 품질보증 검사에서 2배 샘플링 검사를 할 수도 있다.
수율이 일정치를 넘고 또한 100%를 초과하지 않는 경우에는 본 발명에 따른 검사 BIN 상한 결정 알고리즘에 의해 정해진 BIN 상한 또는 하한을 초과하는 검사 BIN 데이터가 있는지 판단한다(154). 검사 BIN 상한을 넘는 것이 없는 경우에는 이 로트에 대한 검사 데이터를 진행계속 로트 데이터 베이스에 저장하고(156), 검사 BIN 상한을 넘는 것이 있는 경우에는 이 로트에 대한 검사 데이터를 진행중지 로트 데이터 베이스에 저장한 다음(158), 입고를 의뢰한다(160).
여기서 설명한 진행중지 로트 데이터 베이스와 진행계속 로트 데이터 베이스는 호스트 컴퓨터의 기억장치의 특정 위치에 해당하는 특정 디렉토리를 의미하며, 이 데이터 베이스들은 도4 내지 도6을 참조로 설명한 데이터 베이스를 추출할 수 있는 데이터를 모두 가지고 있어야 한다. 즉, 진행중지 로트 데이터 베이스와 진행계속 로트 데이터 베이스는 모두 검사 프로그램의 이름, 로트 번호, BIN 항목별 개수, 검사기 장비 이름, 검사 모드, 로트 검사 시작 시간, 로트 크기, 총 검사수, 양품 개수, 불량 유형별 개수, 검사 기판 ID를 포함하는 데이터를 가지고 있다.
도11은 본 발명에 따른 로트 판정 기준에 따라 입고 의뢰된 로트에 대한 QA 모니터 알고리즘의 흐름도이다. QA 모니터 알고리즘은 입고가 의뢰된 로트를 로트 판정 결과에 따라 어떻게 처리할 것인가를 결정한다.
입고가 의뢰된 로트는 로트 판정에서 판단한 판단항목 중 어디에 속하는지에 따라 처리가 달라진다. 판단항목은 수율이 100%을 초과하는가(162), 데이터 이상이 있는가(164), 입고의뢰 수량에 이상이 있는가(166), 수율이 80% 이상이고 95% 미만인가(168), BIN 상한을 초과하는 검사 BIN 데이터가 존재하는가(170) 등이다.
수율이 100%를 넘는가(162)는 양품 소자의 수를 로트 크기로 나눈 결과가 1보다 큰지 작은지로 판단할 수 있다. 수율이 100% 이상인 경우에는, 다시 실제 불량수가 5개 이하인지 판단한다. 여기서 실제 불량수는 로트의 크기, 즉 한 로트에 들어 있는 있는 IC 소자의 총개수에서 입고 의뢰된 IC 소자의 수, 즉 실제로 BIN 1 항목으로 분류된 IC 소자의 개수를 뺀 값이다. 수율이 100%를 넘는 로트 중 실제 불량 수가 5개를 초과하는 경우에는 해당 로트에 대한 양산검사를 다시 하던가 아니면 일반적으로 취하는 샘플링 수의 2배, 예컨대 로트 크기가 2000인 로트에 대한 샘플링 검사에서 일반적으로 취하는 116개의 2배인 232개의 IC 소자를 임의로 추출하여 샘플링검사를 한다. 한편, 수율이 100%를 넘는 로트 중 실제 불량 수가 5개 이하인 경우는 IC 소자의 수가 2000인 로트에 대해 불량 IC 소자가 크게 많지 않다는 것을 의미하므로 일반적인 샘플링 검사, 예컨대 116개의 IC 소자를 추출하여 검사하는 샘플링 검사를 진행한다(178).
한편, 판단항목 중 데이터 이상 여부에 대한 판단(164)은 예컨대 로트에 대한 정보가 없던가 로트의 크기가 '0'이거나 하는 경우인지를 판단하는데, 데이터 이상이 있는 경우에도 샘플링 검사(178)를 한다.
입고의뢰 수량(116)에 이상이 있다는 것은 실제 양품 수, 즉 실제 BIN 1 항목으로 분류된 IC 소자로서 작업자가 직접 센 IC 소자의 수가 검사 결과 데이터로 넘어온 양품 수와 일치하지 않는 것을 말하는데 이러한 경우에도 샘플링 검사를 한다(178).
한편, 수율이 80% 이상이고 95% 미만인 경우(168)에도 샘플링 검사를 하는데(178), 수율이 위 조건을 만족하지 않는 것은 수율이 기준치인 95%을 넘는 것으로 해석된다.
검사 BIN 중에서 BIN 상한을 초과하는 것이 있는 경우(170)에는 다시 상한 초과 BIN이 로트 전체의 3% 이상인지 판단한다(174). 상한 초과 BIN이 로트 크기의 3% 이상인 경우에는 공정 신뢰성 시험(PRT; Production Reliability Test)을 한다. 공정 신뢰성 시험은 일단 수율을 만족하는 로트일지라도 검사 BIN 상한을 초과하는 BIN이 3%이상인 경우에는 이 로트에 들어 있는 IC 소자의 품질을 신뢰할 수 없다고 보고, 가혹 조건 예컨대 열적 전기적 스트레스를 소자에 가하면서 해당 로트를 다시 검사하여 전기적 특성이 제대로 나오는지 점검한다. 이러한 공정 신뢰성 시험에서 불합격한 로트는 출하되지 않고 파기되는 것은 물론이다.
한편, 여기서 주의할 것은 단계 174에서 접촉불량, 즉 개방/단락불량을 판단하는 항목인 BIN 19, 20은 판단 대상에서 제외된다는 것이다. 그 이유는 접촉불량은 앞에서도 설명한 바와 같이 IC 소자의 패키지 리드와 검사용 기판 간의 접촉불량이나, 검사용 기판과 처리기 사이의 접촉불량 또는 본딩 와이어에 의한 불량 등 그 원인이 명확하고 IC 소자의 전기적 특성의 결함과는 무관한 것이기 때문에 굳이 품질 확인 검사를 거칠 필요가 없으며, 또한 본 발명에 따른 양산 검사 진행 모니터 단계에서 접촉불량이 많은 경우에는 이상 메시지를 작업자에게 보내 필요한 조치를 하도록 하기 때문이다.
한편, 판단항목인 수율 100% 이상(162), 데이터 이상(164), 입고의뢰수량(166), 수율 80%이상 95%미만(168) 및 BIN 상한 초과 BIN 데이터 존재(170) 중 어디에도 해당하지 않는 경우에는 샘플링 검사를 하지 않고(182) 바로 최종제품으로 출하한다. 다시 말하면 단계 182를 거쳐 출하되는 제품은 양산검사만 하고 종래에 행하던 품질보증 검사를 하지 않는다. 보통 반도체 제조업체에서 생산하는 IC 제품 중 위에서 말한 바와 같이 품질보증 검사를 하지 않아도 되는 것을 전체 생산 제품의 절반을 넘는 것이 일반적이다. 따라서 검사공정 전체의 양산성을 높일 수 있으며, 샘플링 검사에 필요한 인력과 장비를 절감할 수 있다.
도12는 본 발명에 따른 데이터 분석 툴(tool)의 흐름도이다. 이 데이터 분석 툴은 검사공정에서 발생된 수 많은 데이터를 이용하여 이상이 발생한 경우, 예컨대 수율이 95% 미만이거나 수율이 95% 이상이라도 검사 BIN 상한을 초과하는 BIN이 일정 비율 이상인 경우에 원인의 추적과 수율관리 및 품질관리 등을 통계적으로 할 수 있도록 지원하는 기능을 한다. 데이터 분석 툴은 방대한 데이터를 작업자가 시각적으로 한눈에 쉽게 판별하여 분석할 수 있도록 하는 것이 중요하다.
시작 단계(190)에서는 작업자와 데이터 분석 툴에 의해 동작하는 분산 컴퓨터가 교통할 수 있는 사용자 인터페이스(예컨대, 초기 화면)가 분산 컴퓨터의 화면표시장치에 나타날 것이다. 작업자는 분산 컴퓨터의 입출력 장치, 예컨대 키보드나 마우스를 통해 분석종류를 입력하는데(192), 분석종류는 검사 데이터를 로트별, 날짜별, 근무조별, 월별, 검사 라인별, BIN 항목별로 분석하는 기능을 지원한다. 작업자는 분석기간을 년, 월, 일 순으로 입력하고 분석하고자 하는 IC 소자의 이름을 입력하여 분석기간 및 IC 소자를 선택하고(194), 분석하고자 하는 검사 BIN을 선택한다(196). 이때 검사 BIN은 여러개의 BIN 항목을 동시에 선택할 수 있다.
작업자가 원하는 그래프, 예컨대 막대 그래프나 꺽은선 그래프를 선택하면(198), 분산 컴퓨터는 입력된 기간의 로트별 검사 데이터를 호스트 컴퓨터에서 읽어 들인다(200). 분산 컴퓨터는 호스트 컴퓨터에서 읽어 들인 데이터를 작업자가 선택한 형태의 그래프로 처리하여 화면표시장치를 통해 출력한다(202).
작업자가 현재 출력되고 있는 그래픽 처리된 데이터의 X축과 Y축의 범위를 변경하거나 그래프의 종류를 바꾸고자 하는 경우(204)에는 바꿀 내용을 입력하고 분산 컴퓨터는 변경된 내용에 따라 검사 데이터를 화면표시장치로 다시 출력한다(202). 한편, 작업자가 분석종류, 분석 BIN, 분석기간 및 분석하고자 하는 IC 소자를 바꾸고자 하는 경우(206)에는 변경내용을 분산 컴퓨터의 입력장치를 통해 입력하면, 분산 컴퓨터는 이에 맞는 검사 데이터를 호스트 컴퓨터로부터 읽어서(200), 분산 컴퓨터의 출력장치의 하나인 화면표시장치를 통해 해당 검사 데이터를 그래픽으로 표시한다(202).
작업자는 분산 컴퓨터의 화면표시장치에 표시되어 있는 그래프를 보고 검사 데이터를 분석할 수 있는데, 그 중 일례를 도13에 나타낸다.
도13에 나타낸 그래프는 누설전류를 검사하는 BIN 7 및 8 항목에 대한 검사 데이터가 날짜별로 어떻게 변동했는지를 보여주고 있다. 그래프의 X축에 표시된 숫자 중 앞의 두자리 9x는 연도를 나타내고, 중간의 두 자리는 월, 마지막 두 자리는 일을 표시한다. 그래프의 Y축은 양산검사에서 BIN 7 및 8로 분류된 IC 소자의 수가 전체 로트에서 차지하는 양을 %로 표시한다.
도13의 그래프에서 볼 수 있는 것처럼 199x년 3월 10일 이후에 누설전류가 불량인 소자의 수가 로트 크기의 0.3%를 초과하여 그 이전(2월 4일부터 3월 10까지)의 평균 0.046%보다 훨씬 크게 나타났다. 누설전류는 게이트 접합의 오버랩(overlap)에 의한 것이 주요인인데, 본 발명자는 3월 10일을 전후하여 게이트 접합공정과 관련된 변화요인을 추적한 결과 3월 10일경에 교체한 게이트 접합장비의 이상으로 밝혀졌다.
위의 예에서 알 수 있는 바와 같이 본 발명에 따른 검사 BIN 데이터를 이용하면 공정의 문제를 조기에 발견할 수 있고, 검사 BIN 별로 이상 유무를 판단하므로 세세한 부분까지 관리가 가능하다. 또한 누적된 검사 결과 데이터를 이용하므로 공정의 변화를 지속적으로 관찰할 수 있어서 원류관리가 가능하고, 품질 이상 로트를 검사 BIN 데이터로 직접 판정하므로 이상 로트의 검출력이 매우 높다.
한편, 본 발명에 따른 검사공정 제어 시스템 및 제어방법은 양산검사 및 품질보증 검사공정 이외에도 적용할 수 있다. 예컨대, 수명이 짧은 취약한 IC 소자를 미리 검출하기 위해 고온과 저온의 환경하에서 IC 소자에 열적, 전기적 스트레스를 가하는 번-인 (burn-in) 검사나, 웨이퍼 상태로 IC 소자를 제조한 다음 웨이퍼 내의 소자의 전기적 특성을 검사하여 불량인 소자에 대해서는 조립공정을 생략하기 위해 행하는 EDS (Electrical Die Sorting)에도 본 발명을 적용할 수 있다.
먼저, 번-인 검사와 관련하여 설명하면, 검사 BIN 불량은 초기 불량과도 관계가 있으며 초기 불량과 관련된 검사 BIN에 관리 한계선을 정한 후 본 발명을 적용하여 해당 BIN의 불량율과 번-인 검사 결과를 시뮬레이션(simulation)한 후 번-인 시간을 조절하거나 아예 번-인 검사를 생략하는 것이 가능하다.
그리고, 양산검사 결과 얻어진 검사 BIN 데이터에서 구한 BIN 항목별 불량을 통하여 EDS의 BIN 불량의 관리 한계선을 정할 수 있으며, 이를 기준으로 웨이퍼 공정 관리를 하여 일정한 품질을 얻도록 관리하는 것이 가능하고 생산성을 높일 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 검사공정 전체 라인을 일괄적으로 자동 제어하여 검사 진행 중에 발생하는 문제를 실시간으로 해결할 수 있고 작업 실수를 최소화할 수 있으므로 검사공정의 생산성을 향상시키는 것이 가능하다. 그리고, 양산검사가 끝난 소자를 로트별로 판정함으로써 품질보증 검사에서 샘플링 검사를 생략할 수 있고, 검사 데이터를 검사 BIN 항목별로 관리함으로써 이상 로트를 조기에 발견하고 웨이퍼 공정 및 조립공정의 이상을 지속적으로 관리하는 것이 가능하므로 이상 로트에 대한 원인분석이 신속, 정확하여 제품의 라이프 사이클이 빨라지는 현 추세에 효율적으로 대응할 수 있다. 그리고, 충분한 로트에 대한 검사결과가 축적되고 특정 BIN에 대한 검사결과 지속적으로 불량이 발생하지 않는 경우에는 해당 BIN에 대한 양산검사를 생략할 수도 있다. 또한 복수의 검사기와 호스트 컴퓨터 및 복수의 분산 컴퓨터를 하나의 연결망으로 묶을 수 있으므로 멀리 떨어져 있는 장소에서 양산검사가 이루어지더라도 원격관리가 가능하게 된다.

Claims (14)

  1. 집적회로 소자를 검사하는 검사공정을 제어하는 시스템으로서,
    (A) 복수의 검사 BIN 항목에 따라 집적회로 소자의 전기적 특성을 검사하기 위한 전기적 신호를 발생하고 집적회로 소자로부터 나오는 출력신호를 측정하는 검사수단과, 검사하고자 하는 일정 개수의 집적회로 소자를 로트별로 공급하고 검사가 끝난 집적회로 소자를 검사결과에 따라 분류하는 처리기 및 검사가 끝난 집적회로 소자에 대한 검사 결과 데이터를 전송하는 수단을 각각 구비하는 복수의 검사기와,
    (B) 상기 검사기의 검사 결과 데이터 전송수단으로부터 전송되는 검사 결과 데이터를 저장하는 수단과, 상기 복수의 검사 BIN 항목 각각에 대한 검사 BIN 상한을 결정하는 수단 및 한 로트에 대한 검사가 끝나면 상기 저장수단에 저장된 검사 결과 데이터와 상기 검사 BIN 상한을 기초로 하여 상기 로트에 대한 판정을 하는 로트 판정 수단을 구비하는 호스트 컴퓨터와,
    (C) 상기 호스트 컴퓨터의 로트 판정 수단의 로트 판정 결과에 따라 로트의 처리를 지시하는 수단과 상기 검사 결과 데이터를 분석하는 수단을 각각 구비하는 복수의 분산 컴퓨터 및
    (D) 상기 복수의 검사기와 호스트 컴퓨터 및 상기 복수의 분산 컴퓨터와 호스트 컴퓨터를 연결하는 연결망을 구비하는 검사공정 제어 시스템.
  2. 제1 항에 있어서, 상기 호스트 컴퓨터는 검사가 진행되는 동안 이상이 발생한 경우 경고 메시지를 발생하는 수단을 더 구비하는 것을 특징으로 하는 검사공정 제어 시스템.
  3. 제1 항에 있어서, 상기 호스트 컴퓨터는 상기 복수의 검사 BIN 항목 각각에 속하는 집적회로 소자의 개수 데이터를 갖는 로트 판정용 데이터 베이스를 구비하는 것을 특징으로 하는 검사공정 제어 시스템.
  4. 제1 항에 있어서, 상기 호스트 컴퓨터는 상기 복수의 검사기의 이름, 검사기의 동작상태를 나타내는 검사모드, 검사 시작 시간, 로트 크기, 총 검사수, 총 불량수, 총 양품수, 개방/단락 불량수, 기타 불량수를 데이터로 하는 검사 진행 모니터용 데이터 베이스를 구비하는 것을 특징으로 하는 검사공정 제어 시스템.
  5. 제1 항에 있어서, 상기 호스트 컴퓨터는 검사한 집적회로 소자 이름, 로트 번호, 검사 시작 시간, 로트 크기, 총 검사수, 총 불량수, 복수의 검사 BIN 항목 각각에 속하는 집적회로 소자의 개수 데이터를 갖는 분석용 데이터 베이스를 구비하는 것을 특징으로 하는 검사공정 제어 시스템.
  6. 집적회로 소자를 검사하는 검사공정을 제어하는 방법으로서,
    복수의 집적회로 소자를 로트별로 공급하여 검사기에 셋업하고, 검사 프로그램을 검사기에 셋업하는 단계와,
    상기 집적회로 소자를 복수의 검사 BIN 항목에 따라 양산검사하여 양품소자와 불량소자를 분류하는 양산검사 단계와,
    상기 양산검사에서 발생하는 검사 결과 데이터를 저장하며 양산검사의 진행을 모니터하는 단계와,
    한 로트에 대한 양산검사가 완료된 경우 상기 복수의 검사 BIN 각각에 대해 설정된 검사 BIN 상한과 상기 검사 결과 데이터를 이용하여 상기 로트에 대한 판정을 하는 단계와,
    상기 로트 판정 결과에 따라 상기 검사 결과 데이터를 서로 다른 위치에 저장하고 로트 판정 결과를 화면표시하는 단계 및
    상기 로트 판정 결과, 상기 로트가 일정 수율을 만족하는 경우 상기 검사 BIN 상한을 초과하는 집적회로 소자가 일정 비율 이상 존재하는지 판단하고, 검사 BIN 상한 초과 소자가 일정 비율 이상 존재하는 경우에는 상기 로트에서 양품소자로 분류된 소자 중 일부를 다시 검사하는 샘플링 검사 및 공정 신뢰성 검사를 하고, 일정 비율 미만으로 존재하는 경우에는 샘플링 검사를 하고, 검사 BIN 상한 초과 소자가 없는 경우에는 샘플링 검사를 하지 않고 최종 제품으로 출하하도록 상기 로트를 처리하는 단계를 구비하는 집적회로 소자 검사공정 제어 방법.
  7. 제6 항에 있어서, 상기 양산검사 진행 모니터 단계는 양산검사가 진행되는 동안 검사기 장비이름, 로트 검사 시작 시간, 로트 크기, 총 검사수, 총 불량수, 총 양품수, 개방/단락 불량수, 기타 불량수 데이터를 이용하여 양산검사가 정상적으로 진행되고 있는지 판단하고 이상이 발생한 경우에는 경고 메시지를 발생하며 이상이 없는 경우에는 양산검사를 계속 진행하는 것을 특징으로 하는 집적회로 소자 검사공정 제어 방법.
  8. 제6 항에 있어서, 검사 BIN 상한 결정은 각각의 검사 BIN에 대한 평균 P를 구하는 단계와, 상기 평균 P와 로트 크기 n을 이용하여 표준편차 σ = P(P-1)/n을 구하는 단계와, 상기 평균 P가 제1 기준비율 이하인지 판단하는 단계, 평균 P가 제1 기준비율 이하인 경우에는 P+3σ가 제2 기준비율 이하인지 판단하고 평균 P가 제1 기준비율을 초과하는 경우에는 평균 P가 제3 기준비율 이하인지 판단하는 단계, P+3σ가 제2 기준비율 이하인 경우에는 해당 검사 BIN의 상한을 P+3σ로 설정하고, P+3σ가 제2 기준비율 미만인 경우에는 해당 검사 BIN의 상한을 상기 제2 기준비율로 설정하는 단계, 상기 평균 P가 제1 기준비율을 초과하는 경우에는 평균 P가 제3 기준비율 이하인지 판단하는 단계, 평균 P가 제3 기준비율 이하인 경우에는 해당 BIN의 상한을 P+2σ로 설정하고, 평균 P가 제3 기준비율을 초과하는 경우에는 평균 P가 제4 기준비율 이하인지 판단하는 단계, 평균 P가 제4 기준비율 이하인 경우에는 해당 BIN의 상한을 P+σ로 설정하고, 평균 P가 제4 기준비율을 초과하는 경우에는 평균 P가 제5 기준비율 이하인지 판단하는 단계, 평균 P가 제5 기준비율 이하인 경우에는 상기 평균 P를 해당 BIN의 상한으로 설정하고, 평균 P가 제5 기준비율을 초과하는 경우에는 해당 BIN에 대한 상한 결정이 불가능하다고 판정하는 단계를 구비하며 상기 제2 기준비율은 제1 기준비율보다 작고 상기 제1, 제3, 제4 및 제5 기준비율은 차례대로 커지는 것을 특징으로 하는 집적회로 소자 검사공정 제어 방법.
  9. 제8 항에 있어서, 상기 제2 기준비율은 0.3%인 것을 특징으로 하는 집적회로 소자 검사공정 제어 방법.
  10. 제6 항에 있어서, 상기 로트 판정 단계는 수율이 기준치 이상인지 판단하는 단계, 수율이 기준치 이상인 경우에는 수율이 100%를 초과하는지 판단하고 수율이 기준치 미만인 경우에는 해당 로트에 대한 검사 결과 데이터를 진행중지 로트 데이터 베이스에 저장하는 단계, 수율이 100%를 초과하는 경우에는 해당 로트에 대한 검사 결과 데이터를 진행중지 로트 데이터 베이스에 저장하고 해당 로트에 대해 상기 양산검사를 다시 실시하는 단계, 수율이 100% 미만인 경우에는 상기 복수의 검사 BIN 각각에 대해 설정된 검사 BIN 상한을 초과하는 검사 BIN 데이터가 존재하는지 확인하는 단계, 검사 BIN 상한을 초과하는 검사 BIN 데이터가 존재하는 경우에는 해당 로트에 대한 검사 결과 데이터를 진행중지 로트 데이터 베이스에 저장하고 입고의뢰하는 단계 및 검사 BIN 상한을 초과하는 검사 BIN 데이터가 존재하지 않는 경우에는 해당 로트에 대한 검사 결과 데이터를 진행계속 로트 데이터 베이스에 저장하고 입고의뢰하는 단계를 구비하는 것을 특징으로 하는 집적회로 소자 검사공정 제어 방법.
  11. 제6 항에 있어서, 상기 로트 판정 단계는 수율이 기준치 이상인지 판단하는 단계, 수율이 기준치 이상인 경우에는 수율이 100%를 초과하는지 판단하고 수율이 기준치 미만인 경우에는 해당 로트에 대한 검사 결과 데이터를 진행중지 로트 데이터 베이스에 저장하는 단계, 수율이 100%를 초과하는 경우에는 해당 로트에 대한 검사 결과 데이터를 진행중지 로트 데이터 베이스에 저장하고 해당 로트의 양품 소자 중 일부를 취하여 검사하는 샘플링 검사를 실시하는 단계, 수율이 100% 미만인 경우에는 상기 복수의 검사 BIN 각각에 대해 설정된 검사 BIN 상한을 초과하는 검사 BIN 데이터가 존재하는지 확인하는 단계, 검사 BIN 상한을 초과하는 검사 BIN 데이터가 존재하는 경우에는 해당 로트에 대한 검사 결과 데이터를 진행중지 로트 데이터 베이스에 저장하고 입고의뢰하는 단계 및 검사 BIN 상한을 초과하는 검사 BIN 데이터가 존재하지 않는 경우에는 해당 로트에 대한 검사 결과 데이터를 진행계속 로트 데이터 베이스에 저장하고 입고의뢰하는 단계를 구비하는 것을 특징으로 하는 집적회로 소자 검사공정 제어 방법.
  12. 제6 항에 있어서, 상기 로트 처리 단계에서는 해당 로트가 수율 100%를 초과하는 경우에는 실제 불량수가 소정 개수 이하인지 판단하여 소정 개수 이하인 경우에는 샘플링 검사를 하고 소정 개수를 초과하는 경우에는 상기 샘플링 검사에서 취하는 개수보다 2배 더 많은 소자를 취하는 2배 샘플링 검사를 하는 것을 특징으로 하는 집적회로 소자 검사공정 제어 방법.
  13. 제12 항에 있어서, 상기 소정 개수는 로트 크기의 0.25%인 것을 특징으로 하는 집적회로 소자 검사공정 제어 방법.
  14. 제6 항에 있어서, 상기 로트 처리 단계에서는 해당 로트가 수율 100%를 초과하는 경우에는 실제 불량수가 소정 개수 이하인지 판단하여 소정 개수 이하인 경우에는 샘플링 검사를 하고 소정 개수를 초과하는 경우에는 상기 양산검사를 다시 실시하는 것을 특징으로 하는 집적회로 소자 검사공정 제어 방법.
KR1019970019601A 1997-05-20 1997-05-20 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법 KR100216066B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1019970019601A KR100216066B1 (ko) 1997-05-20 1997-05-20 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법
JP34527197A JP3198272B2 (ja) 1997-05-20 1997-12-15 半導体集積回路素子検査工程の制御システム及び制御方法
TW086119534A TW353212B (en) 1997-05-20 1997-12-22 Control system and method for semiconductor integrated circuit test process
FR9716694A FR2763716B1 (fr) 1997-05-20 1997-12-30 Systeme et procede de controle pour operation de test de circuit integre semi-conducteur
DE19758077A DE19758077B4 (de) 1997-05-20 1997-12-30 Einrichtung zum Steuern des Prüfens integrierter Schaltkreise und Verfahren zum Steuern des Prüfens integrierter Schaltkreise
CNB971261547A CN1155069C (zh) 1997-05-20 1997-12-31 控制半导体集成电路测试过程的系统和方法
US09/080,192 US6055463A (en) 1997-05-20 1998-05-18 Control system and method for semiconductor integrated circuit test process
US09/517,445 US6223098B1 (en) 1997-05-20 2000-03-02 Control system for semiconductor integrated circuit test process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970019601A KR100216066B1 (ko) 1997-05-20 1997-05-20 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법

Publications (2)

Publication Number Publication Date
KR19980084031A true KR19980084031A (ko) 1998-12-05
KR100216066B1 KR100216066B1 (ko) 1999-08-16

Family

ID=19506445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970019601A KR100216066B1 (ko) 1997-05-20 1997-05-20 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법

Country Status (7)

Country Link
US (2) US6055463A (ko)
JP (1) JP3198272B2 (ko)
KR (1) KR100216066B1 (ko)
CN (1) CN1155069C (ko)
DE (1) DE19758077B4 (ko)
FR (1) FR2763716B1 (ko)
TW (1) TW353212B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558348B1 (ko) * 2002-03-30 2006-03-10 텔스타홈멜 주식회사 생산라인의 품질관리를 위한 통계적 공정관리 시스템 및방법
KR100733590B1 (ko) * 2003-09-08 2007-06-28 가부시끼가이샤 도시바 반도체장치의 제조시스템 및 반도체장치의 제조방법
KR100747323B1 (ko) * 2005-11-28 2007-08-07 현대자동차주식회사 회로 단락 시험 해석 검증 방법
US7840917B2 (en) 2007-04-05 2010-11-23 Samsung Electronics Co., Ltd. Method of correcting a design pattern for an integrated circuit and an apparatus for performing the same

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100486A (en) 1998-08-13 2000-08-08 Micron Technology, Inc. Method for sorting integrated circuit devices
US5927512A (en) * 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
US5844803A (en) * 1997-02-17 1998-12-01 Micron Technology, Inc. Method of sorting a group of integrated circuit devices for those devices requiring special testing
US5915231A (en) 1997-02-26 1999-06-22 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture
US5856923A (en) 1997-03-24 1999-01-05 Micron Technology, Inc. Method for continuous, non lot-based integrated circuit manufacturing
US5907492A (en) * 1997-06-06 1999-05-25 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US7120513B1 (en) 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
US6594598B1 (en) * 1997-10-08 2003-07-15 Matsushita Electronics Corporation Method for controlling production line
US6049624A (en) 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
JPH11260931A (ja) 1998-03-15 1999-09-24 Toshiba Microelectronics Corp 半導体集積回路装置の市場故障率推定方法、半導体集積回路装置の製造方法及びテスト用半導体集積回路装置
US6571273B1 (en) * 1998-07-13 2003-05-27 Yokogawa Electric Corporation Process control system
US6366824B1 (en) * 1998-09-30 2002-04-02 Advanced Micro Devices, Inc. Manufacturing reference database
US6732053B1 (en) * 1998-09-30 2004-05-04 Intel Corporation Method and apparatus for controlling a test cell
US6324481B1 (en) * 1998-10-21 2001-11-27 Texas Instruments Incorporated Method for the calculation of wafer probe yield limits from in-line defect monitor data
US6563070B2 (en) 1999-03-30 2003-05-13 Micron Technology, Inc. Enhanced grading and sorting of semiconductor devices using modular “plug-in” sort algorithms
JP2000338195A (ja) * 1999-05-31 2000-12-08 Ando Electric Co Ltd 集積回路試験方法及び装置
US6606582B1 (en) * 2000-03-27 2003-08-12 Seh America, Inc. Universal system, method and computer program product for collecting and processing process data including particle measurement data
AU2001248851A1 (en) * 2000-04-25 2001-11-07 Tokyo Electron Limited Semiconductor device inspection system
US6512985B1 (en) * 2000-05-19 2003-01-28 Lsi Logic Corporation Process control system
US6598194B1 (en) * 2000-08-18 2003-07-22 Lsi Logic Corporation Test limits based on position
US6963813B1 (en) * 2000-09-13 2005-11-08 Dieter Rathei Method and apparatus for fast automated failure classification for semiconductor wafers
US6879940B1 (en) * 2000-09-28 2005-04-12 Credence Systems Corporation Method and apparatus for remotely testing semiconductors
JP2002157295A (ja) * 2000-11-21 2002-05-31 Nec Microsystems Ltd 半導体回路設計装置および半導体回路設計方法
US6820029B2 (en) * 2000-12-22 2004-11-16 United Microelectronics Corp. Method for determining failure rate and selecting best burn-in time
US6816798B2 (en) * 2000-12-22 2004-11-09 General Electric Company Network-based method and system for analyzing and displaying reliability data
US7225107B2 (en) * 2001-05-24 2007-05-29 Test Advantage, Inc. Methods and apparatus for data analysis
JP3847568B2 (ja) * 2001-03-01 2006-11-22 ファブソリューション株式会社 半導体装置製造方法
US6909927B2 (en) * 2001-04-06 2005-06-21 Ricoh Electronics, Inc. Apparatus and method for monitoring manufacturing status
KR100429116B1 (ko) 2001-05-14 2004-04-28 삼성전자주식회사 반도체 ｉｃ 소자의 검사 공정 손실 요인 자동 분석 및관리 시스템과 그 방법
US6542856B2 (en) 2001-06-15 2003-04-01 General Electric Company System and method for monitoring gas turbine plants
US6970758B1 (en) 2001-07-12 2005-11-29 Advanced Micro Devices, Inc. System and software for data collection and process control in semiconductor manufacturing and method thereof
US6727106B1 (en) 2001-07-12 2004-04-27 Advanced Micro Devices, Inc. System and software for statistical process control in semiconductor manufacturing and method thereof
US6839713B1 (en) 2001-07-12 2005-01-04 Advanced Micro Devices, Inc. System and software for database structure in semiconductor manufacturing and method thereof
US6772034B1 (en) 2001-07-12 2004-08-03 Advanced Micro Devices, Inc. System and software for data distribution in semiconductor manufacturing and method thereof
US6764869B2 (en) 2001-09-12 2004-07-20 Formfactor, Inc. Method of assembling and testing an electronics module
US6782331B2 (en) * 2001-10-24 2004-08-24 Infineon Technologies Ag Graphical user interface for testing integrated circuits
US6773932B2 (en) * 2001-11-30 2004-08-10 Seh America, Inc. System and method for collecting, storing, and displaying process data including particle measurement data
US6718221B1 (en) * 2002-05-21 2004-04-06 University Of Kentucky Research Foundation Nonparametric control chart for the range
US7117057B1 (en) * 2002-09-10 2006-10-03 Taiwan Semiconductor Manufacturing Co. Ltd. Yield patrolling system
CN100352029C (zh) * 2002-10-23 2007-11-28 威盛电子股份有限公司 自动化集成电路整机测试控制方法
CN100463133C (zh) * 2002-10-24 2009-02-18 威盛电子股份有限公司 自动化集成电路整机测试系统、装置及其方法
US7299279B2 (en) * 2002-12-30 2007-11-20 General Electric Company System and method for real-time viewing of monitoring system data
TW583406B (en) * 2002-12-31 2004-04-11 Powerchip Semiconductor Corp Method for analyzing final test parameters
US7403300B2 (en) * 2003-03-21 2008-07-22 Toshiba Corporation Wireless wide area network printing
US7313456B2 (en) * 2003-04-11 2007-12-25 Applied Materials, Inc. Method and apparatus for capturing and using design intent in an integrated circuit fabrication process
US6859746B1 (en) * 2003-05-01 2005-02-22 Advanced Micro Devices, Inc. Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same
US20050038554A1 (en) * 2003-07-14 2005-02-17 Cory Watkins Inspection and metrology module cluster tool
TWI226557B (en) * 2003-09-09 2005-01-11 Taiwan Semiconductor Mfg System and method of real-time statistical bin control
JP4174399B2 (ja) * 2003-09-24 2008-10-29 株式会社東芝 検査システム，検査方法，及び電子装置の製造方法
US20050210311A1 (en) * 2004-03-08 2005-09-22 Rodeheffer Thomas L Method and system for probabilistic defect isolation
US6922600B1 (en) * 2004-04-28 2005-07-26 International Business Machines Corporation System and method for optimizing manufacturing processes using real time partitioned process capability analysis
EP1818972A4 (en) * 2004-11-30 2009-06-03 Nikon Corp DEVICE PROCESSING SYSTEM, INFORMATION DISPLAY PROCEDURE, PROGRAM AND RECORDING MEDIUM
US7954062B2 (en) * 2005-01-03 2011-05-31 International Business Machines Corporation Application status board mitigation system and method
US7155361B2 (en) * 2005-02-24 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor test management system and method
US7528622B2 (en) 2005-07-06 2009-05-05 Optimal Test Ltd. Methods for slow test time detection of an integrated circuit during parallel testing
US7386420B2 (en) * 2006-06-02 2008-06-10 United Microelectronics Corp. Data analysis method for integrated circuit process and semiconductor process
WO2008081419A2 (en) * 2006-12-28 2008-07-10 Optimaltest Ltd. Systems and methods for test time outlier detection and correction in integrated circuit testing
US20090006436A1 (en) * 2007-06-29 2009-01-01 Alqudah Yazan A Automated yield analysis system
TWI409639B (zh) * 2007-12-25 2013-09-21 King Yuan Electronics Co Ltd A system and method for converting an eigenvalue storage area inside a test machine into a data expansion area
US8112249B2 (en) * 2008-12-22 2012-02-07 Optimaltest Ltd. System and methods for parametric test time reduction
US8041451B2 (en) * 2009-04-21 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for bin-based control
US10118200B2 (en) * 2009-07-06 2018-11-06 Optimal Plus Ltd System and method for binning at final test
TW201219803A (en) * 2010-11-09 2012-05-16 E Max Prec Technology Co Ltd employing cooperation of host computer with four slave computers to enhance working efficiency and simplify processing procedures
US9569714B2 (en) * 2011-04-26 2017-02-14 Avery Dennison Retail Information Services, Llc System and method for automated RFID quality control
CN102360064A (zh) * 2011-08-01 2012-02-22 上海宏力半导体制造有限公司 芯片的测试系统
US9311201B2 (en) 2012-08-22 2016-04-12 International Business Machines Corporation Real-time rule engine for adaptive testing of integrated circuits
DE102014002683B4 (de) 2014-02-28 2018-08-09 Tdk-Micronas Gmbh Verfahren zum Test einer Vielzahl von gehäusten integrierten Schaltkreisen
US9836497B2 (en) * 2014-04-18 2017-12-05 International Business Machines Corporation Enabling testing of production systems without affecting customer data sets system and method
US9473359B2 (en) * 2014-06-06 2016-10-18 Netspeed Systems Transactional traffic specification for network-on-chip design
CN105306151B (zh) * 2014-07-04 2018-06-22 京信通信系统（中国）有限公司 一种射频功放的测试数据管理方法及系统
CN106646186B (zh) * 2016-10-10 2023-05-23 上海灵动微电子股份有限公司 一种芯片的批量测试方法及系统
CN107138435B (zh) * 2017-07-12 2023-08-08 富士电机（中国）有限公司 功率半导体器件的分类系统和分类方法
CN109411380B (zh) * 2018-09-29 2020-11-17 杭州广立微电子有限公司 一种存储介质及晶圆级集成电路电学参数的测试方法
TWI680359B (zh) * 2018-12-15 2019-12-21 英業達股份有限公司 智能測試工位管理系統及其方法
JP2020149748A (ja) * 2019-03-14 2020-09-17 キオクシア株式会社 信頼性評価装置
CN111842184B (zh) * 2019-04-28 2023-06-20 深圳市聚飞光电股份有限公司 不良led处理方法、系统、设备及计算机可读存储介质
US11764088B2 (en) * 2020-03-04 2023-09-19 China Triumph International Engineering Co., Ltd. Method for testing a standard interface and interface-tester
CN112114242B (zh) * 2020-08-20 2024-03-22 江苏艾科半导体有限公司 一种自动化ic测试的在线监测和分析方法
CN112346920A (zh) * 2020-11-24 2021-02-09 安测半导体技术(江苏)有限公司 一种集成电路测试数据分析方法及系统
CN113514752A (zh) * 2021-04-13 2021-10-19 深圳市太美亚电子科技有限公司 电路板多性能参数同步测试系统及装置
TWI751093B (zh) * 2021-07-30 2021-12-21 十銓科技股份有限公司 記憶體分級方法
CN114850080A (zh) * 2022-04-29 2022-08-05 上海艾为电子技术股份有限公司 一种量产测试方法、系统和存储介质
CN116300834B (zh) * 2023-05-19 2023-08-08 合肥荣叙科技有限公司 一种水泵电机控制器测试系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400263A (en) * 1992-04-06 1995-03-21 Hewlett-Packard Company Apparatus and method for specifying the flow of test execution and the binning for a testing system
JPH0821807B2 (ja) * 1993-04-07 1996-03-04 日本電気株式会社 マイクロ波回路モジュールの製造装置
US5538141A (en) * 1994-09-27 1996-07-23 Intel Corporation Test flow assurance using memory imprinting
US5865319A (en) * 1994-12-28 1999-02-02 Advantest Corp. Automatic test handler system for IC tester
DE4446966A1 (de) * 1994-12-28 1996-07-04 Itt Ind Gmbh Deutsche Informationssystem zur Produktionskontrolle
US5589765A (en) * 1995-01-04 1996-12-31 Texas Instruments Incorporated Method for final testing of semiconductor devices
US5822717A (en) * 1995-07-31 1998-10-13 Advanced Micro Devices, Inc. Method and apparatus for automated wafer level testing and reliability data analysis
WO1997009629A1 (fr) * 1995-09-04 1997-03-13 Advantest Corporation Appareil de transfert de dispositifs semi-conducteurs
US5761064A (en) * 1995-10-06 1998-06-02 Advanced Micro Devices, Inc. Defect management system for productivity and yield improvement
US5828578A (en) * 1995-11-29 1998-10-27 S3 Incorporated Microprocessor with a large cache shared by redundant CPUs for increasing manufacturing yield

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558348B1 (ko) * 2002-03-30 2006-03-10 텔스타홈멜 주식회사 생산라인의 품질관리를 위한 통계적 공정관리 시스템 및방법
KR100733590B1 (ko) * 2003-09-08 2007-06-28 가부시끼가이샤 도시바 반도체장치의 제조시스템 및 반도체장치의 제조방법
KR100747323B1 (ko) * 2005-11-28 2007-08-07 현대자동차주식회사 회로 단락 시험 해석 검증 방법
US7840917B2 (en) 2007-04-05 2010-11-23 Samsung Electronics Co., Ltd. Method of correcting a design pattern for an integrated circuit and an apparatus for performing the same

Also Published As

Publication number Publication date
JPH10332444A (ja) 1998-12-18
FR2763716B1 (fr) 2000-03-10
CN1155069C (zh) 2004-06-23
DE19758077A1 (de) 1998-11-26
US6055463A (en) 2000-04-25
TW353212B (en) 1999-02-21
KR100216066B1 (ko) 1999-08-16
DE19758077B4 (de) 2007-04-12
US6223098B1 (en) 2001-04-24
JP3198272B2 (ja) 2001-08-13
FR2763716A1 (fr) 1998-11-27
CN1199931A (zh) 1998-11-25

Similar Documents

Publication Publication Date Title
KR100216066B1 (ko) 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법
US8594826B2 (en) Method and system for evaluating a machine tool operating characteristics
KR100273505B1 (ko) 제조라인 해석방법 및 제조라인 해석장치
KR101685780B1 (ko) 테스트 셀 컨트롤러의 결정 및 실행 트리의 생성 및 스케줄링
KR100429116B1 (ko) 반도체 ｉｃ 소자의 검사 공정 손실 요인 자동 분석 및관리 시스템과 그 방법
JPH05181875A (ja) リアルタイム統計的工程監視装置
KR102305872B1 (ko) 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램
KR101829956B1 (ko) Spc 룰 결정 트리의 생성, 정의 및 실행을 위한 알고리즘 및 구조
KR100259322B1 (ko) 반도체소자 검사장비의 안정도 분석방법
CN103164320B (zh) 检查系统、检查信息汇总装置
JPH10170602A (ja) 検査システム
JP2000243794A (ja) 半導体ウエハの解析方法
US7716004B2 (en) Method and apparatus for matching test equipment calibration
JP3614838B2 (ja) 半導体検査システム及び半導体デバイスの検査方法
US20050114058A1 (en) Method for analyzing inspected data, apparatus and its program
JP2000077495A (ja) 検査システム及びそれを用いた電子デバイスの製造方法
GB2372610A (en) Monitoring the assembly of a product from a workpiece
CN116930729A (zh) 一种多芯片老化测试系统及方法
JPH11243125A (ja) Ｉｃテストシステム
JPH04249335A (ja) プローブ検査システム
CN114757485A (zh) 基于电表画像的筛选批量轮换电表方法、系统、存储介质及计算机设备
JPH0719824B2 (ja) 半導体試験装置
JP2002156404A (ja) 半導体測定方法及び半導体測定装置
van der Peet et al. SPC on the IC-Production test process
JPS6255572A (ja) 半導体検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 18

EXPY Expiration of term