JPH0719824B2 - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH0719824B2 JPH0719824B2 JP1140604A JP14060489A JPH0719824B2 JP H0719824 B2 JPH0719824 B2 JP H0719824B2 JP 1140604 A JP1140604 A JP 1140604A JP 14060489 A JP14060489 A JP 14060489A JP H0719824 B2 JPH0719824 B2 JP H0719824B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- semiconductor
- lot
- under test
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体の試験装置に関する。
最近の半導体装置の製造工程における試験の増大に伴
い、その効率の向上が重要となってきた。
い、その効率の向上が重要となってきた。
第２図は従来の半導体試験装置の一例のブロック図であ
る。
る。
半導体試験装置11aは、プロービング装置２のウェーハ
ステージ４に載置された被試験ウェーハ３のチップにテ
スト信号ＳＴを与え測定データＳＤを入力する測定部７
と、データＳＤ及び規格値を比較・演算するCPU6を有す
る試験回路部１と、入出力信号ＳIOを送受する入出力機
器12とを有していた。
ステージ４に載置された被試験ウェーハ３のチップにテ
スト信号ＳＴを与え測定データＳＤを入力する測定部７
と、データＳＤ及び規格値を比較・演算するCPU6を有す
る試験回路部１と、入出力信号ＳIOを送受する入出力機
器12とを有していた。
この場合のチップの試験は、予め設定されたテスト条件
や規格のもとに作られたテストプログラムにより自動的
に順次テスト信号ＳＴを供給し、ウェーハ３のチップか
ら得られた測定データＳＤを規格値と照合し、チップの
良否を自動的に判断していた。
や規格のもとに作られたテストプログラムにより自動的
に順次テスト信号ＳＴを供給し、ウェーハ３のチップか
ら得られた測定データＳＤを規格値と照合し、チップの
良否を自動的に判断していた。
また製造ロットの品質管理は、サンプリングした測定デ
ータＳＤの解折によって別に行われていた。
ータＳＤの解折によって別に行われていた。
第３図及び第４図は半導体装置の品質管理を説明するた
めの特性分布図及びロット管理図である。
めの特性分布図及びロット管理図である。
工程能力指数ＣＰは、製造ラインが規格を満足する製品
を出しているかを示す品質管理上の判断基準で第（１）
式で表わされる。
を出しているかを示す品質管理上の判断基準で第（１）
式で表わされる。
一般に規格幅Ｔは標準偏差δの８倍以上であれば工程能
力は十分と云われている。
力は十分と云われている。
その時の工程能力指数ＣＰは1.33となり、小さいほど好
ましくない。
ましくない。
ＣＰ＝T/（６δＰ） …（１） また、工程能力指数ＣPKも工程平均及びばらつき６δ
Ｐを総合評価するために用いられる判断基準で第（２）
式及び（３）式に表わされる。
Ｐを総合評価するために用いられる判断基準で第（２）
式及び（３）式に表わされる。
ＣPK＝〔（１−Ｋ）×Ｔ〕/6δＰ …（２） Ｋ＝（|M−x|）／（T/2） …（３） 第３図に示す特性分布図の場合の工程能力指数ＣＰは1.
86,CPKは0.7で、ＣPKが悪く、ロットは不良で製造ライ
ンは悪いと判断される。
86,CPKは0.7で、ＣPKが悪く、ロットは不良で製造ライ
ンは悪いと判断される。
また第４図に示すように、第９の製造ロットL9は不良ロ
ットであるが、それ以前の第６のロットL6以降からロッ
ト平均値の折線が下方管理限界線LCLに向う傾向にあ
るので、ロットL6,L7で製造ロット異常発生傾向のアラ
ームを出していた。
ットであるが、それ以前の第６のロットL6以降からロッ
ト平均値の折線が下方管理限界線LCLに向う傾向にあ
るので、ロットL6,L7で製造ロット異常発生傾向のアラ
ームを出していた。
これらの場合、試験を含めた関連製造ラインは一時停止
され、品質管理上の対策後、製造ラインが再稼働する。
され、品質管理上の対策後、製造ラインが再稼働する。
上述した従来の半導体試験装置は、被試験半導体の測定
値が規格に入っているか否かの試験と、被試験ロットの
品質管理を別途に行っていたため、半導体装置の製造工
程の品質管理上の工程能力が十分に把握されていないの
で、特性値が規格値内に入っている場合は製造ラインの
変動による規格内での特性変動に気付かず、対策が後手
となり、突然の大量不良発生による歩留の低下を生じる
という欠点があった。
値が規格に入っているか否かの試験と、被試験ロットの
品質管理を別途に行っていたため、半導体装置の製造工
程の品質管理上の工程能力が十分に把握されていないの
で、特性値が規格値内に入っている場合は製造ラインの
変動による規格内での特性変動に気付かず、対策が後手
となり、突然の大量不良発生による歩留の低下を生じる
という欠点があった。
本発明の目的は、製造ラインの工程能力を判定できる半
導体試験装置を提供することにある。
導体試験装置を提供することにある。
本発明の半導体試験装置は、連続する製造ロットの被試
験半導体装置を順次接続して電気的特性を測定する試験
回路部を有する半導体試験装置において、前記試験回路
部の出力する前記被試験半導体装置の測定データを入力
して記憶する記憶部と、該記憶部の記憶データを入力し
予め設定した規格値に対応して製造ラインの工程能力指
数を計算する演算部とを含む制御装置を付加して構成さ
れている。
験半導体装置を順次接続して電気的特性を測定する試験
回路部を有する半導体試験装置において、前記試験回路
部の出力する前記被試験半導体装置の測定データを入力
して記憶する記憶部と、該記憶部の記憶データを入力し
予め設定した規格値に対応して製造ラインの工程能力指
数を計算する演算部とを含む制御装置を付加して構成さ
れている。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
半導体試験装置11は、第２図の入出力機器12の代りに試
験回路部１からの測定データＳＤを受けてプロービング
装置２に制御信号ＳＣを供給する制御装置５を付加した
ことが異る点以外は従来の半導体試験装置11aと同様で
ある。
験回路部１からの測定データＳＤを受けてプロービング
装置２に制御信号ＳＣを供給する制御装置５を付加した
ことが異る点以外は従来の半導体試験装置11aと同様で
ある。
制御装置５は、測定データＳＤを記憶する記憶部９と、
予め設定した規格値幅Ｔに対応して製造ライン工程能力
指数ＣＰ及びＣPKを計算する演算部10を有している。
予め設定した規格値幅Ｔに対応して製造ライン工程能力
指数ＣＰ及びＣPKを計算する演算部10を有している。
次に、装置11の動作を説明する。
まず、プロービング装置２のウェーハステージ４に自動
的に被試験ウェーハ３が載置される。
的に被試験ウェーハ３が載置される。
次に、プロービング装置２からテスト開始信号が発せら
れるとCPU6から測定部７とバイアスを印加する電源８に
測定条件が転送され、ウェーハ４の最初の被試験チップ
にテスト信号ＳＴが供給されて、その電気的特性が試験
される。
れるとCPU6から測定部７とバイアスを印加する電源８に
測定条件が転送され、ウェーハ４の最初の被試験チップ
にテスト信号ＳＴが供給されて、その電気的特性が試験
される。
この時、試験された測定データＳＤはCPU6から制御装置
５へ転送される。
５へ転送される。
CPU6は、試験結果の良否信号をプロービング装置２に送
り、プロービング装置２のプローブは次の被試験チップ
に接続を移す。
り、プロービング装置２のプローブは次の被試験チップ
に接続を移す。
制御装置５への測定データＳＤの転送は、サンプリング
上必要な抜取数だけ行われる。
上必要な抜取数だけ行われる。
制御装置５では、記憶部９に記憶された測定データＳＤ
をもとに項目毎に規格幅に対する製造ラインの工程能力
指数ＣＰ,CPKを第（１）及び第（２）式により演算部10
で計算する。
をもとに項目毎に規格幅に対する製造ラインの工程能力
指数ＣＰ,CPKを第（１）及び第（２）式により演算部10
で計算する。
その結果が予め設定された管理基準を満足しない場合
は、演算部10からプロービング装置２へ制御信号ＳＣが
供給されてウェーハ３のチップの試験を自動的に停止す
る。
は、演算部10からプロービング装置２へ制御信号ＳＣが
供給されてウェーハ３のチップの試験を自動的に停止す
る。
それと同時に制御装置５はアラームを発し、ロット異常
を知らせる。
を知らせる。
従って、前述の第３図に示したように、従来は規格不良
が少いので試験が続行されていたロットでも、ＣPK不良
の判定で自動的にアラームが発せられ、大量のロット不
良が発生する前に予防的に試験を中止できる効果があ
る。
が少いので試験が続行されていたロットでも、ＣPK不良
の判定で自動的にアラームが発せられ、大量のロット不
良が発生する前に予防的に試験を中止できる効果があ
る。
また、第１図の記憶部９に、過去のロットののデータ
を順次記憶して第４図に示したような判定をすれば、ロ
ットの傾向管理が行える効果がある。
を順次記憶して第４図に示したような判定をすれば、ロ
ットの傾向管理が行える効果がある。
上述の実施例で、被試験半導体装置として被試験ウェー
ハのチップに適用したが、試験対象として特性選別試験
をする半導体装置に適用してもよい。
ハのチップに適用したが、試験対象として特性選別試験
をする半導体装置に適用してもよい。
以上説明したように本発明は、記憶・演算部を有する制
御装置を付加することにより、被試験半導体装置の測定
データを抜取り、ロットの不良率及び製造ラインの工程
能力指数、さらに記憶装置へ記憶された過去のロットの
測定値による傾向管理を実施できるので、ロットの異常
予測や製造ラインの変動予測を行ない、歩留低下の防止
及び品質予知保全が可能となる効果がある。
御装置を付加することにより、被試験半導体装置の測定
データを抜取り、ロットの不良率及び製造ラインの工程
能力指数、さらに記憶装置へ記憶された過去のロットの
測定値による傾向管理を実施できるので、ロットの異常
予測や製造ラインの変動予測を行ない、歩留低下の防止
及び品質予知保全が可能となる効果がある。
第１図は本発明の一実施例のブロック図、第２図は従来
の半導体試験装置の一例のブロック図、第３図及び第４
図は半導体装置の品質管理を説明するための特性分布図
及びロット管理図である。 １……試験回路部、２……プロービング装置、３……被
試験ウェーハ、４……ウェーハステージ、５……制御装
置、６……CPU、７……測定部、９……記憶部、10……
演算部、ＳＣ……制御信号、ＳＤ……測定データ、ＳＴ
……テスト信号。
の半導体試験装置の一例のブロック図、第３図及び第４
図は半導体装置の品質管理を説明するための特性分布図
及びロット管理図である。 １……試験回路部、２……プロービング装置、３……被
試験ウェーハ、４……ウェーハステージ、５……制御装
置、６……CPU、７……測定部、９……記憶部、10……
演算部、ＳＣ……制御信号、ＳＤ……測定データ、ＳＴ
……テスト信号。
Claims (1)
- 【請求項１】連続する製造ロットの被試験半導体装置を
順次接続して電気的特性を測定する試験回路部を有する
半導体試験装置において、前記試験回路部の出力する前
記被試験半導体装置の測定データを入力して記憶する記
憶部と、該記憶部の記憶データを入力し予め設定した規
格値に対応して製造ラインの工程能力指数を計算する演
算部とを含む制御装置を付加したことを特徴とする半導
体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1140604A JPH0719824B2 (ja) | 1989-06-02 | 1989-06-02 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1140604A JPH0719824B2 (ja) | 1989-06-02 | 1989-06-02 | 半導体試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH036037A JPH036037A (ja) | 1991-01-11 |
| JPH0719824B2 true JPH0719824B2 (ja) | 1995-03-06 |
Family
ID=15272573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1140604A Expired - Fee Related JPH0719824B2 (ja) | 1989-06-02 | 1989-06-02 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719824B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04343443A (ja) * | 1991-05-21 | 1992-11-30 | Nec Yamagata Ltd | 半導体装置テストシステム |
| JP2684011B2 (ja) * | 1994-02-04 | 1997-12-03 | 本田技研工業株式会社 | 内燃機関の異常判定装置 |
| JP2019144104A (ja) * | 2018-02-21 | 2019-08-29 | セイコーエプソン株式会社 | 電子部品搬送装置および電子部品検査装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62154639A (ja) * | 1985-12-26 | 1987-07-09 | Sharp Corp | 半導体選別装置 |
-
1989
- 1989-06-02 JP JP1140604A patent/JPH0719824B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62154639A (ja) * | 1985-12-26 | 1987-07-09 | Sharp Corp | 半導体選別装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH036037A (ja) | 1991-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3198272B2 (ja) | 半導体集積回路素子検査工程の制御システム及び制御方法 | |
| KR100273505B1 (ko) | 제조라인 해석방법 및 제조라인 해석장치 | |
| US7117057B1 (en) | Yield patrolling system | |
| JP4153720B2 (ja) | 半導体ｉｃ素子の検査工程の損失要因自動分析管理システムとその方法 | |
| KR100495194B1 (ko) | 개별제품들의배치제조공정상에서의측정절차,및측정에의해야기되는불확실성을사정하기위한방법과시스템 | |
| Farayola et al. | Quantile–quantile fitting approach to detect site to site variations in massive multi-site testing | |
| JP2008002900A (ja) | 半導体装置のスクリーニング方法と装置並びにプログラム | |
| JPH0719824B2 (ja) | 半導体試験装置 | |
| JP2001330644A (ja) | スクリーニング方法、スクリーニング装置及び記録媒体 | |
| US6697696B1 (en) | Fault detection control system using dual bus architecture, and methods of using same | |
| CN107340487A (zh) | 一种查看测试系统处于稳定状态下实际加工能力的方法 | |
| JP3708570B2 (ja) | 半導体素子の良品判別方法 | |
| JP4051332B2 (ja) | 検査データ解析システム | |
| JP2978812B2 (ja) | 半導体試験装置及びその試験方法 | |
| JP4177780B2 (ja) | 半導体製造装置の早期警報管理方法及びシステム | |
| JP3169006B2 (ja) | 集積回路の故障検査装置及びその検査方法並びにその制御プログラムを記録した記録媒体 | |
| US7606677B1 (en) | Dynamic measurement control | |
| KR20080002496A (ko) | 반도체소자의 테스트 시스템 | |
| JPH11126736A (ja) | 半導体装置の製造管理装置および半導体装置の製造管理システム | |
| CN114609500A (zh) | 辅助wat生产监控的方法及装置 | |
| JPH10275842A (ja) | 薄膜製品の製造方法および薄膜製品の製造ライン管理システム | |
| JPH10229110A (ja) | 半導体装置製造方法及びその半導体装置製造方法で製造された半導体装置 | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| KR20010081625A (ko) | 테스트 중인 반도체 디바이스를 이용한 반도체 테스트장치의 타이밍 파라메터 점검 및 보정 방법 | |
| KR20020063007A (ko) | 반도체 공정설비의 공정데이터 관리 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |