JP4153720B2 - 半導体ic素子の検査工程の損失要因自動分析管理システムとその方法 - Google Patents
半導体ic素子の検査工程の損失要因自動分析管理システムとその方法 Download PDFInfo
- Publication number
- JP4153720B2 JP4153720B2 JP2002137569A JP2002137569A JP4153720B2 JP 4153720 B2 JP4153720 B2 JP 4153720B2 JP 2002137569 A JP2002137569 A JP 2002137569A JP 2002137569 A JP2002137569 A JP 2002137569A JP 4153720 B2 JP4153720 B2 JP 4153720B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- time
- data
- time data
- loss factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q10/00—Administration; Management
- G06Q10/04—Forecasting or optimisation specially adapted for administrative or management purposes, e.g. linear programming or "cutting stock problem"
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5606—Error catch memory
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Business, Economics & Management (AREA)
- Human Resources & Organizations (AREA)
- Strategic Management (AREA)
- Economics (AREA)
- Software Systems (AREA)
- Tourism & Hospitality (AREA)
- Development Economics (AREA)
- Entrepreneurship & Innovation (AREA)
- Marketing (AREA)
- Operations Research (AREA)
- Quality & Reliability (AREA)
- Game Theory and Decision Science (AREA)
- General Business, Economics & Management (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体集積回路(IC)素子の検査技術に関し、より詳しくは、半導体IC素子の検査工程で検査システムの損失要因を自動的に分析し管理する損失要因自動分析管理システム及びその方法に関する。
【0002】
【従来の技術】
半導体IC素子は、回路設計、ウェーハ製造、組立工程を経て完成され、出荷する前に電気的性能及び信頼性を検査する検査工程を経る。IC素子の性能検査は、大きくDCテストと、ACテストと、機能テストとに分けられる。DCテストは、IC素子の直流特性を検査するもので、開放/短絡(open/short)テスト、入力電流、出力電圧、電源電流などを測定する。ACテストは、IC素子のタイミングを測定するもので、入力端子にパルス信号を印加して、入出力運搬遅延時間(access time)、出力信号の開始時間と終了時間などの動作特性を測定する。機能テストは、例えば、メモリIC素子の場合、メモリの実際動作速度で各メモリセルの読み取り/書込み機能や相互干渉などをテストするものであり、パターン発生器で作られた検査パターンを規定のレベルに変換したパルスを、被検査IC素子、すなわちDUT(device under unit)に印加し、DUTの出力信号を規定レベルと比較する。この比較結果を、パターン発生器で発生した出力期待パターンと比較し、動作の良否を検査する。一般的にACテストと機能テストを兼ねたダイナミック機能テストが実施される。
【0003】
このようなIC素子の検査工程は、半導体素子の生産で多くの費用と時間を必要とする。IC素子の検査には、複雑で且つ高価の検査システムが必要であり、高効率のICハンドラーを使用しなければならない。半導体IC素子の機能が向上するに伴って検査工程にかかるコストも徐々に高まり、検査時間も長くなっている。したがって、検査システムに損失要因が発生すれば、製品の収率に大きな影響を及ぼし、生産性を左右する主要変数となる。IC素子の検査工程は、通常ロット(lot)単位で行われ、一つのロットには約1,000個以上のIC素子が含まれる。一つのロットを検査する過程で、検査システムの実稼働、ローディング、インデックス、アンローディング、瞬間停止、故障修理、ロット交替、再検査時間など多くの損失時間が発生する。
【0004】
しかしながら、従来の検査工程では、このような損失要因を作業者が手作業で計算したり経験だけに依存していた。したがって、損失要因データが作業者毎に互いに異なり、信頼性が低下するだけでなく、追跡できない損失要因データも発生するため、損失要因を分析し管理することが不可能であった。半導体集積回路素子が高性能の少量生産方式で製造販売され、市場適時性(time-to-market)の要求が徐々に高まるに応じて、検査工程の生産性と収率向上は、必然的な課題となるに至り、検査工程の損失を最大限低減し、検査システムの設備稼動率を最適化することが切実に要請されている。
【0005】
また、いろいろな種類の半導体IC素子を大量で生産、販売する製造メーカでは、数多くの検査器を使用するが、IC素子別に及び/または検査器別に検査工程を效率的に管理し分析することが必要である。
【0006】
【発明が解決しようとする課題】
本発明の目的は、検査工程で発生する損失要因を自動的に分析し管理する損失要因自動分析管理システム及びその方法を提供することにある。
本発明の他の目的は、検査システムの損失に迅速に対処すると共に、検査システムの設備稼動率を向上させる損失要因自動分析管理システム及びその方法を提供することにある。
本発明のさらに他の目的は、検査工程で発生する多様な時間データを正確で且つ迅速に集計し管理する損失要因自動分析管理システム及びその方法を提供することにある。
【0007】
【課題を解決するための手段】
本発明に係る検査工程損失要因自動分析及び管理システムは、互いに異なる複数の半導体IC素子を複数の検査器を使用してロット単位で検査する半導体IC検査工程で発生する損失要因を分析し管理する。前記ロットは、同じ半導体IC素子複数個が所定の個数で含まれ、前記ロット単位の検査工程では、複数の検査サイクルが順次的に進行しながら実施される。損失要因自動分析管理システムは、(A)複数の検査サイクル各々に対して検査結果を確認し、再検査をするか否かを判定する手段と、(B)ロット単位に含まれた被検査IC素子を検査ヘッドにローディングし、検査結果によってIC素子を分類し検査ヘッドからアンローディングするIC素子ローディング/アンローディング手段と、(C)検査工程の進行過程で発生する時間データに基づいて原始データを生成する原始データ生成手段と、(D)原始データに基づいて検査時間データ及びインデックス時間データを算出し、損失時間データを算出するデータ算出手段と、(E)原始データ及び算出されたデータを格納するデータ格納手段と、(F)原始データ及び算出されたデータを、複数のロット、複数の検査器、IC素子ローディング/アンローディング手段によって分析し、使用者インタフェースを介して出力するデータ分析及び出力手段とを備えている(ここで前記インデックス時間は、前記複数の検査サイクルにおいて(n+1)回の検査サイクルの開始時間と、n回の検査サイクルの終了時間との差により生成される時間データを含み、損失時間データはローディング時間データ、ジャム時間データ、再検査時間データ、アンローディング時間データ及び交替時間データを含む)。
【0008】
また、損失要因自動分析管理システムは、(A)ロット各々に対応する検査プログラムにより駆動される複数の検査器と、検査器に被検査IC素子をローディングし、検査結果によってIC素子を分類しアンローディングするIC素子ローディング/アンローディング手段とを各々含む複数の検査システムと、(B)複数の検査システムで発生する時間データを、複数のロット、複数の検査サイクル別に統合処理し、格納するデータ格納手段を含むサーバーシステムと、(C)サーバーシステムに電気的に連結され、使用者インタフェースを介して作業者と通信する端末システムとを含む。複数の検査器及び/またはサーバーシステムは、検査工程の進行過程で発生する時間データに基づいて原始データを生成する原始データ生成手段と、原始データに基づいて検査時間データ、インデックス時間データ及び損失時間データを算出するデータ算出手段とを含む。
【0009】
本発明に係る検査工程の損失要因自動分析管理方法は、互いに異なる複数の半導体IC素子を複数の検査器を使用してロット単位で検査する半導体IC検査工程で発生する損失要因を分析し管理する。ここで、ロットは、同じ半導体IC素子複数個が所定の個数で含まれ、ロット単位検査工程は、複数の検査サイクルが順次的に進行しながら実施される。損失要因分析管理方法は、(A)複数の検査サイクル各々に対して、検査工程の進行によってリアルタイムで原始データを生成する段階と、(B)複数の検査サイクル各々に対して、原始データに基づいて検査時間データ及びインデックス時間データを生成する段階と、(C)原始データと検査時間データ及びインデックス時間データに基づいて損失時間データを算出する段階と、(D)算出段階で生成されたデータに基づいて検査工程データを生成し格納する段階と、(E)検査工程データを分析し、使用者インタフェースに出力する段階とを含む。
【0010】
【発明の実施の形態】
以下、図面を参照して本発明の一実施例を説明する。
半導体IC素子の検査は、それを製造するいろいろな過程で行われるが、本明細書での説明は、主として半導体IC素子をウェーハ製造し、パッケージ工程をした後の最終検査(final test)について説明する。しかし、本発明の属する技術分野における通常の知識を有する者なら本発明がこれだけに限らず、多様に適用されることができることを容易に理解することができると解するべきである。最終検査は、パッケージされたIC素子の静的及び動的電気的特性を検査し、IC素子が設計仕様を満足するか、顧客が特別に要請した要件を満足するかを確認するが、この最終検査を通過したIC素子が顧客に出荷される。複数の半導体IC素子を複数の検査器を用いて検査する半導体IC検査工程は、ロット単位で行われるが、一つのロットには、約1,000個のIC素子が入っていることが普通である。検査器は、ロットに入っているそれぞれの被検査素子のDC特性とAC特性及びダイナミック電気的特性を測定する。被検査素子は、その特性が設計当時に計画した基準を満足するかなどを検査することによって、これが検査器を通過する(pass)か通過しないか(fail)によって分類される。最終検査を通過した製品に対して標本検査を実施し(これは、通常「品質確認(QA)検査」という)、これを通過した製品が出荷される。
【0011】
図1は、本実施例による検査工程の損失要因自動分析管理システム(以下、単に「システム」という)のブロック図である。
本実施例によるシステムは、検査システム10、サーバーシステム20、及び端末システム30を含む。検査システム10は、検査器12(tester)と、ハンドラー(handler)15とを含む。検査器12は、中央プロセッサー(例えば、CPU)と、関連電子回路ハードウェアとを含み、ソフトウェア、すなわち検査プログラムにより駆動される。検査器12は、被検査IC素子(図示せず)に検査信号を印加し、被検査素子からの出力信号と、基準信号とを比較して、検査結果信号を提供する。被検査IC素子は、通常検査基板(test board)にソケット実装された状態で検査が進行される。検査基板は、被検査素子と電気的信号をやりとりする回路を含む。検査器12は、例えば、Advantest社またはAndo社で提供する検査器である。ハンドラー15は、被検査IC素子をキャリアトレイ(carrier tray)から検査トレイ(test tray)に運搬し、検査トレイに入っている被検査IC素子を検査ヘッド、すなわち検査基板のソケットに実装し、検査器12と被検査IC素子とを電気的に連結する。検査器12とハンドラー15とは、ケーブル16を介して電気的に連結されている。
【0012】
検査器12は、ソフトウェアの制御によって、検査基板に命令信号を送り、検査基板から出力される検査データを受けて、被検査IC素子の性能と特性を判断する。この判断結果によって、検査器12は、ケーブル16を介してハンドラー15に素子分類命令(binning instruction)信号を送信し、ハンドラー15は、この命令信号によってIC素子を分類しキャリアトレイに運搬する。図1には、ハンドラー15が検査器12と分離されたものを示しているが、ハンドラーと検査器が一体になったものを使用してもよいこともちろんである。
【0013】
ハンドラー15の処理量は、主としてその機械的条件により決定されるが、これを通常ハンドラーのインデックス時間(index time)で示す。インデックス時間は、ハンドラー内部において被検査IC素子を運搬しトレイを運搬する移動距離と、移動速度、そして検査結果信号によってIC素子を分類する分類項目の個数及び検査器12とハンドラー15間の電気的インタフェースの伝送速度等に影響を受ける。被検査IC素子の実際検査時間[または検査器の中央処理処置(CPU)の稼動時間]もインデックス時間に影響を及ぼす。
【0014】
サーバーシステム20は、損失要因を算出するサーバーコンピュータ22と、データベース25とを含む。サーバーコンピュータ20は、検査器12とハンドラー15の組みで構成されたそれぞれの検査システム10で発生する時間データを統合管理し処理する。検査工程で発生する時間データと、これを基礎にして算出される損失データは、サーバーコンピュータ20により制御されるデータベース25に格納されるが、このデータについては後述する。
【0015】
端末システム30は、複数の端末コンピュータ32を含む。端末コンピュータ32は、損失要因データを分析して、または分析されたデータに基づいて、標準時間データ照会、損失報告、インデックス時間分析などのような使用者インタフェースを介してその結果を出力する。
検査システム10、サーバーコンピュータ22及び端末システム30は、ネットワーク26に連結されている。ネットワーク26は、例えば、イーサネット(Ethernet:登録商標)である。
【0016】
図2は、本実施例による検査工程の損失要因自動分析管理方法(以下、方法という)の全体流れを示す。
本実施例では、検査システムの動作開始から終了までの全過程で設備状態の時間データを生成する。この時間データは、検査工程の損失要因を分析する原始データ(raw data)として使われ、これを検査工程にリアルタイムで反映しなければならない。
【0017】
図2を参照すれば、検査工程の進行によってリアルタイムで原始データを生成する(段階51)。原始データに基づいて検査時間データとインデックス時間データを算出し(段階52)、損失要因を損失時間データの形態で算出する(段階53)。本実施例による検査工程は、同じ半導体IC素子複数個を一定の個数単位、すなわちロット単位で進行されるが、互いに異なるロットに適用される複数の検査システムと複数の製品に対して検査が同時に行われる大量検査工程においてそれぞれのロットに対する複数の検査サイクル各々に対して前記原始データと検査時間データ及びインデックス時間データを生成し算出する。
【0018】
前記の各段階51、52、53で生成される時間データに基づいて、検査サイクル、検査ロット進行によって検査工程データを生成し、これを格納する(段階54)。検査工程データは、複数のロット各々に対して、複数の被検査IC素子製品各々に対して、複数の検査システム各々に対して、統合処理されたデータである。本実施例による分析ツールによりデータを分析し(段階55)、状況照会(段階56)、損失報告書(段階57)、インデックス時間分析器(段階58)のような使用者インタフェースに出力することによって、検査工程の損失要因を管理する。
【0019】
図3は、原始データ生成過程を検査工程の進行順序によって示す。半導体IC素子は、ロット単位で検査し、その結果によって被検査IC素子の不良可否を判断する。検査プログラムが実行されてロット検査が進行することにより(段階60)、検査器の開始時間を抽出する(段階61)。検査プログラムは、TDL(Test Description Language)で記述されたプログラムである。TDLは、HDL(Hardware Description Language)やVHDL(Verilog HDL)のようなハードウェア記述言語で構成される。検査プログラムは、ソースコード形態を有するが、作業者は、工程に必要な変数を検査プログラムに入力し、検査器ハードウェアの検査動作を定義する。検査プログラムには、検査シークエンス(test sequence)と分類(binning)プロセスが記述され、検査器の動作を制御する。
それぞれの検査サイクルが始まれば(段階62)、検査サイクルの開始時間を抽出する(段階63)。検査プログラムから各検査サイクルの開始時間を抽出することによって、検査サイクル開始時間を原始データとして生成することができる。単位検査サイクルが終われば(段階64)、検査サイクルの終了時間を抽出するが(段階65)、これも検査プログラムを修正することによって生成される。検査サイクルは、検査プログラムにより区分されることができるが、メモリIC素子の場合、DC、AC、機能テストが一つの検査サイクルを構成する。それぞれの検査サイクルが終わる時ごとに、検査結果を確認し、再検査するか否かを判定する(段階66)。
【0020】
被検査IC素子が判定段階66を通過すれば、検査サイクルが所定の回数Nと同一であるか判断し(段階67)、同一でない場合には、次の検査サイクルに進行し(段階68)、検査工程を続いて進行し、前記段階62に戻る。段階63、64、65及び66は、被検査IC素子が判定段階66を満足する限り、N回繰り返す。回数Nは、正の整数であり、該当ロットに対して実施される検査サイクルの数を意味する。これは、検査プログラムにより指定され、被検査IC素子の種類、使われる検査器の類型、検査項目によって変わることができる。
【0021】
被検査IC素子が判定段階66を通過せずに再検査工程に進行すると、再検査開始時間を抽出し(段階70)、それぞれの再検査サイクルを開始する(段階71)。再検査サイクルの開始時間抽出(段階72)、再検査サイクルの終了時間抽出(段階73)、再検査サイクルの進行回数Mの確認(段階74)及び再検査サイクル増加(段階75)の繰り返し過程は、前述した1次検査過程と同様である。回数Mも、検査サイクル数Nと類似の方法で指定され、その値が決定される。
検査サイクル=N及び/または再検査サイクル=Mが満足されると、ロット検査終了段階76に移動して、最終終了時間を抽出し(段階77)、これを格納する(段階78)。
【0022】
原始データの生成は、検査プログラムを修正することによって実施することができるが、検査器で使用する運営体制に合わせて検査プログラムを開発しなければならない。例えば、Advantestの半導体メモリ素子検査器で原始データを生成できる検査プログラムは、例えば、下記のようなサブルーチンを含んでもよい。これは、ATL(Advan Test Language)プログラミング言語で具現される。
【0023】
図4は、本発明の一実施例に係る検査工程の流れを検査器とハンドラーの動作とに分けて示す。図4に示した段階のうち、図3の流れと対応する段階に対しては同じ図面符号を使用する。
【0024】
前段階のロット検査が終了すれば(段階79)、ロットを変えて現在ロットの検査が始まる(段階60)。したがって、段階79と段階60間の時間は、ロット交替時間を意味する。ロット検査の開始は、ハンドラーの開始段階84と対応する。ハンドラーは、被検査素子を、例えば、キャリアトレイから検査トレイにローディングし(段階85)、加熱/冷却チャンバーに運搬して、素子を加熱検査または冷却検査に適合するように加熱または冷却する(段階86)。通常、被検査素子の加熱は、約83℃に素子を加熱し、冷却は、−5℃に素子の温度を低くする。加熱または冷却にかかる時間は、通常ソーク時間(soak time)という。加熱または冷却済みの素子は、検査ヘッド(test head)にローディングされ、検査器と被検査IC素子とが電気的に連結される。
【0025】
被検査素子のローディングが終われば、ハンドラーからローディング完了信号が検査器に伝送され、検査器で検査プログラムが始まり(段階80)、検査サイクルが始まる(段階62)。それぞれの検査サイクルが被検査IC素子に対して進行され、現在の検査サイクルが終了する(段階64)。検査サイクルが進行される間、又は、計測が必要な場合には、計測モジュールが動作し、その開始時間と終了時間を抽出する(段階81)。
【0026】
計測モジュールの動作は、計測プログラム(calibration program)が実行されることを意味するが、例えば、検査器で検査する被検査IC素子が変更された場合、検査器の温度が基準温度範囲を外れた場合、検査プログラムのタイミングが変更された場合、あるいは検査プログラムの全域変数(global parameter)が変更された場合、計測プログラムが実行されることができる。
【0027】
検査サイクル開始段階62と検査サイクルの終了段階64との間の時間が検査時間データとして抽出される。計測モジュール開始段階81と計測モジュール終了段階82との間の時間は、計測時間データとして抽出される。
検査サイクルが終了すれば、検査サイクルの進行回数によって、新しい検査サイクルが繰り返されることもでき、1次検査終了段階83に移動することもできる。1次検査の終了段階83とロット検査終了段階76との間の時間は、再検査時間データとして生成される。
【0028】
一方、検査サイクルが終了すれば、その信号をハンドラーに伝送し、検査結果によって被検査IC素子をハンドラーでBIN分類する(段階88)。ハンドラーの被検査素子ローディング段階87とBIN分類段階88との間の時間は、インデックス時間データとして格納される。ロード検査が終了すれば、ハンドラーは、BIN別に分類されたIC素子をトレイにアンローディングする(段階89)。検査が進行される間、ジャム(jam)、すなわち装備の一時的故障が発生した場合、この時間は、ジャム時間データとして抽出される。ジャム時間は、簡単な修理でリペアできる装備の瞬間的または一時的な故障を意味する。
【0029】
図5は、本発明の実施例に係る時間データ抽出方法を説明する図である。図5に示したものは、検査システムで一つのロットを検査する過程を細分化して、必要な時間データを算出するロジックを意味する。
ローディング時間データは、ハンドラーが動作を始めた時間から、最初検査サイクルが始まる時間まで算出される。計測時間は、それぞれのサイクル検査時間を平均した平均検査時間より一定の値C1だけ大きい検査時間から平均検査時間を引いた時間の合計を意味する。前述したように、理論的に計測時間は、計測モジュールの動作時間、すなわち計測プログラムの開始時間と終了時間との差異によりその値が定められる。しかしながら、検査プログラムでこの計測プログラムの開始時間と終了時間を出力できない場合には、検査サイクルの開始時間と終了時間の差異により定義される検査器のCPU動作時間のうち平均CPU動作時間より所定の値だけ大きい動作時間を求め、これから平均動作時を引くことにより、計測時間への近似値を算出する。ここで、C1は、経験的または統計的に定められる定数であり、本発明の一実施例では「2」である。
【0030】
ジャム時間データは、インデックス時間のうち一定の時間値C2より大きいか同一であり、C3より小さいものとして定められる。本発明の一実施例で、時間値C2は60秒であり、C3は5分であり、この値は、経験的、統計的に定められる。インデックス時間がC3、例えば、5分以上であることは、故障時間データとして格納される。ここで、故障時間データとは、簡単な修理でリペアされない装備の長期間故障を意味するが、通常検査器やハンドラーの設備故障による時間である。ジャム故障は、例えば、ハンドラーでIC素子を移す途中に落としたり、装備中間に詰め込まれる等の理由で生じることができる。一方、長期間故障は、大きく二つの例を挙げることができるが、一つは、検査工程に用いられるいろいろな設備に含まれた部品の寿命が尽き、自然的な摩耗などにより設備が正常的な動作をできない場合と、他の一つは、作業者の誤った操作や部品の誤動作による場合である。
【0031】
再検査時間データは、サイクル終了時間後、再検査サイクルの開始時間で生成され、アンローディング時間データは、最終検査サイクルが終了した後、ロット検査が終了するまでの時間である。交替時間データは、以前のロット検査が終了した後、現在ロットが始まった時間で抽出される。ソケットオフ時間データは、検査ヘッドにある検査基板のソケットが並列検査で故障となった時に生じる損失を時間値で換算したことを意味する。例えば、一つの検査基板に64個のソケットがあり、一つの検査基板を検査するのに64分がかかると仮定する時、一つの被検査IC素子を検査するのに1分がかかることになる。ところが、仮りに64個のソケットのうち6個でソケットオフ故障が生じた場合、58個のソケットのみに対して検査が実施され、この場合にも、検査時間は、64分がかかることになる。したがって、一つの被検査IC素子を検査するのにかかる時間は、1分6秒となる。つまり、ソケットオフのような故障が生じた場合には、被検査IC素子それぞれの検査時間に6秒の損失が生じるものである。
【0032】
前述した8個の時間データ、すなわちローディング時間データ、計測時間データ、ジャム時間データ、故障時間データ、再検査時間データ、アンローディング時間データ、交替時間データ、ソケットオフ時間データは、検査工程の損失要因データを構成する。しかし、このようなデータは、図面を参照して本明細書で説明したものだけに限らず、検査システムや被検査IC素子によって変わることができるということは、本発明の属する技術分野において通常の知識を有するなら容易に理解することができるだろう。
一方、サイクル別検査時間データは、各サイクルで検査器のCPU稼動時間の合計で生成され、インデックス時間データは、(n+1)回サイクル開始時間とn回サイクル終了時間との差で生成される。
【0033】
図6は、本発明の一実施例に係る検査工程損失要因自動分析及び管理システムの構成ブロック図である。
検査器12は、データ生成プログラム部82と、データ格納部85及びインタフェース86を含む。データ生成プログラム部82は、原始データを生成し、原始データから平均検査時間と計測時間及びそれぞれの検査サイクルに対するインデックス時間データを算出し、算出されたデータをデータ格納部85にファイルとして格納する。検査器12は、インタフェース86とネットワーク(図1の26)を介して格納されたデータファイルをサーバー22に伝送する。
【0034】
サーバー22は、損失データ算出プログラム部90、第1テーブル93及び第2テーブル95を含む。検査器12から伝送されたデータのうち平均検査時間データと平均インデックス時間データは、第1テーブル93に格納され、各サイクルのインデックス時間データは、第2テーブル95に格納される。第2テーブル95にデータが入力されると、損失データ算出プログラム部90が動作し、前述した損失データを算出し、第2テーブル95に格納し、損失時間データを更新(update)する。データベース(図1の25)は、第1テーブル93と第2テーブル95を含む。
【0035】
端末コンピュータ32は、データ分析ツール96と、使用者インタフェース98及びディスプレイ99を含む。データ分析ツール96は、標準検査時間、設備稼動率、損失時間指標、損失率、損失要因を分析し、その結果を使用者インタフェース98を介してディスプレイ99に画面表示する。本実施例は、所定の時間内に検査できるIC素子の数を最大にして生産高を高めることが重要な生産性指向の大量検査工程に適合し、検査工程に含まれる数多くの検査器と被検査IC製品に基づいてデータを分析することによって、データ分析ツール96は、検査工程を統合的に管理し分析することができるようにする。
【0036】
図7は、本実施例によって検査工程の損失要因を分析し管理する使用者インタフェースの一例であり、設備稼動時間の分析画面を示す。
設備稼動時間は、検査器設備、ハンドラー設備によって画面出力されることもでき、製品別、日付別、工程別、ロットサイズ別に画面出力され、検査時間、各種損失時間、達成率、ソケットオフ率、収率などを照会することができる。検査工程全体に対する設備稼動時間を照会することもでき、所望の特定プロセスに対する稼動時間を照会することができる。一方、フィルタ機能を利用すれば、達成率が低い異常設備を速く探し出すことができ、それに対する原因をも直ちに分析することができる。
図7で、損失コードとグラフは、それぞれの損失時間に対する比率をパーセントで表示し、これをグラフで視覚化することによって、損失の主要原因を容易に把握できるようにする。
【0037】
図8は、本実施例によって検査工程の損失要因を分析し管理する使用者インタフェースの他の例であり、インデックス時間分析画面を示す。
インデックス時間分析は、ハンドラー別、検査器別にディスプレイすることができ、ロットに対する詳細データを照会することができる。インデックス時間は、最小値、最大値、平均値で表示され、これを互いに比較し分析することができる。複数のハンドラー各々に対するインデックス時間を平均で換算し、グラフで表示することによって、ハンドラーによるインデックス時間の差異を明確に把握することができる。ハンドラーをクリックすれば、そのハンドラーを使用する検査器がリストアップされ、検査器によるインデックス時間推移も比較することができる。また、ハンドラーや検査器を選択、クリックすれば、そのハンドラーや検査器で発生した詳細ロットデータが出力される。
【0038】
図9は、本実施例によって検査工程の損失要因を分析し管理する使用者インタフェースのさらに他の例であり、標準時間分析画面を示す。
標準時間分析画面は、製品別、バージョン(version)別、検査器モデル、ハンドラーモデル別に検査時間、インデックス時間、素子当り時間などを分析し、作業者がこれを照会できるようにする。検査時間選択では、計測時間が含まれたものと、計測時間が含まれないもの、2つを選択できる。作業者が照会しようとする製品の番号(ID)を知らなくても、製品選択メニューで製品の類型(例えば、64M DRAM、128M DRAM)、バージョン、構成(例えば、×4、×8)を選択することによって照会が可能である。例えば、T5365検査器とMR5500ハンドラーを使用して被検査IC素子を16−並列で検査した時、標準検査時間は、35秒であり、標準インデックス時間は、2秒である。
【0039】
本発明は、本発明の技術的思想から逸脱することなく、他の種々の形態で実施することができる。前述の実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例のみに限定して狭義に解釈されるべきものではなく、本発明の精神と特許請求の範囲内で、いろいろと変更して実施することができるものである。
【0040】
【発明の効果】
以上説明したように、本発明によれば、検査工程で発生する多様な時間データを正確で且つ迅速に集計し管理し、損失要因を自動的に分析し管理することが可能である。従来には、設備稼動率の変数である時間データが作業者の手作業や経験によるものだったが、本発明で生成され算出されたデータは、設備の状態をそのまま反映するものであり、人為的な要素が入ることができないため、正確な設備稼動率を求めることができ、ここに及ぼす損失時間データを最大限で細分化することによって、損失データの微細管理が可能であり、検査工程ラインの改善活動にも利用できる。
【0041】
また、数多くの検査設備を使用する大量検査工程で設備による時間データと損失データを自動的に分析し管理することによって、純粋稼動時間が低下する設備に対してどんな問題のために損失が生じるかを容易に知ることができ、負荷がかかっている或る部位に対して速かに措置を取ることができる。また、製品別、工程別、ロットサイズ別にデータを分析することによって、製品別にどの設備で稼動率が最も高いか、最も低いかその流れを把握できるので、最適の検査環境を構築でき、設備効率を極大化できる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る検査工程の損失要因自動分析管理システムの全体構造を示すブロック図である。
【図2】本発明の一実施例に係る検査工程の損失要因自動分析管理方法の流れを示す模式図である。
【図3】本発明の一実施例に係る検査工程の損失要因自動分析管理方法における原始データ生成プロセスを示す模式図である。
【図4】本発明の一実施例に係る検査工程の損失要因自動分析管理方法における検査工程の流れを検査器とハンドラーの動作とに区分して示す模式図である。
【図5】本発明の一実施例に係る検査工程の損失要因自動分析管理方法における時間データ抽出方法を説明する図である。
【図6】本発明の一実施例に係る検査工程の損失要因自動分析管理システムの構成を示すブロック図である。
【図7】本発明の一実施例に係る検査工程の損失要因自動分析管理システムの使用者インタフェースを示す模式図である。
【図8】本発明の一実施例に係る検査工程の損失要因自動分析管理システムの他の使用者インタフェースを示す模式図である。
【図9】本発明の一実施例に係る検査工程の損失要因自動分析システムのさらに他の使用者インタフェースを示す模式図である。
【符号の説明】
10 検査システム
12 検査器
15 ハンドラー
20 サーバーシステム
22 サーバー
25 データベース
30 端末システム
32 端末コンピュータ
Claims (21)
- 互いに異なる複数の半導体IC素子を複数の検査器を使用してロット単位で検査する半導体ICの検査工程で発生する損失要因を分析し管理する損失要因自動分析管理システムであって、
前記ロット単位は、同一の半導体IC素子が所定の個数で含まれ、ロット単位の検査工程では、複数の検査サイクルが順次的に進行しながら実施され、
前記複数の検査サイクルの各々に対して検査結果を確認し、再検査の可否を判定する手段と、
前記ロット単位に含まれた被検査IC素子を検査ヘッドにローディングし、検査結果によってIC素子を分類し、前記検査ヘッドからアンローディングするIC素子ローディング/アンローディング手段と、
前記検査工程の進行過程で発生する時間データに基づいて原始データを生成する原始データ生成手段と、
前記原始データに基づいて検査時間データ及びインデックス時間データを算出し、損失時間データを算出するデータ算出手段(ここで前記インデックス時間は、前記複数の検査サイクルにおいて(n+1)回の検査サイクルの開始時間と、n回の検査サイクルの終了時間との差により生成される時間データを含み、損失時間データはローディング時間データ、ジャム時間データ、再検査時間データ、アンローディング時間データ及び交替時間データを含む)と、
前記原始データ及び算出されたデータを格納するデータ格納手段と、
前記原始データ及び算出されたデータを、複数のロット、複数の検査器、IC素子ローディング/アンローディング手段によって分析し、使用者インタフェースを介して出力するデータ分析及び出力手段と、
を備えることを特徴とする損失要因自動分析管理システム。 - 互いに異なる複数の半導体IC素子を複数の検査器を使用してロット単位で検査する半導体ICの検査工程で発生する損失要因を分析し管理する損失要因自動分析管理システムであって、
前記ロット単位は、同一の半導体IC素子が所定の個数で含まれ、ロット単位の検査工程では、複数の検査サイクルが順次的に進行しながら実施され、
前記ロット単位の各々に対応する検査プログラムにより駆動される複数の検査器と、前記検査器に被検査IC素子をローディングし、検査結果によってIC素子を分類しアンローディングするIC素子ローディング/アンローディング手段とを各々有する複数の検査システムと、
前記複数の検査システムで発生する時間データを、前記複数のロット、複数の検査サイクル別に統合処理し、処理された時間データを格納するデータ格納手段を有するサーバーシステムと、
前記サーバーシステムに電気的に連結され、使用者インタフェースを介して作業者と通信する端末システムとを備え、
前記複数の検査器及び/または前記サーバーシステムは、前記検査工程の進行過程で発生する時間データに基づいて原始データを生成する原始データ生成手段と、前記原始データに基づいて検査時間データ、インデックス時間データ及び損失時間データ(ここで前記インデックス時間は、前記複数の検査サイクルにおいて(n+1)回の検査サイクルの開始時間と、n回の検査サイクルの終了時間との差により生成される時間データを含み、損失時間データはローディング時間データ、ジャム時間データ、再検査時間データ、アンローディング時間データ及び交替時間データを含む)を算出するデータ算出手段とを有することを特徴とする損失要因自動分析管理システム。 - 前記検査器は、検査プログラムの命令によって動作する中央プロセッサーを有し、前記原始データの生成は、前記検査プログラムの出力データであることを特徴とする請求項1又は2に記載の損失要因自動分析管理システム。
- 前記検査器は、検査プログラムの命令によって動作する中央プロセッサーを有し、前記検査時間は、前記検査サイクルの各々に対する前記中央プロセッサーの動作時間であることを特徴とする請求項1又は2に記載の損失要因自動分析管理システム。
- 前記インデックス時間は、さらに前記IC素子ローディング/アンローディング手段のインデックス時間を含むことを特徴とする請求項1又は2に記載の損失要因自動分析管理システム。
- 前記データ格納手段は、それぞれのロットに対する検査時間データ及びインデックス時間データが格納される第1テーブルと、該当ロットの検査サイクル各々に対する検査時間データ及びインデックス時間データを格納する第2テーブルとを有することを特徴とする請求項1又は2に記載の損失要因自動分析管理システム。
- 前記第2テーブルは、検査サイクルの回数の増加によって持続的に更新されることを特徴とする請求項6に記載の損失要因自動分析管理システム。
- 前記ローディング時間データは、前記IC素子ローディング/アンローディング手段の動作開始後、最初の検査サイクルの開始時間により算出されることを特徴とする請求項1または2に記載の損失要因自動分析管理システム。
- 前記ジャム時間データは、前記インデックス時間が第1整数より大きく第2整数より小さい条件を満足するインデックス時間により算出され、前記第1整数と第2整数とは、統計的に定められることを特徴とする請求項1または2に記載の損失要因自動分析管理システム。
- 前記再検査時間データは、前記複数の検査サイクルのそれぞれの開始時間及び再検査サイクルの開始時間により算出されることを特徴とする請求項1または2に記載の損失要因自動分析管理システム。
- 前記アンローディング時間データは、それぞれのロットに対する複数の検査サイクルのうち最終検査サイクルの終了時間と該当ロットに対する検査終了時間とにより算出されることを特徴とする請求項1または2に記載の損失要因自動分析管理システム。
- 前記交替時間データは、前記複数の検査サイクルの各々に対して(n−1)回の検査サイクルの終了時間と、n回の検査サイクルの開始時間により算出されることを特徴とする請求項1または2に記載の損失要因自動分析管理システム。
- 前記損失時間データは、計測時間データをさらに含み、前記計測時間データは、前記検査時間のうち第3整数より大きい検査時間と平均検査時間との差により算出されることを特徴とする請求項1または2に記載の損失要因自動分析管理システム。
- 前記損失時間データは、故障時間データをさらに含み、前記故障時間データは、第4整数より大きいインデックス時間により算出されることを特徴とする請求項1または2に記載の損失要因自動分析管理システム。
- 前記損失時間データは、ソケットオフ時間データをさらに含み、前記ソケットオフ時間データは、検査ヘッドにある検査基板のソケットが並列検査で故障となった時に生じる損失を時間値で換算するデータであることを特徴とする請求項1または2に記載の損失要因自動分析管理システム。
- 前記使用者インタフェースは、設備稼動時間を、検査器設備、ハンドラー設備及び被検査IC素子別、日付別、工程別、ロットサイズ別に画面出力し、検査時間、損失データ、達成率、ソケットオフ率、収率を照会可能であり、検査工程全体に対する設備稼動時間データを照会可能な画面インタフェースを提供することを特徴とする請求項1又は2に記載の損失要因自動分析管理システム。
- 前記使用者インタフェースは、被検査IC素子の検査ロット別にインデックス時間の最小値、最大値、平均値を表示し、ハンドラー各々に対するインデックス時間の差異と変化を示す画面インタフェースを提供することを特徴とする請求項1又は2に記載の損失要因自動分析管理システム。
- 互いに異なる複数の半導体IC素子を複数の検査器を使用してロット単位で検査する半導体ICの検査工程で発生する損失要因を分析し管理する損失要因自動分析管理方法であって、
前記ロット単位は、同一の半導体IC素子が所定の個数で含まれ、ロット単位の検査工程では、複数の検査サイクルが順次的に進行しながら実施され、
前記複数の検査サイクルの各々に対して、前記検査工程の進行によってリアルタイムで原始データを生成する段階と、
前記複数の検査サイクルの各々に対して、前記原始データに基づいて検査時間データ及びインデックス時間データを生成する段階と、
前記原始データと検査時間データ及びインデックス時間データに基づいて損失時間データを算出する段階(ここで前記インデックス時間は、前記複数の検査サイクルにおいて(n+1)回の検査サイクルの開始時間と、n回の検査サイクルの終了時間との差により生成される時間データを含む)と、
前記損失時間データを算出する段階で生成された損失時間データに基づいて検査工程データを生成し格納する段階(ここで損失時間データはローディング時間データ、ジャム時間データ、再検査時間データ、アンローディング時間データ及び交替時間データを含む)と、
前記検査工程データを分析し、使用者インタフェースに出力する段階と、
を含むことを特徴とする損失要因自動分析管理方法。 - 前記原始データの生成段階は、
検査器の開始時間データを抽出する段階と、
検査サイクルの開始時間及び終了時間データを抽出する段階と、
検査サイクルが終了すると、検査結果を確認し、再検査の可否を判定する段階と、
検査サイクルの回数を判断し、前記検査サイクル開始時間をデータ抽出段階に戻るか、または検査工程を継続すべきかを判断する段階と、
前記再検査の可否の判定する段階で再検査が必要だと判定された場合、再検査サイクルに進行する段階と、
最終検査サイクルが終了すると、最終終了時間データを抽出する段階と、
を含むことを特徴とする請求項18に記載の損失要因自動分析管理方法。 - 検査器の開始時間データを抽出する段階ならびに検査サイクルの開始時間及び終了時間データを抽出する段階で得られた複数の時間データは、前記検査器の動作を制御する検査プログラムの出力データとして生成されることを特徴とする請求項19に記載の損失要因自動分析管理方法。
- 前記損失時間データを算出する段階は、計測時間データ、故障時間データ及びソケットオフ時間データを算出することを特徴とする請求項18に記載の損失要因自動分析管理方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0026070A KR100429116B1 (ko) | 2001-05-14 | 2001-05-14 | 반도체 ic 소자의 검사 공정 손실 요인 자동 분석 및관리 시스템과 그 방법 |
KR2001-26070 | 2001-05-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003279626A JP2003279626A (ja) | 2003-10-02 |
JP4153720B2 true JP4153720B2 (ja) | 2008-09-24 |
Family
ID=19709426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002137569A Expired - Fee Related JP4153720B2 (ja) | 2001-05-14 | 2002-05-13 | 半導体ic素子の検査工程の損失要因自動分析管理システムとその方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6857090B2 (ja) |
JP (1) | JP4153720B2 (ja) |
KR (1) | KR100429116B1 (ja) |
DE (1) | DE10203761A1 (ja) |
TW (1) | TW552426B (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020006624A1 (en) * | 2000-06-30 | 2002-01-17 | Town Terence C. | Method and assay for diagnosing substance dependency |
JP4134567B2 (ja) * | 2002-02-05 | 2008-08-20 | 沖電気工業株式会社 | 半導体装置のテスト方法及びテストシステム |
DE10328719B4 (de) * | 2003-06-25 | 2007-02-01 | Infineon Technologies Ag | Verfahren zum Testen von elektronischen Bauteilen |
EP1649299B1 (en) * | 2003-07-23 | 2009-02-25 | Intellitech Corporation | System and method for optimized test and configuration throughput of electronic circuits |
US6961674B2 (en) | 2003-08-11 | 2005-11-01 | Hewlett-Packard Development Company, L.P. | System and method for analysis of cache array test data |
US7151367B2 (en) * | 2004-03-31 | 2006-12-19 | Teradyne, Inc. | Method of measuring duty cycle |
TW200535604A (en) * | 2004-04-16 | 2005-11-01 | Hon Hai Prec Ind Co Ltd | Test data collection and management system and method |
US8725748B1 (en) * | 2004-08-27 | 2014-05-13 | Advanced Micro Devices, Inc. | Method and system for storing and retrieving semiconductor tester information |
US20060236185A1 (en) * | 2005-04-04 | 2006-10-19 | Ronald Baker | Multiple function results using single pattern and method |
US7370257B2 (en) * | 2005-04-08 | 2008-05-06 | Lsi Logic Corporation | Test vehicle data analysis |
JPWO2007043144A1 (ja) * | 2005-10-05 | 2009-04-16 | ヒューレット−パッカード デベロップメント カンパニー エル.ピー. | 負荷試験装置およびその方法 |
US20070113124A1 (en) * | 2005-11-14 | 2007-05-17 | Chi-Tung Chang | Method of testing integrated circuit and apparatus therefor |
US7835881B1 (en) * | 2006-04-24 | 2010-11-16 | Invantest, Inc. | System, method, and computer program product for testing and re-testing integrated circuits |
JP2009093278A (ja) * | 2007-10-04 | 2009-04-30 | Hitachi Global Storage Technologies Netherlands Bv | 状態表示方法及び状態表示システム |
US10118200B2 (en) * | 2009-07-06 | 2018-11-06 | Optimal Plus Ltd | System and method for binning at final test |
US9310437B2 (en) * | 2011-03-25 | 2016-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Adaptive test sequence for testing integrated circuits |
PL2664936T3 (pl) * | 2012-05-10 | 2018-12-31 | Omicron Electronics Gmbh | Urządzenie pomiarowe do testowania elektrycznego przełącznika mocy |
WO2016085672A1 (en) * | 2014-11-26 | 2016-06-02 | Corning Optical Communications LLC | Transceivers using a pluggable optical body |
CN108931974B (zh) * | 2018-08-10 | 2021-04-16 | 无锡曼克斯电子科技有限公司 | 一种控制器自动检测方法 |
US20230016663A1 (en) * | 2021-07-16 | 2023-01-19 | Changxin Memory Technologies, Inc. | Method for detecting abnormity, method for repairing and system for detecting abnormity for machine slot |
CN116521572B (zh) * | 2023-07-03 | 2023-09-19 | 天津金城银行股份有限公司 | 网页脚本可视化验证方法、系统、终端设备和存储介质 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2479926A (en) * | 1947-10-11 | 1949-08-23 | Brush Dev Co | Electrotransducer and method of making same |
JPS62250681A (ja) * | 1986-04-23 | 1987-10-31 | Murata Mfg Co Ltd | 磁気ヘツドが一端側に、他端側に支持部材が取付けられた積層バイモルフ |
JP2965602B2 (ja) * | 1990-02-26 | 1999-10-18 | 日立金属株式会社 | 積層型変位素子 |
US5400263A (en) | 1992-04-06 | 1995-03-21 | Hewlett-Packard Company | Apparatus and method for specifying the flow of test execution and the binning for a testing system |
JPH0677260A (ja) * | 1992-08-25 | 1994-03-18 | Toshiba Corp | ワーク搬送装置 |
DE69326004T2 (de) | 1993-09-20 | 1999-11-25 | Hewlett Packard Gmbh | Testapparat mit grosser Kapazität |
US5589765A (en) | 1995-01-04 | 1996-12-31 | Texas Instruments Incorporated | Method for final testing of semiconductor devices |
JP3356569B2 (ja) * | 1995-01-12 | 2002-12-16 | 株式会社東芝 | 半導体生産管理システム |
KR970051822A (ko) * | 1995-12-23 | 1997-07-29 | 김광호 | 반도체제조설비의 데이타 가공분석 자동화방법 |
JP2743913B2 (ja) * | 1996-06-07 | 1998-04-28 | 日本電気株式会社 | 工程手順検証装置 |
US5828985A (en) | 1996-11-20 | 1998-10-27 | Advantest Corp. | Semiconductor test system |
US6078189A (en) * | 1996-12-13 | 2000-06-20 | International Business Machines Corporation | Dynamic test reordering |
US5951704A (en) | 1997-02-19 | 1999-09-14 | Advantest Corp. | Test system emulator |
JP3867862B2 (ja) * | 1997-04-16 | 2007-01-17 | 株式会社ルネサステクノロジ | 半導体集積回路およびメモリの検査方法 |
KR100216066B1 (ko) | 1997-05-20 | 1999-08-16 | 윤종용 | 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법 |
KR19990001946A (ko) * | 1997-06-18 | 1999-01-15 | 윤종용 | 반도체 공정관리 시스템 및 공정관리 방법 |
KR100269942B1 (ko) * | 1998-02-03 | 2000-10-16 | 윤종용 | 반도체제조설비관리방법 |
JP4502414B2 (ja) * | 1998-04-09 | 2010-07-14 | Okiセミコンダクタ株式会社 | 生産管理情報出力装置及び生産管理情報出力方法 |
JPH11341838A (ja) * | 1998-05-20 | 1999-12-10 | Tokin Ceramics Corp | 積層型圧電アクチュエータ |
US6057679A (en) | 1998-06-12 | 2000-05-02 | Credence Systems Corporation | Integrated circuit tester having amorphous logic for real-time data analysis |
KR20000026994A (ko) | 1998-10-26 | 2000-05-15 | 카를-에른스트 쿠산케 | 겹층용 보강 이음쇠 |
JP2001202795A (ja) * | 2000-01-21 | 2001-07-27 | Nec Corp | メモリlsi不良解析装置および解析方法 |
JP3838024B2 (ja) * | 2000-11-27 | 2006-10-25 | 株式会社村田製作所 | 縦結合型マルチモード圧電フィルタ |
US7937313B2 (en) * | 2001-06-29 | 2011-05-03 | Goldman Sachs & Co. | Method and system for stress testing simulations of the behavior of financial instruments |
-
2001
- 2001-05-14 KR KR10-2001-0026070A patent/KR100429116B1/ko active IP Right Grant
- 2001-06-05 TW TW090113542A patent/TW552426B/zh not_active IP Right Cessation
- 2001-10-09 US US09/971,934 patent/US6857090B2/en not_active Expired - Lifetime
-
2002
- 2002-01-25 DE DE10203761A patent/DE10203761A1/de not_active Ceased
- 2002-05-13 JP JP2002137569A patent/JP4153720B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW552426B (en) | 2003-09-11 |
KR20020087528A (ko) | 2002-11-23 |
DE10203761A1 (de) | 2002-12-05 |
US20030005376A1 (en) | 2003-01-02 |
US6857090B2 (en) | 2005-02-15 |
KR100429116B1 (ko) | 2004-04-28 |
JP2003279626A (ja) | 2003-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4153720B2 (ja) | 半導体ic素子の検査工程の損失要因自動分析管理システムとその方法 | |
KR100216066B1 (ko) | 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법 | |
US5030905A (en) | Below a minute burn-in | |
US7710137B2 (en) | Method and apparatus for relative testing of integrated circuit devices | |
US8855959B2 (en) | Integrated cross-tester analysis and real-time adaptive test | |
KR100761851B1 (ko) | 실시간으로 최적화되는 반도체 소자의 전기적 검사를 위한 컴퓨터로 실행 가능한 저장매체 및 그 적용방법 | |
JP7105977B2 (ja) | 検査システム、ならびに検査システムの故障解析・予知方法 | |
KR101685780B1 (ko) | 테스트 셀 컨트롤러의 결정 및 실행 트리의 생성 및 스케줄링 | |
JP2010226125A (ja) | 半導体テストのための方法および装置 | |
WO2008115755A2 (en) | A testing method using a scalable parametric measurement macro | |
CN110494965B (zh) | 检查系统、晶圆图显示器、晶圆图显示方法以及存储介质 | |
US9689923B2 (en) | Adaptive electrical testing of wafers | |
Petritoli et al. | In-line quality control in semiconductors production and availability for Industry 4.0 | |
KR100259322B1 (ko) | 반도체소자 검사장비의 안정도 분석방법 | |
JPH10170602A (ja) | 検査システム | |
US7983778B2 (en) | Method and apparatus for reducing setups during test, mark and pack operations | |
US20090024324A1 (en) | Method and System for GRR Testing | |
Bahukudumbi et al. | Test-pattern ordering for wafer-level test-during-burn-in | |
Bordogna et al. | New R&R Methodology in Semiconductor Manufacturing Electrical Testing | |
Deshpande et al. | Digital Semiconductor Testing Methodologies | |
Lee et al. | IC handler throughput evaluation for test process optimization | |
TW202314268A (zh) | 用於半導體缺陷引導預燒及系統級測試之系統和方法 | |
TW516149B (en) | Automated wafer re-testing process | |
CN114492972A (zh) | 一种提供量产测试平台选型的方法 | |
JP2001074808A (ja) | 電子部品試験装置および電子部品の試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4153720 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |