TW552426B - System and method for automatically analyzing and managing loss factors in test process of semiconductor integrated circuit devices - Google Patents

System and method for automatically analyzing and managing loss factors in test process of semiconductor integrated circuit devices Download PDF

Info

Publication number
TW552426B
TW552426B TW090113542A TW90113542A TW552426B TW 552426 B TW552426 B TW 552426B TW 090113542 A TW090113542 A TW 090113542A TW 90113542 A TW90113542 A TW 90113542A TW 552426 B TW552426 B TW 552426B
Authority
TW
Taiwan
Prior art keywords
test
data
time
time data
item
Prior art date
Application number
TW090113542A
Other languages
English (en)
Inventor
Kyu-Sung Lee
Ae-Yong Chung
Sung-Ok Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW552426B publication Critical patent/TW552426B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q10/00Administration; Management
    • G06Q10/04Forecasting or optimisation specially adapted for administrative or management purposes, e.g. linear programming or "cutting stock problem"
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5606Error catch memory

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Human Resources & Organizations (AREA)
  • Strategic Management (AREA)
  • Economics (AREA)
  • Software Systems (AREA)
  • Tourism & Hospitality (AREA)
  • Development Economics (AREA)
  • Entrepreneurship & Innovation (AREA)
  • Marketing (AREA)
  • Operations Research (AREA)
  • Quality & Reliability (AREA)
  • Game Theory and Decision Science (AREA)
  • General Business, Economics & Management (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

5524261
玖、發明說明: 發明背景 1. 發明的枝術領域 本發明是有關於一種用以測試半導體積體電路 (Integrated Circuit,簡稱1C)兀件的技術,且特別是有關 於一種自動分析與管理測試程序的損耗要因(loss factor)的 系統及方法。 2. 相關枝藝之說明 在製造之後以及出貨以前,半導體1C元件一般要接 受各種測試,藉以驗證其性能及可靠性。其中有一項是電 氣性能測試。 電氣性能測試可以包括DC測試、AC測試及功能測 試。DC測試是驗證1C元件的DC特性,其藉由測量開路/ 短路測試、輸入電流、輸出電壓、電源供應電流等。AC 測試是測量1C元件的時序,其藉由將輸入脈波信號施加 至該元件之輸入端,藉以檢查運作特性,諸如輸入/輸出 傳導延遲時間(或存取時間)、輸入及輸出信號的開始及結 束時間等。在功能測試中,將樣本產生器所產生的測試樣 本轉換成具有正常位準的脈波信號以及施加至被測元件 (Device Under Test,簡稱DUT)。將DUT的輸出信號與參 考信號比較,例如在記憶元件的情況時,藉以驗證在實際 運作期間的讀取/寫入功能及每一記憶胞的相互干擾。通 常’都是執行結合AC及功能測試的動態功能測試。 用於電氣性能測試的習知測試系統依照測試結果將Ic 7753piH.doc/008 7 元件分類成數種“容器,,類別。例如,分類爲“bin 1,,(亦即, 容器類別1)的半導體元件爲通過所有的測試項目,或落在 電氣性能規格的範圍中。 就時間及經費而言,測試程序構成半導體1C元件的 製造的重要部分。對於測試大量生產的1C元件,需要昂 貴的測試系統及高效能的操作系統。隨著1C元件的電氣 性能日漸地改進,在測試程序上的經費及時間變得更高及 更長。其結果爲,在測試程序上發現的損耗要因(loss factor) 比以前所預料的更爲顯著地影響1C元件的良率及產量。 測試程序的執行通常是以一批次爲單位,其中包括很多數 量的’例如,一千(1,〇〇〇)個1C元件。在批次的測試中可 能引起的損耗要因包括諸如測試系統的實際運作的時間損 耗、裝載、卸載、編索引、突發性的停機、故障修復、批 次更換以及重新測試。 然而,在習知測試程序中,損耗要因資料是由作業員 人工收集或僅僅依據測試工程師的實際經驗來組織的。因 此’損耗要因資料會隨著作業員或工程師而變化,所以是 不可靠的。更進一步,有些損耗要因是無法以人工或憑經 驗來追蹤,而不可能做到損耗要因的分析收集及管理。隨 著很短的上市時間及各式各樣的半導體1C元件的需求變 得更爲迫切,1C元件的良率及產量的改進變得更爲重要。 因此,極需要降低損耗要因及使測試系統的運作效率最佳 化。 此外,需要有效地及整體地控制大量的測試器執行的 測試程序。 7753pifl.doc/008 8 55242¾^ △'St 發明總糸i 本發明之一目的是要自動分析與管理測試程序中產生 的損耗要因。 本發明之另一目的是要迅速地處理測試程序中的損耗 以及改善測試系統的運作效率。 更進一步’本發明是要精確地、分析地迅速地收集測 試程序中產生的各種時間資料。 本發明之一觀點爲一種自動分析與管理測試程序中產 生的損耗要因的系統,於該測試程序中使用多個測試器以 批次爲單位測試大量的1C元件。該批次包含預定數目的 相同1C元件’以及該測試程序以批次爲單位依照預定數 目的測δ式週期順序地執行。該系統包括一裝置,用以驗證 每一該測試週期之測試結果以及用以決定是否要執行重新 沏U式’ ic兀件裝載/卸載裝置,用以裝載包含在該批次之 待測1C元件至一測試頭以及用以由該測試頭卸載該些測 試的1C元件’藉以依照該測試結果分類該些測試的IC元 件’原始資料產生裝置,用以根據該測試程序執行時產生 之時間資料產生原始資料;資料計算裝置,用以根據該原 始資料計算測試時間資料,指標時間資料,以及損耗時間 資料;資料儲存裝置,用以儲存該原始資料及該計算資料; 以及資料分析及輸出裝置,用以分析該原始資料及該計算 資料,依照該些批次,該些複數個測試器及該1C元件裝 載/卸載裝置以及經由一'使用者界面輸出該分析輸出。 本發明之另一觀點爲一種系統包括:測試系統,其中 9 7753pin.doc/008 552426
每個包括複數個測試器,以專有_試程式賴作,以及 ic元件魏/觸_,舰_細IG元件至該測試器 以及用以卸載及根據測試結果分類該些測試的IC元件; 一伺服系統,包括資料儲存裝置,用以整體地依據該些複 數個批久及測試週期管理該些測試系統產生的時間資料以 及用以儲存該管理的時間資料;終端系統,電性連接至該 伺服系統及以一使用者界面與作業員溝通;以及該些測試 器及/或該伺服系統包括原始資料產生裝置,用以根據該 測試程序期間產生之該時間資料產生原始資料,以及資料 計算裝置,用以根據該原始資料計算測試時間資料,指標 時間資料,以及損耗時間資料。 本發明之再一觀點爲一種自動分析與管理測試程序中 產生的損耗要因的方法,於該測試程序中使用多個測試器 以批次爲單位測試1C元件,該批次包含預定數目的相同1C 元件,以及該測試程序以批次爲單位依照複數個測試週期 順序地執行,該方法包括下列步驟:依照該測試程序之進 行對於每一該些複數個測試週期以及即時地產生原始資 料;根據該產生之原始資料產生測試時間資料及指標時間 資料;根據該原始資料、測試時間資料及指標時間資料計 算損耗時間資料;根據計算損耗時間資料之步驟得到之資 料產生及儲存測試程序資料;以及分析該測試程序資料以 及輸出該分析之結果至一使用者界面。 由下面的結合附圖的詳細說明,將會更淸楚地瞭解這 些及其他的特徵,及優點。重要的是要指出該些圖式無需 按照比例繪示,以及可能有本發明的其他實施例未特別地 7753pifl.d〇c/008 10 5524
闡述,但是其仍屬本發明之範圍中。 . 圖式之簡單說明 第1圖是繪示依照本發明的自動分析與管理用以測試 半導體積體電路元件之程序中的損耗要因的系統的整體架 構的方塊圖。 第2圖是繪示依照本發明的自動分析與管理半導體積 體電路元件的測試程序中的損耗要因的方法的流程圖。 第3圖是繪示依照本發明之一實施例之原始資料產生 程序之流程圖。 第4圖是測試程序中有關測試器及搬運器的運作的流 程圖。 第5圖繪示依照本發明的一個實施例的時間資料擷取 方法。 第6圖是依照本發明的自動分析與管理半導體積體電 路元件的測試程序中的損耗要因的系統的架構方塊圖。 第7圖顯示依照本發明的適合於使用在分析及管理半 導體積體電路元件的測試程序中的損耗要因的使用者界面 實例。 第8圖顯示依照本發明的適合於使用在分析及管理半 導體積體電路元件的測試程序中的損耗要因的另一個使用 者界面實例。 第9圖顯示依照本發明的適合於使用在分析及管理半 導體積體電路元件的測試程序中的損耗要因的再一個使用 者界面實例。 圖式中摄iil之簡厘說明 7753piH.doc/008 11 552426
10測試系統 12測試器 15搬運器 16資料/命令纜線 20伺服系統 22伺服電腦 25資料庫 26網路 30終端系統 φ 32電腦終端機 82資料產生程式 85資料儲存庫 86界面 90損耗資料計算程式 93第一表 95第二表 96資料分析工具 98使用者界面 _ 99顯示器 較佳實施例之詳細說明 在整個製造過程中,半導體1C元件是在許多個間隔 做物理的及/或電性的測試。然而,半導體元件的最關鍵 性測試是在製造及組裝程序的後面部分進行的。這些測試 程序通常稱爲元件的品質保證(Quality Assurance,簡稱QA) 測試及最終測試。對於1C,這些QA及最終測試一般是發 7753pifl.doc/008 12 生在晶圓製造及組裝程序之後,或是在1C晶片完全組裝 或被認爲是完成時。此處的說明主要是扼要地敘述在IC 元件的晶圓製造及組裝程序完成之後進行的最終測試。然 而,習知此技藝者可以很容易地瞭解本發明可以應用至不 同的測試程序而不限制於最終測試。 通常,在最終測試期間,要測試每個組裝後的半導體 元件的靜態及動態的電氣性能特性,藉以確保元件符合嚴 格的設計需求及客戶的規格。通過這些最終測試的元件理 論上已可包裝起來以及裝運給客戶。使用現行的最終測試 程序的半導體製造廠通常是以批次(lot)(約1,〇〇〇個元件/ 批次)爲單位來測試組裝或完成的半導體元件。批次中的 每個元件都經過一個自動或半自動測試系統,其中包含測 量元件的AC、DC及參數的或動態的電氣性能特性的設 備。測試設備將每個元件的性能特性與設定的設計條件及 /或客戶需求比較,並且依據其結果來分類。通常,是依 據元件是否通過該些測試來分類。通過的元件在最後交運 之前還要接受取樣測試(QA測試)。 第1圖是依照本發明的用以自動分析與管理測試程序 中產生的損耗要因的系統的方塊圖。 在此實施例中,該系統包括測試系統1〇、伺服系統20 及終端系統30。測試系統10包括複數個測試器12及搬運 器15。測試器12包括數位處理器(例如,CPU)及附屬電 子’並且是軟體驅動的。測試器12將測試信號施加至待 測的1C元件(未繪示)以及將IC元件的輸出信號與預定參 考信號比較’藉以提供測試結果信號。通常,IC元件是以 7753pifi.doc/008 13 552426
插座安裝在測試板來進行測試程序的。於測試板上提供用 以感測及接收送至及來自1c元件的電氣信號。例如,測 試器12可以由日本的Advantest公司或Ando公司獲得。 搬運器15將待測的1C元件由放置托盤搬送至測試托 盤。更進一步,搬運器15將在測試托盤中的每個1C元件 放到位於測試板的操作表面上的電氣插座中,以及將測試 器12與載入的1C元件連接在一起。 測試器12,在駐存軟體程式的控制下,提供指令信號 至,以及由其接收測試資料,該測試板電路以及由此判斷 測試中的每個1C元件的性能或品質。測試器12經由資料 /命令纜線16送出貯存(binning)(亦即,分類)指令信號至 搬運器15。依據貯存信號,搬運器15將測試的ic元件分 類以及將其搬送至適當的放置托盤(例如,合格或故障托 盤)。雖然第1圖繪亦的系統包括分離的搬運器,但是, 當然,可以使用與測試器12整合在一起的搬運器。 搬運益15的總處理㉟力主要是由其機械條件來決定 的,通常以搬運器15的“指標時間(index time)”來描述。 指標時間是由在搬運器中移動托盤及元件的距離以及由移 動的速度及加速度、實際分類類別的數目及電氣測試器/ 搬運器界面的傳輸率來決定的。會影響搬運器的總處理能 力的另外的參數是元件的實際測試時間。實際測試時間可 以用測試器的CPU的運作時間來表示。 伺服系統20包括用以計算損耗要因的伺服電腦22及 資料庫25。伺服電腦22執行全部的管理及處理由一對測 試器12及搬運器15組成的測試系統1〇所產生的時間資 7753pifl.doc/008 14
92· 5· 28 修正I 料。產生的時間資料以及以此時間資料所計算的損耗要因 被儲存至資料庫25中,其是在伺服電腦22的控制下。儲 存的資料將在下面詳細地解釋。 終端系統30包括複數個電腦終端機32。電腦終端機 3 2用來分析損耗要因以及’根據分析的損耗要因資料,經 由使用者界面,諸如標準時間資料顯示器(viewer)、損耗 要因報表器、指標時間分析器等,提供輸出資料。 測試系統1〇、伺服系統20及終端系統30皆連接至網 路26,例如,其可以是乙太網路(Ethernet)。 第2圖繪示依照本發明的用以自動分析與管理測試程 序中產生的損耗要因的全部順序。 在本發明中,產生由測試系統的運作的開始到其結束 的整個運作的時間資料。此時間資料可以當作用來分析測 試程序期間產生的損耗要因的原始資料,並且應該即時 (real-time)反映至測試程序。 目靑梦照弟2圖’在測試程序進行中即時產生了原始資 料(步驟51)。在原始資料的基礎上,計算測試時間資料及 指標時間。本發明的測試程序是以批次爲單位來測試的, 每個批次包括預定數目的相同半導體1C元件。爲了控制 應用至不同批次及不同元件的許多個測試系統的大量測試 程序,對每一批次的每一測試週期中產生及計算原始資 料、測試時間資料及指標時間。 根據在步驟51、52及53中產生的時間資料,依照測 試批次的順序產生及儲存測試程序資料(步驟54)。測試程 序資料意指關於複數個批次中的每一個,接受測試的半導 7753pifl.doc/008 15 體1C元件中的每一個及測試系統中的每一個的整體地處 理貝料。測3式f壬序的損耗要因是由依照本發明提供的使用 者界面來管理的,其可分析損耗資料(步驟55)以及提供狀 態顯示器(步驟56)、損耗報表器(步驟57)及指標時間分析 器(步驟58)功能。 第3圖是依照本發明的一實施例的原始資料產生程序 的流程圖。以批次爲單位的複數個半導體1C晶片,將依 照測試結果決定其爲合格或故障。當藉由啓始測試程式來 開始批次測試時(步驟60),擷取測試器的啓始時間資料(步 驟61)。測試程式是以測試描述語言(test descdpti()n language,亦稱爲“TDL”)來敘述的。測試描述語言以諸如 HDL或VHDL的硬體描述語言來建構的。此測試程式具 有原始碼的形式。作業員或測試工程師提供必要的測試程 式的測試參數’藉以定義半導體測試系統的硬體的測試運 作。此測試程式控制測試器的運作以及是以測試順序及貯 存程序(binning process)來敘述的。 當每一測試週期啓始時(步驟62),擷取測試週期的啓 始時間資料(步驟63)。可以藉由,例如,由測試程式擷取 每一測試週期的啓始時間來產生測試週期啓始時間資料, 當作原始資料中的一個。當每一週期結束時(步驟64),擷 取每一測試週期的終止時間(步驟65),其可以藉由,例如, 修改測試程式來產生。測試程式可以辨認每一個測試週 期。舉例來說,在記憶1C元件的情況時,DC、AC及功 能測試構成單一的測試週期。每當測試週期結束時,確認 測試結果藉以判斷是否要執行重新測試(步驟66)。 7753pin.doc/008 16 假如DUT通過步驟66的判斷,則其判斷測試週期的 次數是否等於預定數目‘Ν’(步驟67),以及假如是的話則 該流程到下一個測試週期(步驟68),否則該流程返回至步 驟62繼續目前的測試程序。只要DUT符合步驟66的判 斷,則步驟63、64、65及66重覆‘Ν’次。數目‘Ν’爲正整 數以及意指對對應的批次執行的測試週期的次數。此數目 可以由測試程式來指定以及可以依據待測1C元件的種類、 使用的測試器及測試項目來改變。 當DUT不能通過步驟66以及流程到重新測試步驟 時,擷取重新測試的啓始時間(步驟70),以及每一重新測 試開始的時間(步驟71)。重覆擷取重新測試啓始時間(步 驟72),重新測試終止時間(步驟73),判斷重新測試週期 的次數‘Μ’(步驟74)以及增加重新測試週期的次數(步驟 75),與上面解釋的第一測試程序的處理類似。數目‘Μ’以 與數目‘Ν’類似的方式來指定及判斷。 假如符合‘測試週期=Ν’及/或‘重新測試週期=Μ’的條 件,則流程繼續進行至批次測試終止步驟76以及擷取與 儲存終止時間(步驟77及78)。 考慮到載入測試器的作業系統,可以藉由修改現存的 測試程式來達到原始資料的產生。例如,對於可由Advantest 購得的半導體§5憶兀件測試系統,其測試程式可以修改爲 包括下面的用來產生原始資料的副程式。下面的副程式可 以以ATL(Advan Test Language)程式語言來實作。 GENERAL[5] INTIM1 = 0 7753pifl.doc/008 17 552426 92. 5. 28 年月曰
補充 STRING ATIM(6) = “00” STRING STTM1(20) = “00” STRING ENTER(l) = ?<#0A>? READ TIMER TO INTIM1 /* CPU TIME READ */ ATIM = ASCII(INTIMl) STTM1 = GDAY(l) /* CYCLE END TIME READ */ SEARCH ASC CPUTIM : WTCPU1 CLEAR! 9 APPEND! 9 W ASC CPUTIM · WRITE! 9 ENTER,ATIM,·,’,,STTM1 CLOSE! 9 /* If CPUTIM.ASC file exists, append one cycle, and if not, create new file */ APPD2: SEARCH ASC CPUTIM2 : WTCPU2 CLEAR! 9 APPEND! 9 W ASC CPUTIM2 WRITE! 9 W ASC CPUTIM2 · CLOSE! 9 GOTO SDISP WTCPU1: CLEAR! 9 OPEN! 9 W ASC CPUTIM WRITE! 9 ENTER, ATIM,",STTM1 CLOSE! 9 7753pifl.doc/008 18 552426 92, 5. 28 年 Λ ι 修正補充 GOTO APPD2 WTCPU2: CLEAR! 9 OPEN! 9 W ASC CPUTIM2 WRITE! 9 ENTER, ATIM,””,STTM1 CLOSE! 9 SDISP: 第4圖是測試程序中有關測試器及搬運器的運作的流 手壬Η 對匕封應於弟3圖的步驟,使用相同的參考標號。 當先前流程的批次測試完成時(步驟79),則改變批次 以及啓始新批次的新批次測試(步驟6〇)。因此,步驟79 與步驟60之間的時間稱爲批次變換時間。批次測試的啓 始對應至搬運器的啓始步驟84。搬運系統的主要目的是將 被測元件由放置托盤移至測試托盤(步驟85),以及將DUT 搬到加熱/冷却室中,藉以控制熱測試或冷測試的DUT的 溫度(步驟86)。通常,加熱會使DUT的溫度升高到約83 °C ’而在冷測試中,DUT的溫度設定爲-5°C。加熱或冷却 元件的時間稱爲‘浸泡時間(soaking time),。加熱或冷却的 DUT被裝載至測試頭,於其中該測試系統與該dut被電 性連接在一起。 之後’送出裝載完成信號至測試器,其啓始一測 試程式(步驟80),藉以開始一測試週期(步驟62)。對DUT 施加所有的測試項目以及完成目前的測試週期(步驟64)。 在測試週期期間,校正模組會運作,假如必要的話,以及 7753pin.doc/008 19 55242
擷取該模組的啓始及結束時間(步驟81)。 校正模組的運作意指校正程式的執行。舉例來說’當 DUT變換,測試器的溫度漂移出標準範圍,測試程式的時 序改變時或是當測試程式的全域參數變化時,則可以執行 校正程式。 測試週期啓始步驟62與測試週期完成步驟64之間的 時間被擷取出來當作測試時間資料。可以由校正模組啓始 步驟81與校正模組終止步驟82之間的持續時間得到校正 時間資料。 _ 當測試週期終止時,依據測試週期執行的次數,新測 試週期開始或流程繼續到第一測試終止步驟83。第一測試 終止步驟83與批次測試終止步驟76之間的時間被產生用 來當作重新測試時間資料。 另一方面,、當測試週期終止時,送出終止信號至搬運 器,其實際地依照測試結果將1C元件分類至BIN類別(步 驟88)。DUT裝載步驟87與BIN分類步驟88之間的時間 被儲存起來當作指標時間資料。當負載測試結束時,搬運 器將分類至BIN類別的1C元件卸載至托盤(步驟89)。在 春 測試期間,測試設備緊急故障期間的停頓時間資料被擷取 出來。此停頓時間是與設備的暫時性或瞬間故障有關的, 其可以藉簡單處理來修復的。 第5圖繪示依照本發明的實施例的擷取時間資料的程 序。此時間資料擷取程序是藉由將在一單一測試系統中的 測試一批次的程序分條列述來計算時間資料的邏輯。 在第5圖中,裝載時間資料是由搬運器啓始其動作的 7753pin.doc/008 20 92年乎 時間到第一個測試週期啓始的時間來計算的。校正時間意 指由某些測試時間値得到的時間値的加總’該些測試時間 値比一平均測試時間大一固定値C1以及減去該平均測試 時間。如先前所解釋的’校正時間的理論値是校正模組的 運作時間(亦即,校正程式的啓始與結束之間的差異)。然 而,當校正値無法產生啓始及結束時間時,可以藉由先得 到的較大運作時間,其比平均CPU運作時間(其由測試週 期的啓始與結束之間的差異的差異來定義)大一預定値, 然後再將得到的較大値減去該平均時間,計算出校正時間 的近似値。在此處,常數C1是憑經驗或統計得到的,在 此實施例中爲‘2’。 停頓時間資料是由指標時間中選擇的,該些指標時間 等於或大於常數C2以及等於或小於常數C3。在此實施例 中,常數C2爲六十(60)秒以及常數C3爲五(5)分鐘。這些 數値是憑經驗或統計決定的。大於C3的指標時間可以被 分類及儲存當作故障時間資料。在此實施例中,故障時間 爲參照長期故障(long term failure),其無法以簡單的處理 來修復,並且是因測試器或搬運器的機械問題而產生的。 停頓時間資料可能是,例如,1C元件正被搬運器轉送時掉 落到地板或是1C元件被卡在設備中所造成的。長期故障 可能是在,例如,由於構件的壽命結束而使設備不正常工 作或是作業員不當的操作設備所發生的。 重新測試時間資料是在測試週期的終止時間與重新測 試週期的啓始時間之間產生的。卸載時間資料是最後的測 試週期結束之後該批次測試終止時的時間。變換時間資料 7753pifl.doc/008 21
是先前的批次測試結束之後由目前的批次啓始的時間得到 的。插座脫離(socket-off)時間資料是在平行測試期間當測 試頭的測試板上的插座故障時所產生的損耗的轉換時間 値。例如,假設在單一測試板上具有六十四(64)個插座以 及測試一個測試板費時六十四(64)分鐘,一個測試中的1C 兀件花一(1)分鐘。假如六十四(64)個插座中的六個爲插座 脫離故障’則此測試只有完成五十八(58)個插座。然而, 即使是在情況下,測試時間仍不改變,要花六十四(64)分 鐘。因此,一個測試中的1C元件花費的時間變長,變成 一(1)分六(6)秒。多出的六(6)秒即爲此種損耗。 前面解釋的損耗要因資料包括裝載時間資料、校正時 間資料、停頓時間資料、故障時間資料、重新測試時間資 料、卸載時間資料、變換時間資料及插座脫離時間資料。 然而,這些時間資料並不限制於上面解釋的,並且習知此 技藝者可以很容易地瞭解損耗時間資料會依照測試系統及 待測1C元件而有所不同。 每週期的測試時間(test time per cycle)資料是由每一 測試週期中的測試器的CPU運作時間的加總所產生的, 以及指標時間資料是由(n+1)週期的啓始時間減去(n)週期 的終止時間來產生的。 第6圖是依照本發明的一個實施例的自動分析與管理 損耗要因的系統的方塊圖。 測試器12包括資料產生程式82、資料儲存庫85及界 面86。資料產生程式82用來產生原始資料,由該原始資 料計算平均測試時間以及每一測試週期的校正時間及指標 7753pin.doc/008 22 552426 92· 5·28 修正 年月日 補充 時間’以及將計算的資料以檔案的形式儲存在資料儲存庫 85中。測試器12將儲存的資料檔經由界面86及網路(例 如,第1圖中的‘26,)轉送至伺服器22。 伺服器22包括損耗資料計算程式90以及第一及第二 表93及95。在來自測試器12的資料中,平均測試時間資 料及平均指標時間資料被儲存至第一 93中,而每一測試 週期的指標時間資料被儲存至第二表95中。當資料輸入 第二表95時,會執行損耗資料計算程式90以及以如前所 述的方式計算損耗要因資料。計算的資料再次被儲存至第 二表95中,然後更新該損耗時間資料。在第一及第二表93 及95可以包括資料庫(例如,第1圖中的‘25’)。 終端電腦32包括資料分析工具96、使用者界面98及 顯示器99。工具96用來分析標準測試時間、設備運作比 率、損耗時間指標、損耗比率及損耗原因以及經由使用者 界面98及顯示器99顯示結果。本發明適用於生產導向 (production-oriented)的測試架構,其是爲最大生產量而設 計’亦即,在給定的時間框架中達到待測1C元件的最大 數目,因爲是由資料分析工具96依據測試器及1C元件的 增加數目來分析各種資料,故可以達到測試資料的整合性 及生產量管理。 第7圖繪示適合於1C測試程序中的分析及管理損耗 要因時使用的使用者界面實例。 第7圖繪示的使用者界面是用來分析設備運作時間 的’其可以依據測試器及搬運器或是產品、日期、程序、 批次大小等等來顯示。使用者可以參考時間資料、各種損 7753pifl.doc/008 23 552426
耗時間、達成比率、插座脫離比率及良率。更進一步,也 可以參考關於整個測試程序或是特定測試步驟的設備運轉 時間。當使用過濾功能時,可以很容易且快速地偵測出具 有極低達成比率的不正常設備,並且因而可以很容易且快 速地分析問題本身的原因。 在第7圖中,每個損耗要因的損耗代碼及圖形圖表以 百分表以及以其本身的顏色來分別。因此,使用者可以很 容易地偵測出損耗的主要原因。例如,當測試批次 ‘9YA152BA’時,‘重新測試’的時間損耗的量爲整個損耗要 因的10.0%,其中整個損耗要因包括69.6%的測試時間。 第8圖是顯示指標時間分析螢幕的使用者界面實例。 指標時間的分析可以根據搬運器或測試器來達成。使 用者可以參考每一測試批次的詳細資料。指標時間是以最 小値、最大値及平均値來顯示,其可以被比較及分析。在 此實施例中,因爲數個搬運器中的每一個的平均指標時間 是以長條圖來表示,所以一眼就可以分辨各個搬運器之間 的指標時間的差異。當使用者點選特定的搬運器時,會列 不使用此搬運器的測試器,使其可以觀看依照每一測試器 的指標時間的變化。更進一步,點選特定的搬運器或測試 器,會顯示由每一測試器及搬運器所產生的詳細批次資 料。 第9圖是顯示分析標準時間的螢幕的使用者界面實 例。標準時間分析螢幕用來協助使用者分析及參考測試時 間、指標時間及每一元件的時間,根據產品、版本、測試 器及搬運器。在測試時間的選擇中,使用者可以選擇是否 7753pifl.doc/008 24 552426 l 5·28修正 年月曰i女 補允 包括校正時間的二者之一。即使是使用者不知道確定的產 品1C,使用者可以藉由選擇產品型式(例如,64M dram, 128M DRAM),版本及組態(例如’ X4 ’ X8)來參考想要的 資料。例如,當使用T5365測試器及MR5500搬運器來進 行16平行測試時,標準測試時間爲三十五(35)秒鐘以及標 準指標時間爲二(2)秒鐘。 在這些圖式及說明中,已揭露本發明的典型的較佳實 施例,並且,雖然使用了特定的辭彙,其只是用來做爲一 般的及敘述的意義,而非做爲限制之目的,本發明之範圍 及由後附之宣告提出。 7753pin.doc/008 25

Claims (1)

  1. 552426 $ 5. 28修下] 年月日丨夕J j — 補充I 拾、申請專利範圍: h一種自動分析與管理測試程序中產生的損耗要因的 系統,於該測試程序中使用多個測試器以批次爲單位測試 複數個半導體IC元件,該批次包含預定數目的相同Ic元 件,以及該測試程序以批次爲單位依照複數個測試週期順 序地執行,該系統包括: 〜裝置,用以驗證每一該測試週期之測試結果以及用 以決定是否要執行重新測試; 〜1C元件裝載/卸載裝置,用以裝載包含在該批次之 待測icp件至一測試頭以及用以由該測試頭卸載該些測 試的1C元件,藉以依照該測試結果分類該些測試的Ic 件; 一原始資料產生裝置,用以根據該測試程序執行時產 生之時間資料產生原始資料; 欠一資料計算裝置,用以根據該原始資料計算測試時間 資料,指標時間資料,以及損耗時間資料; 一資料儲存裝置,用以儲存該原始資料及該計算資 料;以及 一 一資料分析及輸出裝置,用以分析該原始資料及該計 算資料’依照該些批次,該些複數個測試器及該1C元件 裝載/卸載裝置以及經由一使用者界面輸出該分析輸出。 2· 一種自動分析與管理測試程序中產生的損耗要因的 系統’於該測試程序中使用多個測試器以批次爲單位測試 複數個半導體1C元件,該批次包含預定數目的相同1C元 件’以及該測試程序以批次爲單位依照複數個測試週期順 7753pifl.doc/008 26 序地執行,該系統包括: 複數個測試裝置,其中每個包括複數個測試器,以亩 有的測試程式來運作,以及IC元件裝載/卸載裝置,用= 裝載待測1C元件至該測試器以及用以卸載及根據測試結 果分類該些測試的1C元件; 一伺服裝置,包括資料儲存裝置,用以整體地依據該 些複數個批次及測試週期管理該些測試裝置產生的時間資 料以及用以儲存該管理的時間資料; 終端裝置,電性連接至該伺服裝置及以一使用者界面 與作業員溝通;以及 該些複數個測試器及/或該伺服裝置包括原始資料產 生裝置,用以根據該測試程序期間產生之該時間資料產生 原始資料,以及資料計算裝置,用以根據該原始資料計算 測試時間資料,指標時間資料,以及損耗時間資料。 3·如申請專利範圍第1項或第2項所述之系統,其中 每一該些複數個測試器包括一中央處理器,依照一測試程 式之指令運作,以及該產生的原始資料係該測試程式之輸 出資料。 4·如申請專利範圍第1項或第2項所述之系統,其中 每一該些複數個測試器包括一中央處理器,依照一測試程 式之指令運作,該測試時間資料對應於每一測試週期之該 中央處理器之運作時間。 5.如申請專利範圍第1項或第2項所述之系統,其中 該指標時間資料係由第(n+1)個測試週期的啓始時間與第n 個測試週期的終止時間之間的差異得到的。 7753pin.doc/008 27 6. 如申請專利範圍第5項所述之系統,其中該指標時 間資料對應於該1C元件裝載/卸載裝置之一指標時間。 7. 如申請專利範圍第1項或第2項所述之系統,其中 該資料儲存裝置包括一第一表,用以儲存每一批次的測試 時間資料及指標時間資料,以及一第二表,用以儲存每一 批次的每一測試週期的測試時間資料及指標時間資料。 8. 如申請專利範圍第7項所述之系統,其中該第二表 係依據測試週期的次數的增加而持續更新。 9. 如申請專利範圍第1項或第2項所述之系統,其中 該損耗時間資料包括裝載時間資料,停頓時間資料,重新 測試時間資料,卸載時間資料及變換時間資料。 10. 如申請專利範圍第9項所述之系統,其中該裝載時 間資料係由該1C元件裝載/卸載裝置之運作開始與該第一 測試週期之啓始時間之間之差異得到的。 11. 如申請專利範圍第9項所述之系統,其中該停頓時 間資料係由一指標時間計算得到的,該指標時間大於一第 一常數以及小於一第二常數,以及該第一及第二常數係憑 經驗決定的。 12. 如申請專利範圍第9項所述之系統,其中該重新測 試時間資料係由每一重新測試週期之啓始時間與每一測試 週期之終止時間之間之差異得到的。 13. 如申請專利範圍第9項所述之系統,其中該卸載時 間資料係由每一批次之該些複數個測試週期中之最後的測 試週期之終止時間與該批次之測試之終止時間之間之差異 得到的。 7753pin.doc/008 28 55242 5/8修正 補充 如申請專利範圍第9項所述之系統,其中該變換時 間資料係由每一測試週期之第(η-1)個測試週期之終止時間 與第η個測試週期啓始時間之間之差異得到的。 15·如申請專利範圍第9項所述之系統,其中該損耗時 間資料更包括校正時間資料,其對應於由比一平均測試時 間大一第三常數之某個測試時間所得到的以及減去該平均 測試時間的時間値的加總。 16·如申請專利範圍第9項所述之系統,其中該損耗時 間資料更包括故障時間資料,其是由大於一第四常數之一 指標時間得到的。 > 17. 如申請專利範圍第9項所述之系統,其中該損耗時 間資料更包括插座脫離時間資料,其是由一平行測試期間 一測試頭之一測試板之插座故障時所產生之損耗之時間値 轉換的。 18. 如申請專利範圍第1項或第2項所述之系統,其中 該使用者界面提供一螢幕界面,能夠顯示一設備運作時 間,根據該測試器,搬運器,待測1C元件,日期,製程 及批次大小,以及參考測試時間,損耗資料,達成比率, 插座脫離比率,良率及設備運作時間資料,對於整個測試 程序。 19. 如申請專利範圍第1項或第2項所述之系統,其中 該使用者界面提供一螢幕界面,用以顯示每一測試批次之 該指標時間的最小’最大及平均値,以及用以依據該些搬 運器指示指標時間的變化。 2 0. —種自動分析與管理測試程序中產生的損耗要因的 7753pifl.doc/008 29 正 方法,於該測試程序中使用多個測試器以批次爲單位測試 複數個半導體1C元件,該批次包含預定數目的相同1C元 件,以及該測試程序以批次爲單位依照複數個測試週期順 序地執行,該方法包括下列步驟: 依照該測試程序之進行對於每一該些複數個測試週期 以及即時地產生原始資料; 根據該產生之原始資料產生測試時間資料及指標時間 資料; 根據該原始資料、測試時間資料及指標時間資料計算 損耗時間資料; 根據計算損耗時間資料之步驟得到之資料產生及儲存 測試程序資料;以及 分析該測試程序資料以及輸出該分析之結果至一使用 者界面。 21·如申請專利範圍第20項所述之方法,其中該產生 原始資料之步驟包括下列步驟: 擷取一測試器之啓始時間資料; 擷取一測試週期之啓始時間及終止時間; 當一測試週期終止時,藉由確認測試結果來判斷是否 需要重新測試; 根據測試週期之次數判斷該測試程序是否繼續亦或返 回該擷取一測試器之啓始時間資料之步驟; 當判斷需要重新測試時則開始重新測試;以及 當最終測試週期結束時擷取最終終止時間資料。 22·如申請專利範圍第21項所述之方法,其中擷取一 7753pifl.doc/008 30 5524:^ 5/修正 補充 測試器之啓始時間資料以及擷取一測試週期之啓始時間及 終止時間之步驟得到之該些複數個時間資料係由一測試程 式之輸出資料產生的,該測試程式用以控制測試器之運 作。 23. 如申請專利範圍第20項所述之方法,其中該計算 損耗時間資料之步驟產生裝載時間資料,停頓時間資料, 重新測試時間資料,卸載時間資料及變換時間資料。 24. 如申請專利範圍第20項所述之方法,其中該計算 損耗時間資料之步驟產生校正時間資料,故障時間資料及 插座脫離時間資料。 7753pifl.doc/008 31
TW090113542A 2001-05-14 2001-06-05 System and method for automatically analyzing and managing loss factors in test process of semiconductor integrated circuit devices TW552426B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0026070A KR100429116B1 (ko) 2001-05-14 2001-05-14 반도체 ic 소자의 검사 공정 손실 요인 자동 분석 및관리 시스템과 그 방법

Publications (1)

Publication Number Publication Date
TW552426B true TW552426B (en) 2003-09-11

Family

ID=19709426

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090113542A TW552426B (en) 2001-05-14 2001-06-05 System and method for automatically analyzing and managing loss factors in test process of semiconductor integrated circuit devices

Country Status (5)

Country Link
US (1) US6857090B2 (zh)
JP (1) JP4153720B2 (zh)
KR (1) KR100429116B1 (zh)
DE (1) DE10203761A1 (zh)
TW (1) TW552426B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI386663B (zh) * 2005-04-08 2013-02-21 Lsi Corp 測試工具資料分析
CN103389460A (zh) * 2012-05-10 2013-11-13 欧米克朗电子仪器有限公司 用于检查电路断路器的测量设备

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020006624A1 (en) * 2000-06-30 2002-01-17 Town Terence C. Method and assay for diagnosing substance dependency
JP4134567B2 (ja) * 2002-02-05 2008-08-20 沖電気工業株式会社 半導体装置のテスト方法及びテストシステム
DE10328719B4 (de) * 2003-06-25 2007-02-01 Infineon Technologies Ag Verfahren zum Testen von elektronischen Bauteilen
EP1649299B1 (en) * 2003-07-23 2009-02-25 Intellitech Corporation System and method for optimized test and configuration throughput of electronic circuits
US6961674B2 (en) 2003-08-11 2005-11-01 Hewlett-Packard Development Company, L.P. System and method for analysis of cache array test data
US7151367B2 (en) * 2004-03-31 2006-12-19 Teradyne, Inc. Method of measuring duty cycle
TW200535604A (en) * 2004-04-16 2005-11-01 Hon Hai Prec Ind Co Ltd Test data collection and management system and method
US8725748B1 (en) * 2004-08-27 2014-05-13 Advanced Micro Devices, Inc. Method and system for storing and retrieving semiconductor tester information
US20060236185A1 (en) * 2005-04-04 2006-10-19 Ronald Baker Multiple function results using single pattern and method
JPWO2007043144A1 (ja) * 2005-10-05 2009-04-16 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. 負荷試験装置およびその方法
US20070113124A1 (en) * 2005-11-14 2007-05-17 Chi-Tung Chang Method of testing integrated circuit and apparatus therefor
US7835881B1 (en) * 2006-04-24 2010-11-16 Invantest, Inc. System, method, and computer program product for testing and re-testing integrated circuits
JP2009093278A (ja) * 2007-10-04 2009-04-30 Hitachi Global Storage Technologies Netherlands Bv 状態表示方法及び状態表示システム
US10118200B2 (en) * 2009-07-06 2018-11-06 Optimal Plus Ltd System and method for binning at final test
US9310437B2 (en) * 2011-03-25 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Adaptive test sequence for testing integrated circuits
WO2016085672A1 (en) * 2014-11-26 2016-06-02 Corning Optical Communications LLC Transceivers using a pluggable optical body
CN108931974B (zh) * 2018-08-10 2021-04-16 无锡曼克斯电子科技有限公司 一种控制器自动检测方法
US20230016663A1 (en) * 2021-07-16 2023-01-19 Changxin Memory Technologies, Inc. Method for detecting abnormity, method for repairing and system for detecting abnormity for machine slot
CN116521572B (zh) * 2023-07-03 2023-09-19 天津金城银行股份有限公司 网页脚本可视化验证方法、系统、终端设备和存储介质

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2479926A (en) * 1947-10-11 1949-08-23 Brush Dev Co Electrotransducer and method of making same
JPS62250681A (ja) * 1986-04-23 1987-10-31 Murata Mfg Co Ltd 磁気ヘツドが一端側に、他端側に支持部材が取付けられた積層バイモルフ
JP2965602B2 (ja) * 1990-02-26 1999-10-18 日立金属株式会社 積層型変位素子
US5400263A (en) 1992-04-06 1995-03-21 Hewlett-Packard Company Apparatus and method for specifying the flow of test execution and the binning for a testing system
JPH0677260A (ja) * 1992-08-25 1994-03-18 Toshiba Corp ワーク搬送装置
DE69326004T2 (de) 1993-09-20 1999-11-25 Hewlett Packard Gmbh Testapparat mit grosser Kapazität
US5589765A (en) 1995-01-04 1996-12-31 Texas Instruments Incorporated Method for final testing of semiconductor devices
JP3356569B2 (ja) * 1995-01-12 2002-12-16 株式会社東芝 半導体生産管理システム
KR970051822A (ko) * 1995-12-23 1997-07-29 김광호 반도체제조설비의 데이타 가공분석 자동화방법
JP2743913B2 (ja) * 1996-06-07 1998-04-28 日本電気株式会社 工程手順検証装置
US5828985A (en) 1996-11-20 1998-10-27 Advantest Corp. Semiconductor test system
US6078189A (en) * 1996-12-13 2000-06-20 International Business Machines Corporation Dynamic test reordering
US5951704A (en) 1997-02-19 1999-09-14 Advantest Corp. Test system emulator
JP3867862B2 (ja) * 1997-04-16 2007-01-17 株式会社ルネサステクノロジ 半導体集積回路およびメモリの検査方法
KR100216066B1 (ko) 1997-05-20 1999-08-16 윤종용 반도체 집적회로 소자 검사공정 제어 시스템 및 제어방법
KR19990001946A (ko) * 1997-06-18 1999-01-15 윤종용 반도체 공정관리 시스템 및 공정관리 방법
KR100269942B1 (ko) * 1998-02-03 2000-10-16 윤종용 반도체제조설비관리방법
JP4502414B2 (ja) * 1998-04-09 2010-07-14 Okiセミコンダクタ株式会社 生産管理情報出力装置及び生産管理情報出力方法
JPH11341838A (ja) * 1998-05-20 1999-12-10 Tokin Ceramics Corp 積層型圧電アクチュエータ
US6057679A (en) 1998-06-12 2000-05-02 Credence Systems Corporation Integrated circuit tester having amorphous logic for real-time data analysis
KR20000026994A (ko) 1998-10-26 2000-05-15 카를-에른스트 쿠산케 겹층용 보강 이음쇠
JP2001202795A (ja) * 2000-01-21 2001-07-27 Nec Corp メモリlsi不良解析装置および解析方法
JP3838024B2 (ja) * 2000-11-27 2006-10-25 株式会社村田製作所 縦結合型マルチモード圧電フィルタ
US7937313B2 (en) * 2001-06-29 2011-05-03 Goldman Sachs & Co. Method and system for stress testing simulations of the behavior of financial instruments

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI386663B (zh) * 2005-04-08 2013-02-21 Lsi Corp 測試工具資料分析
CN103389460A (zh) * 2012-05-10 2013-11-13 欧米克朗电子仪器有限公司 用于检查电路断路器的测量设备
CN103389460B (zh) * 2012-05-10 2016-08-10 欧米克朗电子仪器有限公司 用于检查电路断路器的测量设备

Also Published As

Publication number Publication date
JP4153720B2 (ja) 2008-09-24
KR20020087528A (ko) 2002-11-23
DE10203761A1 (de) 2002-12-05
US20030005376A1 (en) 2003-01-02
US6857090B2 (en) 2005-02-15
KR100429116B1 (ko) 2004-04-28
JP2003279626A (ja) 2003-10-02

Similar Documents

Publication Publication Date Title
TW552426B (en) System and method for automatically analyzing and managing loss factors in test process of semiconductor integrated circuit devices
US6055463A (en) Control system and method for semiconductor integrated circuit test process
US7710137B2 (en) Method and apparatus for relative testing of integrated circuit devices
KR100761851B1 (ko) 실시간으로 최적화되는 반도체 소자의 전기적 검사를 위한 컴퓨터로 실행 가능한 저장매체 및 그 적용방법
US6792373B2 (en) Methods and apparatus for semiconductor testing
US5030905A (en) Below a minute burn-in
US5822218A (en) Systems, methods and computer program products for prediction of defect-related failures in integrated circuits
US5668745A (en) Method and apparatus for testing of semiconductor devices
JPH11202023A (ja) テスト−バーンイン装置、それを用いたインラインシステム及びそのインラインシステムを用いたテスト方法
WO2008115755A2 (en) A testing method using a scalable parametric measurement macro
US20090018793A1 (en) Method and system for reducing device test time
JP2018147959A (ja) 検査システム、ならびに検査システムの故障解析・予知方法
US7386420B2 (en) Data analysis method for integrated circuit process and semiconductor process
CN113407531A (zh) 晶圆测试数据的分析方法、平台、电子设备及存储介质
US8036848B2 (en) Semiconductor wafer testing apparatus and method of testing semiconductor wafer
KR20090056599A (ko) 반도체 장치의 테스트 방법
US7774670B2 (en) Method and apparatus for dynamically determining tester recipes
US20110172941A1 (en) Screening apparatus, screening method, and program
US6101458A (en) Automatic ranging apparatus and method for precise integrated circuit current measurements
JP4051332B2 (ja) 検査データ解析システム
JP3614838B2 (ja) 半導体検査システム及び半導体デバイスの検査方法
CN114167335B (zh) 新增检测工具的合格检验方法和检验系统
JP4409687B2 (ja) 電子部品試験装置および電子部品の試験方法
JP2003037143A (ja) 不良原因解析システム、不良原因解析方法、不良原因解析プログラム、工業製品の製造方法
US6532431B1 (en) Ratio testing

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees