KR20090056599A - 반도체 장치의 테스트 방법 - Google Patents

반도체 장치의 테스트 방법 Download PDF

Info

Publication number
KR20090056599A
KR20090056599A KR1020070123820A KR20070123820A KR20090056599A KR 20090056599 A KR20090056599 A KR 20090056599A KR 1020070123820 A KR1020070123820 A KR 1020070123820A KR 20070123820 A KR20070123820 A KR 20070123820A KR 20090056599 A KR20090056599 A KR 20090056599A
Authority
KR
South Korea
Prior art keywords
semiconductor chips
test
lot
tested
semiconductor
Prior art date
Application number
KR1020070123820A
Other languages
English (en)
Inventor
김성옥
정애용
조세래
이철민
이은석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070123820A priority Critical patent/KR20090056599A/ko
Priority to US12/255,850 priority patent/US20090140761A1/en
Publication of KR20090056599A publication Critical patent/KR20090056599A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

패키징된 반도체 칩의 테스트 시간을 단축시킬 수 있는 반도체 장치의 테스트 방법을 개시한다. 먼저, 테스트될 반도체 칩들을 로트단위로 구분하고, 상기 반도체 칩들을 로트 별로 1차 테스트하여 양품 반도체 칩들과 부적합 반도체 칩들로 분류한다. 1차 테스트된 반도체 칩들중 상기 부적합 반도체 칩들을 일정 로트 수마다 일괄적으로 리테스트하여 양품 반도체 칩들과 불량 반도체 칩들로 분류한다. 상기 반도체 칩들에 대한 1차 테스트 데이터는 각 로트 별로 구분되어 저장되고, 상기 반도체 칩들에 대한 리테스트 데이터는 각 로트 별로 구분되어 저장될 수 있다. 상기 반도체 칩들에 대한 테스트 데이터는 각 로트별로 1차 테스트 데이터 및 리테스트 데이터로 구분되어 저장될 수 있다.

Description

반도체 장치의 테스트 방법{Method of testing packaged integrated circuits}
본 발명은 반도체 장치의 테스트 방법에 관한 것으로서, 보다 구체적으로는 패키징된 반도체 칩의 테스트 시간을 단축시킬 수 있는 반도체 장치의 테스트 방법에 관한 것이다.
반도체 테스트 공정은 반도체 제조공정을 통해 제조된 반도체 칩들의 전기적 특성을 검사하여, 검사 결과에 따라 양품 반도체 칩과 불량 반도체 칩으로 분류하는 것을 말한다. 테스트 공정후 양품 반도체 칩만이 사용자에게 공급되어지며, 반도체 장치의 제조 원가 경쟁력은 양품 반도체 칩의 수율에 따라 결정되어진다.
웨이퍼 상태에서의 테스트공정 및 조립공정을 거친 후 패키징된 반도체 칩들을 사용자에게 전달되기 전에 최종적으로 전기적 특성 검사를 하게 되는데, 이러한 반도체 테스트 공정은 로트(lot) 단위로 수행되고, 테스트 결과에 따라 양품 반도체 칩과 불량 반도체 칩으로 분류된다.
그러나, 테스트 소켓이나 테스트 보드 등의 검사장치의 불안정이나 반도체 칩 자체의 전기적 특성 한계 마진(margin) 등으로 인하여 양품 반도체 칩임에도 불구하고 불량 반도체 칩으로 판정이 나는 경우가 있어 종종 있으며, 이에 따라 양품 반도체 칩의 수율이 저하되어 반도체 제조 원가가 상승하게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 일정 로트 수 단위로 1차 테스트를 수행한 다음 1차 테스트에서 부적합 반도체 칩으로 분류된 상기 일정 로트 수의 반도체 칩들을 일괄적으로 리테스트하는 멀티 로트 방식을 사용하여 테스트 효율을 향상시키고 양품 반도체 칩의 수율을 향상시킬 수 있는 반도체 장치의 테스트 방법을 제공하는 것이다.
상기한 본 발명의 기술적 과제를 달성하기 위하여, 본 발명은 멀티 로트 방식으로 리테스트를 수행하는 반도체 장치의 테스트 방법을 제공한다. 먼저, 테스트될 반도체 칩들을 로트단위로 구분하고, 상기 반도체 칩들을 로트 별로 1차 테스트한다. 1차 테스트된 반도체 칩들중 부적합 반도체 칩들을 일정 로트 수마다 일괄적으로 리테스트한다.
상기 반도체 칩들에 대한 1차 테스트 데이터는 각 로트 별로 구분되어 저장되고, 상기 반도체 칩들에 대한 리테스트 데이터는 각 로트 별로 구분되어 저장될 수 있다. 상기 반도체 칩들에 대한 테스트 데이터는 각 로트별로 1차 테스트 데이터 및 리테스트 데이터로 구분되어 저장될 수 있다. 상기 1차 테스트시의 양품 반 도체 칩과 상기 리테스트시의 양품 반도체 칩을 구분하여 관리할 수 있다.
또한, 본 발명은 반도체 장치의 테스트 방법을 제공한다. 먼저, 테스트될 반도체 칩들을 로트단위로 구분하고, 상기 반도체 칩들을 로트 별로 테스트 챔버내로 이송한다. 테스터를 이용한 테스트동작을 수행하여 상기 테스트 챔버내의 상기 반도체 칩들을 로트 별로 테스트한다. 테스트된 반도체 칩이 양품 반도체 칩인가 부적합 반도체 칩인가를 판별한다. 상기 부적합 반도체 칩들을 트레이 수납고에 보관한다. 일정 로트 수의 반도체 칩들이 1차 테스트되었는가를 판별한다. 판별결과 상기 일정 로트 수의 반도체 칩들에 대한 1차 테스트가 완료된 경우에는 상기 트레이 수납고에 저장된 상기 일정 로트 수의 상기 부적합 반도체 칩들을 상기 테스트 챔버내로 이송한다. 상기 테스트 챔버내의 상기 부적합 반도체 칩들을 상기 테스터를 이용하여 일괄적으로 리테스트한다.
상기 테스트된 반도체 칩이 양품 반도체 칩인가 부적합 반도체 칩인가를 판별하는 것은 먼저, 상기 테스트된 반도체 칩들이 양품 반도체 칩인 경우 상기 양품 반도체 칩들을 외부로 반출시키고, 상기 테스트된 반도체 칩들이 양품 반도체가 아닌 경우, 상기 반도체 칩들이 1차로 테스트된 반도체 칩들인가를 판별할 수 있다. 판별결과 상기 반도체 칩들이 1차로 테스트된 반도체 칩들이 아닌 경우, 상기 반도체 칩들을 불량 반도체 칩으로 판정하여 외부로 반출시키고, 상기 반도체 칩들이 1차로 테스트된 반도체 칩들인 경우, 상기 반도체 칩들을 상기 부적합 반도체 칩들로 판정할 수 있다.
상기 양품 반도체 칩들을 외부로 반출시킨 다음 또는 상기 불량 반도체 칩들 을 외부로 반출시킨 다음, 마지막 로트의 반도체 칩들에 대한 리테스트가 완료되었는가를 판별하고, 판별결과 마지막 로트의 반도체 칩들에 대한 리테스트가 완료된 경우에는 상기 테스트 동작을 종료할 수 있다. 또한, 판별결과 마지막 로트의 반도체 칩들에 대한 리테스트가 완료되지 않은 경우에는 다음 로트의 반도체 칩들을 상기 테스트 챔버로 이송하여 상기 테스트 동작을 계속 수행할 수 있다.
상기 부적합 반도체 칩들을 트레이 수납고에 보관하기 전에, 상기 부적합 반도체 칩들이 즉시 리테스트되어야 할 반도체 칩들인가를 판별하고, 판별결과 상기 부적합 반도체 칩들이 즉시 리테스트되어야 할 반도체 칩들인 경우, 상기 부적합 반도체 칩들을 즉시 상기 테스트 챔버로 이송하여 리테스트를 수행할 수 있다.
상기 일정 로트 수의 반도체 칩들이 1차 테스트되었는가를 판별하기 전에, 상기 트레이 수납고가 모두 채워졌는가를 판별하고, 판별 결과, 상기 트레이 수납고가 모두 채워진 경우에는 상기 트레이 수납고의 상기 부적합 반도체 칩들을 상기 테스트 챔버로 이송하여 리테스트할 수 있다.
본 발명의 반도체 장치의 테스트 방법은 패키징된 반도체 칩을 일정 도트 단위로 1차 테스트를 한 다음 상기 일정 도트의 반도체 칩중 부적합 반도체 칩들을 일괄적으로 리테스트하여 주는 멀티 로트 방식으로 반도체 칩들을 테스트한다. 그러므로, 1차 테스트시 부적합한 반도체 칩으로 판정된 반도체 칩들을 리테스트하여 양품 반도체 칩으로 분류하여 줌으로써 양품 반도체 칩의 수율을 향상시켜 줄 수 있다. 또한, 멀티 로트 방식으로 리테스트하여 줌으로써 테스트 효율을 향상시킬 수 있으며, 테스트 시간을 단축시킬 수 있다. 게다가, 로트 별로 데이터를 구분할 뿐만 아니라 1차 테스트 데이터 및 리테스트 데스트 데이터로 구분하여 테스트 데이터를 관리할 수 있으며, 1차 테스트시의 양품 반도체 칩과 리테스트시의 양품 반도체 칩을 분류하여 관리하여 줌으로써 제품 안정화를 이룰 수 있다. 또한, 멀티 로트 리테스트 공정을 기존의 핸들러를 이용하여 수행할 수 있는 이점이 있다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 테스트하기 위한 테스트 장치의 구성도를 도시한 것이다. 도 1을 참조하면, 테스트 장치(100)는 핸들러(200)와 테스터(300)를 구비한다. 상기 핸들러(200)는 1차 테스트될 반도체 칩들(215)이 배열된 트레이들(211)을 보관하기 위한 제1트레이 수납고(210)와 리테스트될 반도체 칩들(215b), 즉 부적합 반도체 칩들(215b)이 배열된 트레이들(271)을 보관하기 위한 제2트레이 수납고(270)를 구비한다.
상기 핸들러(200)는 상기 제1트레이 수납고(210)의 상기 반도체 칩들(215)을 테스트 챔버(240)로 이송시켜 주기 위한 로더(loader, 220)와 상기 테스트 챔버(240)로부터 테스트된 반도체 칩들(215a, 215b)을 반출하기 위한 언로더(unloader, 260)를 더 구비한다. 상기 언로더(260)는 상기 테스트 챔버(240)로부터 테스트된 반도체 칩들(215a, 215b)중 양품 반도체 칩들(215a)을 상기 핸들러(200) 외부토 반출하기 위한 제1언로더(261)와 상기 테스트 챔버(240)로부터 테스트된 반도체 칩들(215a, 215b)중 부적합 반도체 칩들(215b)을 상기 제2트레이 수납고(270)로 반출하거나 또는 불량 반도체 칩들(미도시)을 상기 핸들러(200) 외부로 반출하기 위한 제2언로더(265)를 구비한다.
상기 핸들러(200)는 상기 반도체 칩들(215)을 상온에서 상기 테스트 챔버(240)내에서 요구되는 테스트 온도로 변경시켜 주는 쇼크(soak) 챔버(230)와, 상기 쇼크 챔버(230)내에서 테스트 온도로 설정된 반도체 칩들(215)을 테스터(300)에 의해 테스트하기 위해 로딩하는 상기 테스트 챔버(240)와, 상기 테스트 챔버(240)로부터 반출되는 테스트된 반도체 칩들(215)을 상기 테스트 온도에서 상기 상온으로 변화시켜 주는 디프로스트(defrost) 챔버(250)를 더 구비한다.
상기 로트 단위로 분류된 반도체 칩들(215)은 웨이퍼 테스트 공정 및 조립공정이 완료되어 패키징된 반도체 칩들을 의미한다. 상기 로트 단위의 반도체 칩들(215)은 공정간 이동의 안정성을 확보하기 위하여 특정 단위로 묶어 운반하게 되는데, 이러한 운반 장치를 커스터머 트레이(211)라 한다. 상기 반도체 칩들(215)은 테스트 챔버(240)내에서의 테스트를 위하여 특정 단위로 묶어 전달되는데, 이러한 전달 장치를 테스트 트레이(231, 241)라 한다.
도 2은 본 발명의 실시예에 따른 반도체 장치의 테스트 방법을 설명하기 위한 공정 순서도이다. 실시예에서는 4 로트의 반도체 칩들(215)을 순차적으로 1차 테스트한 다음 1차 테스트에서 판정된 상기 4 로트의 부적합 반도체 칩(215b)을 일괄적으로 리테스트 하는 것을 예를 들어 설명한다.
도 1 및 도 2를 참조하면, 상기 테스트될 반도체 칩들(215)을 로트 단위로 분류하여 상기 제1트레이 수납고(210)에 수납한다(S210). 상기 제1트레이 수납고(210)에는 상기 다수 로트의 반도체 칩들(215)이 커스토머 트레이 단위로 수납될 수 있다. 상기 제1트레이 수납고(210)에는 상기 반도체 칩들(215)이 상기 커스토머 트레이(211)에 배열되어 수납된다. 상기 제1트레이 수납고(210)에 수납된 다수 로트의 상기 반도체 칩들중 제1로트(LOT#1)의 반도체 칩들(215)을 상기 로더(220)에 의해 커스토머 트레이 단위로 상기 테스트 챔버(240)로 이송한다(S215).
상기 반도체 칩들(215)은 상기 테스트 챔버(240)로 이송되기 전에 쇼크 챔버(230)로 이송될 수 있다. 상기 제1트레이 수납고(210)의 상기 반도체 칩들(215)은 상기 로더(220)에 의해 커스토머 트레이 단위로 상기 쇼크 챔버(230)로 이송될 수 있다. 상기 쇼크 챔버(230)는 상기 제1트레이 수납고(210)로부터 이송된 반도체 칩들(215)을 상온으로부터 상기 테스트 챔버(240)내에서 요구되는 테스트 온도로 변화시켜 준다. 상기 쇼크 챔버(230)내의 반도체 칩들(215)은 테스트 트레이 단위로 배열되어 테스트에 적합한 상기 테스트 온도를 갖는다. 상기 쇼크 챔버(230)내에서 상기 반도체 칩들(215)의 온도를 상기 테스트 온도로 변화시켜 주는 것은 상기 테스트 챔버(240)내에서 상기 반도체 칩들(215)을 상기 테스트 온도로 변화시켜 준 다음 테스트하는 경우에 비해 상기 반도체 칩들(215)의 테스트에 소요되는 시간을 단축시켜 주기 위함이다.
상기 쇼크 챔버(230)내의 상기 반도체 칩들(215)을 테스트 트레이 단위로 상기 테스트 챔버(240)로 이송할 수 있다. 상기 테스트 챔버(240)로 이송된 상기 반도체 칩들(215)을 상기 테스터(300)를 이용하여 테스트한다(S220). 이때, 상기 테스터(300)는 상기 반도체 칩들(215)을 병렬 테스트할 수 있다. 상기 테스트 챔버(240)내에서 테스트된 반도체 칩들(215)은 상기 디프로스트 챔버(240)로 이송될 수 있다. 상기 테스트 챔버(240)내의 상기 반도체 칩들(215)을 테스트 트레이 단위로 상기 디프로스트 챔버(240)로 이송할 수 있다. 상기 디프로스트 챔버(240)는 테스트를 위하여 테스트 온도로 설정되어 있는 반도체 칩들(215)의 온도를 다시 상온으로 복귀시켜 주기 위함이다. 상기 디프로스트 챔버(250)를 이용하여 테스트된 반도체 칩들을 상온으로 복귀시켜 줌으로써, 테스트 시간을 단축시키게 된다.
상기 테스트 챔버(240)내에서 테스트한 다음, 상기 테스트된 반도체 칩들(215)이 양품 반도체 칩인지 아닌지를 판별한다(S225). 상기 판별단계(S225)에서, 상기 테스트된 반도체 칩들(215)중 양품 반도체 칩들(215a)로 판별된 반도체 칩들은 상기 제1언로더(261)를 이용하여 상기 핸들러(200) 외부로 반출한다(S230). 이때, 상기 양품 반도체 칩들(215a)은 커스터머 트레이 형태로 외부로 반출된다.
상기 양품 반도체 칩들(125a)을 외부로 반출한 다음 단계 S235로 가서, 마지막 로트의 리테스트가 완료되었는가를 판별한다. 상기 판별단계(S235)에서, 마지막 로트의 리테스트가 수행된 경우에는 테스트 동작을 종료한다. 상기 판별단계(S235) 에서 마지막 로트의 리테스트가 수행되지 않은 경우에는 상기 단계(S215)로 간다. 상기 제1트레이 수납고(210)로부터 다음 로트(LOT#2, LOT#3, ....)의 테스트될 반도체 칩들(215)을 상기 로더(220)를 이용하여 상기 테스트 챔버(240)로 이송하여 테스트동작을 계속하여 수행한다.
한편, 상기 판별단계(S225)에서 상기 테스트된 반도체 칩들(215)이 양품 반도체 칩들이 아닌 경우에는, 상기 테스트된 반도체 칩들(215)이 1차 테스트된 반도체 칩들인가를 판별한다(S240). 상기 판별단계(S240)에서 상기 테스트된 반도체 칩들(215)이 1차 테스트된 반도체 칩들이 아닌 것으로 판별된 경우, 즉 상기 테스트된 반도체 칩들(215)이 리테스트된 반도체 칩들로 판별된 경우, 상기 테스트된 반도체 칩들(215)을 불량 반도체 칩으로 판정한다(S245). 상기 불량 반도체 칩(미도시)은 상기 제2언로더(265)를 이용하여 상기 핸들러(200) 외부로 반출하여 폐기 처분한다(S250). 이어서, 상기 판별 단계 S235로 가서, 마지막 로트의 리테스트가 완료되었는가를 판별한다. 상기 판별단계(S235)에서, 마지막 로트의 리테스트가 수행된 경우에는 테스트 동작을 종료한다. 상기 판별단계(S235)에서 마지막 로트의 리테스트가 수행되지 않은 경우에는 상기 단계(S215)로 간다. 상기 제1트레이 수납고(210)로부터 다음 로트(LOT#2, LOT#3, ....)의 테스트될 반도체 칩들(215)을 상기 로더(220)를 이용하여 상기 테스트 챔버(240)로 이송하여 테스트동작을 계속하여 수행한다.
상기 판별단계(S240)로 되돌아가서, 상기 테스트된 반도체 칩들(215)이 1차 테스트된 반도체 칩들로 판별된 경우에는, 상기 테스트된 반도체 칩들(215)을 부적 합 반도체 칩들(215b)로 판정한다(S255). 이어서, 상기 부적합 반도체 칩들(215b)이 즉시 리테스트 해야 될 반도체 칩들인가를 판별한다(S260). 상기 부적합 반도체 칩들(215b)을 즉시 리테스트 하는 경우는, 예를 들어 로트간의 불량차가 크게 발생하는 경우이다. 로트간의 불량차가 크게 발생한 경우에는 반도체 칩을 분석하거나 공정을 분석하여 불량 원인을 분석하고, 분석한 불량 원인에 근거하여 불량 원인을 제거함으로써 더 이상 큰 불량이 발생하는 것을 방지하기 위함이다.
상기 판별단계(S260)에서, 상기 부적합 반도체 칩들(215b)이 즉시 리테스트 하여야 하는 반도체 칩으로 판별된 경우에는 상기 부적합 반도체 칩들(215b)을 상기 제2언로더(265)를 이용하여 상기 디프로스트 챔버(250)로부터 반출시키고, 트랜스퍼(미도시)를 이용하여 상기 부적합 반도체 칩들(215b)을 상기 로더(220)로 즉시 이송시켜 준다(S265). 상기 로더(220)는 상기 부적합 반도체 칩들(215b)을 상기 테스트 챔버(240)로 이송하고, 상기 부적합 반도체 칩들(215b)은 상기 테스트 챔버(240)내에서 상기 1차 테스트와 같은 방식으로 상기 테스터(300)를 이용하여 리테스트된다. 그러므로, 매 4로트마다 리테스트를 수행하는 경우, 네 번째 로트에 대한 1차 테스트가 완료되기 전이라도 비상시에는 상기 부적합 반도체 칩들(215b)에 대한 리테스트를 즉시 수행할 수 있게 된다.
한편, 판별단계(S260)에서, 상기 부적합 반도체 칩들(215b)이 즉시 리테스트 하여야 할 반도체 칩들이 아닌 경우에는 상기 부적합 반도체 칩들(215b)을 상기 제2언로더(265)를 이용하여 상기 제2트레이 수납고(270)에 보관한다(S270). 상기 트레이 수납고(270)에 보관된 반도체 칩들(215b)은 커스토머 트레이 형태로 보관되 며, 로트마다 분리되어 보관된다.
이어서, 상기 제2트레이 수납고(270)에 상기 부적합 반도체 칩들(215b)이 배열된 트레이(271)가 모두 채워졌는가를 판별한다(S285). 상기 판별단계(S275)에서 상기 제2트레이 수납고(270)에 상기 트레이들(271)이 모두 채워진 경우에는 일정 로트 수의 반도체 칩들에 대한 1차 테스트가 완료되지 않았더라도 상기 제2트레이 수납고(270)에 보관된 상기 부적합 반도체 칩들(215b)을 트랜스퍼를 이용하여 상기 로더(220)로 이송한다(S265). 이어서, 상기 단계(S215)로 되돌아가서 상기 로더(220)는 상기 부적합 반도체 칩들(215b)을 상기 테스트 챔버(240)로 이송하여 리테스트를 하게 된다. 즉, 4로트마다 리세트를 수행하는 경우 4번째 로트의 반도체 칩들까지 1차 테스트가 완료되지 않았더라도, 상기 부적합 반도체 칩들(215b)이 많이 발생되어 상기 제2트레이 수납고(270)에 상기 트레이들(271)가 모두 채워진 경우에는, 상기 제2트레이 수납고(270)의 상기 부적합 반도체 칩들(215b)에 대한 리테스트를 즉시 수행할 수 있게 된다.
상기 판별단계(S275)에서 제2트레이 수납고(270)에 상기 트레이들(271)이 모두 채워지지 않은 경우에는, 일정 로트 수, 예를 들어 4로트의 반도체 칩들(215)에 대한 1차 테스트가 완료되었는가를 판별한다(S280). 예를 들어 리테스트를 4로트 단위로 수행한다고 가정하면 네 번째 로트의 반도체 칩들(215)에 대한 1차 테스트가 완료되지 않은 경우에는 상기 단계 S215로 되돌아간다. 상기 단계 S215에서 상기 제1트레이 수납고(210)에 저장된 그다음 로트의 반도체 칩들을 상기 로더(220)를 이용하여 상기 테스트 챔버(240)로 이송하여 상기와 같이 1차 테스트공정을 수 행한다.
상기 판별단계(S280)에서 일정 로트수에 대한 1차 테스트가 완료된 경우에는, 예를 들어 매 4번째 로트에 대한 1차 테스트가 완료된 경우에는, 상기 단계(S285)로 가서 단계 S215로 되돌아가서, 단계 S220, S225, S230, S235, S240, S245, S250 를 다시 수행한다. 즉, 상기 트랜스퍼를 이용하여 상기 제2트레이 수납고(270)에 보관된 상기 트레이들(271)을 FILO(First In Last Out) 방식으로 상기 로더(220)로 이송되고, 상기 로더(220)는 상기 제2트레이 수납고(270)로부터 이송된 부적합 반도체 칩들(215b)을 상기 테스트 챔버(240)로 이송하여 리테스트한다.
도 3은 상기 제2트레이 수납고(270)에 상기 부적합 반도체 칩들(215b)이 상기 트레이들(271)에 보관되는 것을 설명하기 위한 도면이다. 도 3을 참조하면, 상기 부적합 반도체 칩들(215a)은 상기 제2트레이 수납고(270)에 로트별로 보관된다. 즉, 제1로트(LOT#1)의 반도체 칩들(215)중 상기 1차 테스트된 부적합 반도체 칩들(215b)이 배열된 트레이들(LOT#11, LOT#12)이 순차적으로 적층되고, 제2로트(LOT#2)의 반도체 칩들(215)중 상기 1차 테스트된 부적합 반도체 칩들(215b)이 배열된 트레이들(LOT#21 - LOT#23)이 순차적으로 적층된다. 또한, 제3로트(LOT#3)의 반도체 칩들(215)중 상기 1차 테스트된 부적합 반도체 칩들(215b)이 배열된 트레이들(LOT#31 - LOT#35)이 순차적으로 적층되고, 제4로트(LOT#4)의 반도체 칩들(215)중 상기 1차 테스트된 부적합 반도체 칩들(215b)이 배열된 트레이들(LOT#41, LOT#42)이 순차적으로 적층된다.
한편, 각 로트별로 상기 부적합 반도체 칩들(215b)을 상기 제2트레이 수납 고(270)에 보관할 때, 각 로트별로 상기 부적합 반도체 칩들(215b)을 구분하기 위하여 각 로트의 상기 트레이(271)사이에 빈 트레이(275)를 삽입한다. 상기 트레이(275)는 커스토머 트레이를 포함할 수 있다. 상기 제1로트(LOT#1)의 상기 부적합 반도체 칩들(215b)이 배열된 상기 트레이(LOT#12)와 상기 제2로트(LOT#2)의 상기 부적합 반도체 칩들(215b)이 배열된 상기 트레이(LOT#21)사이 그리고 상기 제2로트(LOT#2)의 상기 부적합 반도체 칩들(215b)이 배열된 상기 트레이(LOT#23)와 상기 제3로트(LOT#3)의 상기 부적합 반도체 칩들(215b)이 배열된 상기 트레이(LOT#31)사이에 각각 상기 빈 트레이(275)가 삽입된다. 그리고 상기 제3로트(LOT#3)의 상기 부적합 반도체 칩들(215b)이 배열된 상기 트레이(LOT#35)와 상기 제4로트(LOT#4)의 상기 부적합 반도체 칩들(215b)이 배열된 상기 트레이(LOT#41)사이에 각각 상기 빈 트레이(275)가 삽입된다. 여기서, 상기 빈 트레이(275)는 상기 반도체 칩들(215, 215a, 215b)이 전혀 배열되지 않은 트레이를 의미한다.
상기 제2트레이 수납고(270)에는 상기 제1로트(LOT#1)부터 상기 제4로트(LOT#4)의 상기 부적합 반도체 칩들(215b)이 배열된 상기 트레이들(271)이 순차적으로 수납되고, 상기 제2트레이 수납고(270)에 수납된 상기 트레이들(271)은 상기 제4로트(LOT#4)부터 상기 제1로트(LOT#1)의 상기 부적합 반도체 칩들(215b)이 배열된 상기 트레이들(271)이 순차적으로 상기 로더(220)로 이송된다. 즉, 상기 제2트레이 수납고(270)에 수납된 상기 트레이들(271)은 FILO(First In Last Out) 방식으로 트랜스퍼에 의해 상기 로더(220)로 이송된다.
도 4a 및 도 4b는 본 발명의 일정 로트 수를 1차 테스트한 다음 부적합 반도 체 칩들을 일괄적으로 리테스트하는 테스트방법과 각 로트마다 1차 테스트를 한 후 개별적으로 각 로트별로 리테스트하는 테스트방법을 설명하기 위한 도면이다. 도 4a 및 도 4b를 참조하면, 일정 로트 수마다, 예를 들어 4로트마다 리테스트를 수행하는 경우에는, 4로트(LOT#1 - LOT#4)에 대해 순차적으로 1차 테스트를 한 다음에 상기 4로트(LOT#1 - LOT#4)의 상기 부적합 반도체 칩들(215b)을 일괄적으로 리테스트하게 되므로 한번의 리테스트공정만을 수행하게 된다.
반면, 각 로트마다 1차 테스트를 한 후에 리테스트를 수행하는 경우에는, 각 로트(LOT#1 - LOT#4)에 대해 1차 테스트를 한 다음 각 로트(LOT#1 - LOT#4)의 상기 부적합 반도체 칩들(215b)을 개별적으로 리테스트하게 되므로, 4번의 리테스트공정을 수행하게 된다. 그러므로, 일정 로트 수마다 부적합 반도체 칩들을 일괄적으로 리테스트하는 테스트 방법이 매 로트 마다 부적합 반도체 칩들을 개별적으로 리테스트하는 테스트 방법에 비하여, 테스트 시간을 단축시키고 부적합 반도체 칩들에 대한 효율적인 리테스트가 이루어지게 된다. 테스트할 로트수가 많을수록 더 효과적으로 테스트 시간을 단축시키게 된다.
도 5는 본 발명의 테스트 데이터를 보관하는 방법을 설명하기 위한 도면이다. 도 5를 참조하면, 핸들러(도 1의 200)에서 각 로트(LOT#1 - LOT#4)에 대한 1차 테스트가 수행되는 경우 상기 테스터(도 1의 300)는 각 로트(LOT#1 - LOT#4)에 대한 데이터를 저장한다. 상기 테스터(300)는 각 로트(LOT#1 - LOT#4)별로 1차 테스터에 대한 데이터를 저장된다. 또한, 4로트(LOT#1 - LOT#4)에 대한 리테스트가 일괄적으로 수행되는 경우에도, 상기 테스터(300)는 각 로트(LOT#1 - LOT#4)별로 리 테스트 데이터를 저장한다. 따라서, 상기 테스터(300)는 테스트 데이터를 각 로트별로 저장할 수 있으며, 각 로트에 대한 테스트 데이터를 1차 테스트 데이터와 리테스트 데이터로 구분하여 저장할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
도 1은 본 발명의 실시예에 따른 반도체 장치의 테스트 방법을 설명하기 위한 공정 순서도이다.
도 2는 본 발명의 실시예에 따른 반도체 칩을 테스트하기 위한 테스트 장치의 구성도이다.
도 3은 도 2의 핸들러내의 부적합 반도체 칩을 보관하는 트레이 수납고의 배열상태를 보여주는 도면이다.
도 4a 및 도 4b는 본 발명의 로트별로 리테스트를 하는 경우와 일정 로트 수마다 리테스트를 하는 경우를 설명하기 위한 도면이다.
도 5는 본 발명의 테스터에 저장되는 데이터 배열을 설명하기 위한 도면이다.

Claims (20)

  1. 테스트될 반도체 칩들을 로트단위로 구분하고;
    상기 반도체 칩들을 로트 별로 1차 테스트하여 양품 반도체 칩들과 부적합 반도체 칩들로 분류하며; 및
    1차 테스트된 반도체 칩들중 상기 부적합 반도체 칩들을 일정 로트 수마다 일괄적으로 리테스트하여 양품 반도체 칩들과 불량 반도체 칩들로 분류하는 것을 포함하는 반도체 장치의 테스트 방법.
  2. 제 1 항에 있어서, 상기 반도체 칩들에 대한 1차 테스트 데이터는 각 로트 별로 구분되어 저장되는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  3. 제 2 항에 있어서, 상기 반도체 칩들에 대한 리테스트 데이터는 각 로트 별로 구분되어 저장되는 것을 특징으로 하는 반도체 장치의 테스트 방법,
  4. 제 1 항에 있어서, 상기 반도체 칩들에 대한 테스트 데이터는 각 로트별로 1차 테스트 데이터 및 리테스트 데이터로 구분되어 저장되는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  5. 제 1 항에 있어서, 상기 1차 테스트시의 상기 양품 반도체 칩과 상기 리테스 트시의 상기 양품 반도체 칩을 구분하여 관리하는 것을 더 포함하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  6. 테스트될 반도체 칩들을 로트단위로 구분하고;
    상기 반도체 칩들을 로트 별로 테스트 챔버내로 이송하며;
    테스터를 이용한 테스트동작을 수행하여 상기 테스트 챔버내의 상기 반도체 칩들을 로트 별로 테스트하고;
    테스트된 반도체 칩이 양품 반도체 칩인가 부적합 반도체 칩인가를 판별하며;
    상기 부적합 반도체 칩들을 트레이 수납고에 보관하고;
    일정 로트 수의 반도체 칩들이 1차 테스트되었는가를 판별하며,
    판별결과 상기 일정 로트 수의 반도체 칩들에 대한 1차 테스트가 완료된 경우에는 상기 트레이 수납고에 저장된 상기 일정 로트 수의 상기 부적합 반도체 칩들을 상기 테스트 챔버내로 이송하고;
    상기 테스트 챔버내의 상기 부적합 반도체 칩들을 상기 테스터를 이용하여 일괄적으로 리테스트하는 것을 포함하는 반도체 테스트 방법.
  7. 제6항에 있어서, 상기 테스트된 반도체 칩이 양품 반도체 칩인가 부적합 반도체 칩인가를 판별하는 것은
    상기 테스트된 반도체 칩들이 양품 반도체 칩인 경우 상기 양품 반도체 칩들 을 외부로 반출시키고;
    상기 테스트된 반도체 칩들이 양품 반도체가 아닌 경우, 상기 반도체 칩들이 1차로 테스트된 반도체 칩들인가를 판별하며;
    상기 반도체 칩들이 1차로 테스트된 반도체 칩들이 아닌 경우, 상기 반도체 칩들을 불량 반도체 칩으로 판정하여 외부로 반출시키고; 및
    상기 반도체 칩들이 1차로 테스트된 반도체 칩들인 경우, 상기 반도체 칩들을 상기 부적합 반도체 칩들로 판정하는 것을 포함하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  8. 제7항에 있어서, 상기 양품 반도체 칩들을 외부로 반출시킨 다음 또는 상기 불량 반도체 칩들을 외부로 반출시킨 다음,
    마지막 로트의 반도체 칩들에 대한 리테스트가 완료되었는가를 판별하고;
    판별결과 마지막 로트의 반도체 칩들에 대한 리테스트가 완료된 경우에는 상기 테스트 동작을 종료하며; 및
    판별결과 마지막 로트의 반도체 칩들에 대한 리테스트가 완료되지 않은 경우에는 다음 로트의 반도체 칩들을 상기 테스트 챔버로 이송하여 상기 테스트 동작을 계속 수행하는 것을 더 포함하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  9. 제6항에 있어서, 상기 부적합 반도체 칩들을 상기 트레이 수납고에 보관하기 전에,
    상기 부적합 반도체 칩들이 즉시 리테스트되어야 할 반도체 칩들인가를 판별하고; 및
    판별결과 상기 부적합 반도체 칩들이 즉시 리테스트되어야 할 반도체 칩들인 경우, 상기 부적합 반도체 칩들을 즉시 상기 테스트 챔버로 이송하여 리테스트를 수행하는 것을 더 포함하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  10. 제9항에 있어서, 상기 부적합 반도체 칩들이 즉시 리테스트되어야 할 반도체 칩들로 판별되는 것은 이전 로트의 반도체 칩들의 불량률과 현재 로트의 반도체 칩들의 불량률 차가 현저하게 큰 경우를 포함하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  11. 제 6 항에 있어서, 상기 일정 로트 수의 반도체 칩들이 1차 테스트되었는가를 판별하기 전에
    상기 트레이 수납고가 모두 채워졌는가를 판별하고; 및
    판별 결과, 상기 트레이 수납고가 모두 채워진 경우에는, 상기 트레이 수납고의 반도체 칩들을 상기 테스트 챔버로 이송하여 리테스트하는 것을 더 포함하는 것을 특징으로 하는 반도체 장치의 테스트방법.
  12. 제 6 항에 있어서, 상기 테스트될 반도체 칩들을 로트 단위로 구분한 다음 상기 테스트 챔버로 이송하기 전에,
    상기 테스트될 반도체 칩들을 상온에서 테스트 온도로 변화시켜 주는 것을 더 포함하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  13. 제 12 항에 있어서, 상기 테스트동작을 수행한 다음 상기 테스트된 반도체 칩들이 양품 반도체 칩인가를 판별하기 전에,
    상기 테스트된 반도체 칩들을 상기 테스트 온도에서 상기 상온으로 변화시켜 주는 것을 더 포함하는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  14. 제 6 항에 있어서, 상기 테스트될 반도체 칩들은 커스토머 트레이 형태로 이송되는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  15. 제 6 항에 있어서, 상기 테스트 챔버내의 상기 반도체 칩들은 테스트 트레이 형태로 이송되는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  16. 제 6 항에 있어서, 상기 부적합 반도체 칩들은 로트별로 트레이에 배열되어 상기 트레이 수납고내에 수납되는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  17. 제 16 항에 있어서, 서로 다른 로트의 상기 부적합 반도체 칩들이 배열된 트레이들사이에는 빈 트레이들이 삽입되는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  18. 제 6 항에 있어서, 상기 트레이 수납고에 보관되는 부적합 반도체 칩들을 리테스트할 때 나중에 1차 테스트된 로트의 부적합 반도체 칩들이 먼저 1차 테스트된 로트의 반도체 칩들보다 먼저 리테스트되는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  19. 제 6 항에 있어서, 상기 반도체 칩들의 테스트 테이타는 각 로트별로 구분되어 상기 테스터에 저장되는 것을 특징으로 하는 반도체 장치의 테스트 방법.
  20. 제 19 항에 있어서, 상기 반도체 칩들의 상기 테스트 데이터는 1차 테스트 데이터와 리테스트 데이터로 구분되어 저장되는 것을 특징으로 하는 반도체 장치의 테스트 방법.
KR1020070123820A 2007-11-30 2007-11-30 반도체 장치의 테스트 방법 KR20090056599A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070123820A KR20090056599A (ko) 2007-11-30 2007-11-30 반도체 장치의 테스트 방법
US12/255,850 US20090140761A1 (en) 2007-11-30 2008-10-22 Method of testing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070123820A KR20090056599A (ko) 2007-11-30 2007-11-30 반도체 장치의 테스트 방법

Publications (1)

Publication Number Publication Date
KR20090056599A true KR20090056599A (ko) 2009-06-03

Family

ID=40675064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070123820A KR20090056599A (ko) 2007-11-30 2007-11-30 반도체 장치의 테스트 방법

Country Status (2)

Country Link
US (1) US20090140761A1 (ko)
KR (1) KR20090056599A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104889077A (zh) * 2014-03-07 2015-09-09 泰克元有限公司 半导体元件测试用分选机及该分选机中的测试支持方法
KR20170120055A (ko) * 2017-10-16 2017-10-30 (주)테크윙 반도체소자 테스트용 핸들러

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102890229A (zh) * 2012-10-12 2013-01-23 南京邮电大学 一种基于导纳谱原理研究有机半导体性能的方法
TWI472778B (zh) * 2013-08-30 2015-02-11 Chroma Ate Inc System - level IC test machine automatic retest method and the test machine
KR102391516B1 (ko) * 2015-10-08 2022-04-27 삼성전자주식회사 반도체 테스트 장치
CN107907815B (zh) * 2017-10-10 2020-05-26 芯海科技（深圳）股份有限公司 一种单板双通道ft量产测试及良率分析系统及方法
CN110133469A (zh) * 2019-05-31 2019-08-16 德淮半导体有限公司 半导体测试设备及其工作方法
CN112309488B (zh) * 2019-07-26 2024-04-12 第一检测有限公司 芯片测试方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW358162B (en) * 1996-06-04 1999-05-11 Advantest Corp Semiconductor device testing apparatus
US5867505A (en) * 1996-08-07 1999-02-02 Micron Technology, Inc. Method and apparatus for testing an integrated circuit including the step/means for storing an associated test identifier in association with integrated circuit identifier for each test to be performed on the integrated circuit
US5927512A (en) * 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
KR100699866B1 (ko) * 2005-09-30 2007-03-28 삼성전자주식회사 로트 및 트레이 확인을 통한 반도체 소자의 연속검사 방법
US7492179B2 (en) * 2006-04-10 2009-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for reducing testing times on integrated circuit dies

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104889077A (zh) * 2014-03-07 2015-09-09 泰克元有限公司 半导体元件测试用分选机及该分选机中的测试支持方法
CN104889077B (zh) * 2014-03-07 2017-09-12 泰克元有限公司 半导体元件测试用分选机及该分选机中的测试支持方法
KR20170120055A (ko) * 2017-10-16 2017-10-30 (주)테크윙 반도체소자 테스트용 핸들러

Also Published As

Publication number Publication date
US20090140761A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
US11919046B2 (en) System and method for binning at final test
KR20090056599A (ko) 반도체 장치의 테스트 방법
US9372956B1 (en) Increased usable programmable device dice
US7237158B2 (en) Intelligent binning for electrically repairable semiconductor chips
US6154714A (en) Method for using wafer navigation to reduce testing times of integrated circuit wafers
KR100524632B1 (ko) 테스트-번인 장치, 그 테스트-번인 장치를 이용한 인라인시스템 및 그 시스템을 이용한 테스트 방법
US7194366B2 (en) System and method for estimating reliability of components for testing and quality optimization
US6078188A (en) Semiconductor device transporting and handling apparatus
KR20070112203A (ko) 병렬 시험 시스템에서의 시험을 스케줄링하는 방법 및시스템
US5764650A (en) Intelligent binning for electrically repairable semiconductor chips
US8036848B2 (en) Semiconductor wafer testing apparatus and method of testing semiconductor wafer
US7254757B2 (en) Flash memory test system and method capable of test time reduction
KR100934034B1 (ko) 테스트핸들러의 테스트지원방법
KR100809918B1 (ko) 테스트핸들러의 테스트지원방법 및 테스트핸들러
US6922050B2 (en) Method for testing a remnant batch of semiconductor devices
US20110254579A1 (en) Semiconductor test method and semiconductor test system
JP2000258496A (ja) 半導体装置の検査方法及び装置
US11977463B2 (en) Semiconductor device and test method thereof, and non-transitory computer readable medium
JP2012099603A (ja) ウェハテスト装置、ウェハテスト方法およびプログラム
EP1040358B1 (en) A memory test system with a means for test sequence optimisation and a method of its operation
KR20200008743A (ko) 반도체 장치의 테스트 방법및 반도체 장치의 테스트 시스템
JP2004171659A (ja) 半導体メモリの救済解析装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid